ASSIGNMENT 4 COMPUTER ORGANISATION

EMRE ÖZGÜN 161044103 Bu ödevde geçen R-type işlemleri yapan mimariye ek olarak I-type işlemlerden;

```
1)andi
2)ori
3)addiu
```

4)lw 5)sw

6)beq

7)j

yapan mimariyi tasarladık.Bu işlemlerin datapath içerisinde gerçekleşebilmesi için memory ,register ve Pc counter bloğunu oluşturdum. **NextPc** modülünde normal işlemler için PC + 4 işlemini gerçekleştirirken,beq instructionunda PC + 4 + targetadress,J instructionunda PC = targetAdress işlemini gerçekleştirdim.

Memory bloğuda I-type instructionları için değerlerin memorye yazıldığı veya okunduğu bölümdür. Özellikle gerçek mimaride olduğu gibi lw ve sw işlemleri bu blok ile bağlantılıdır.

Neredeyse ödevde verilen tüm instructionların işlemlerini gerçekleştirmesi için gerekli olan **signExtend**(instructionun ilk 16 bitini alıp 32 bit olarak çıkaran) modülünü kullandım.

```
addiu: R[rt] = R[rs] + SignExtImm
andi: R[rt] = R[rs] & ZeroExtImm
beq: if(R[rs]==R[rt])
    PC=PC+4+BranchAddr
```

```
lw: R[rt] = M[R[rs]+SignExtImm]
sw : M[R[rs]+SignExtImm] = R[rt]
ori: R[rt] = R[rs] | ZeroExtImm
j: PC=JumpAddr
```

Control bloğundan gelen sinyal bitleri: Tüm instuctionlar için yani 7 adet sinyal biti eklendi ve bunlara ek olarak MemRead, MemtoReg, MemRead,

Branch, RegWrite,MemWrite,RegDest sinyal bitleri mimariye eklenmiştir.).

Bu sinyal bitlerinin kontrolü ve doğru sonuç için 32bitlik sonuç veren 2x1 muxlar kullanılmıştır.

Oluşturduğum mimarinin datapath şekli aşağıdadır:

SİMULASYONDA DENEME YAPTIĞIM INPUTLAR

00110100001000100000000000001101	ORI
00110000011001000000000000001100	ANDI
00100100001000100000000000000101	ADDI
	U
101011000000001000000000000000000	SW
100011000000010000000000000000000	$\mathbf{L}\mathbf{W}$
000010000000000000000000000000000000000	${f J}$
00100100001000100000000000000101	ADDI
	U
101011000000001000000000000000000	SW
100011000000010000000000000000000	$\mathbf{L}\mathbf{W}$
00010000000000001111111111111100	BEQ

----->-->->>Cıktı sonuçları bir sonraki sayfadadır.

ÇIKTI SONUÇLARI

```
# pc =
           х
# opcode = xxxxxx, rs = xxxxx, rt = xxxxx, rd = xxxxx, shamt = xxxxx, function = xxxxxx, alusel = xxx
# opcode = 000000, rs = 00001, rt = 00010, rd = 00011, shamt = 00000, function = 100101, aluse1 = 001
# pc =
# opcode = 101011, rs = 00000, rt = 00011, rd = 00000, shamt = 00000, function = 001100, aluse1 = 010
# memwrite [0000000c] = 00000003
# opcode = 000000, rs = 00001, rt = 00000, rd = 00011, shamt = 00000, function = 100100, aluse1 = 000
 readdata [0000000c] = 00000003
 pc =
 opcode = 100011, rs = 00000, rt = 00011, rd = 00000, shamt = 00000, function = 001100, aluse1 = 010
 reg_write [00011] = 0000000000000000000000000000011
 pc =
 opcode = 000010, rs = 00000, rt = 00000, rd = 00000, shamt = 00000, function = 000000, alusel = 010
 reg_write [00011] = 00000000000000000000000000000011
 opcode = 101011, rs = 00000, rt = 00011, rd = 00000, shamt = 00000, function = 001100, aluse1 = 010
 8 tests completed.
 ** Note: $finish : D:/Home/Downloads/161044103/mips32_single_cycle_testbench.v(43)
  Time: 80 ps | Iteration: 1 | Instance: /mips32_single_cycle_testbench
#
 Break in Module mips32 single cycle testbench at D:/Home/Downloads/161044103/mips32 single cycle testbench.v line
```



