# Partiel S3 – Corrigé Architecture des ordinateurs

Durée: 1 h 30

Répondre exclusivement sur le document réponse. Ne pas écrire à l'encre rouge ni au crayon à papier.

#### Exercice 1 (3 points)

Remplir le tableau présent sur le <u>document réponse</u>. Donnez le nouveau contenu des registres (sauf le **PC**) et/ou de la mémoire modifiés par les instructions. <u>Vous utiliserez la représentation hexadécimale</u>. <u>La mémoire et les registres sont réinitialisés à chaque nouvelle instruction</u>.

```
Valeurs initiales: D0 = $FFFF0005 A0 = $00005000 PC = $00006000 D1 = $FFFFFE0 A1 = $00005008 D2 = $AAAA0018 A2 = $00005010 $005000 54 AF 18 B9 E7 21 48 C0 $005008 C9 10 11 C8 D4 36 1F 88 $005010 13 79 01 80 42 1A 2D 49
```

## Exercice 2 (2 points)

Remplissez le tableau présent sur le <u>document réponse</u>. Donnez le résultat des additions ainsi que le contenu des bits **N**, **Z**, **V** et **C** du registre d'état.

# Exercice 3 (4 points)

Soit le programme ci-dessous. Complétez le tableau présent sur le <u>document réponse</u>.

```
move.l #$ff,d7
Main
next1
            moveq.l #1,d1
            cmpi.w #$fe,d7
                 next2
            moveq.l #2,d1
            moveq.l #1,d2
next2
            cmpi.b #$fe,d7
                   next3
            moveq.l #2,d2
            clr.l
                    d3
next3
            move.l #518,d0
            addq.l #1,d3
loop3
            subq.b #2,d0
                    loop3
            bne
                    d4
next4
            clr.l
                    d0
            clr.l
                    #1,d4
loop4
            addq.l
                    d0,loop4
                                    DBRA = DBF
```

Partiel S3 – Corrigé

### Exercice 4 (11 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, aucun registre de donnée ou d'adresse ne devra être modifié en sortie de vos sous-programmes. Une chaîne de caractères se termine toujours par un caractère nul (la valeur zéro). On suppose pour tout l'exercice que les chaînes ne sont jamais vides (elles possèdent au moins un caractère non nul).

1. Réalisez le sous-programme **GetStart** qui renvoie l'adresse de la première occurrence d'un caractère dans une chaîne.

Entrée : A0.L pointe sur une chaîne de caractères.

**D0.B** contient le code ASCII d'un caractère. On appelle C ce caractère et l'on suppose qu'il est présent dans la chaîne pointée par **A0.L**.

Sortie : **A0.L** pointe sur la première occurrence de C dans la chaîne.

#### Attention! le sous-programme GetStart est limité à 4 lignes d'instructions.

2. Réalisez le sous-programme **GetEnd** qui renvoie l'adresse située juste après le dernier caractère d'une suite de caractères identiques. On considère qu'une suite de caractères identiques peut être constituée d'un seul caractère ou de plusieurs caractères identiques.

<u>Entrée</u> : **A0.L** pointe sur un caractère non nul dans une chaîne. On appelle C ce caractère. <u>Sortie</u> :

- Si le caractère qui suit C est différent de C, alors **A0.L** pointera sur le caractère qui suit C.
- Si le caractère C est répété plusieurs fois à la suite, alors **A0.L** pointera sur le caractère qui suit le dernier C.

Par exemple, considérons la chaîne suivante : « Heeeellooooo Wooorld »

- Si **A0.L** pointe sur le « H », alors l'adresse renvoyée sera celle du premier « e ».
- Si **A0.L** pointe sur le premier « e », alors l'adresse renvoyée sera celle du premier « l ».
- Si **A0.L** pointe sur le premier « l », alors l'adresse renvoyée sera celle du premier « o ».
- Si **A0.L** pointe sur le premier « o », alors l'adresse renvoyée sera celle de l'espace.
- Si **A0.L** pointe sur le « r », alors l'adresse renvoyée sera celle du dernier « l ».
- Si **A0.L** pointe sur le « d », alors l'adresse renvoyée sera celle du caractère nul.

Attention! le sous-programme GetEnd est limité à 12 lignes d'instructions.

Partiel S3 – Corrigé

3. À l'aide des sous-programmes **GetStart** et **GetEnd**, réalisez le sous-programme **SuccessiveCount** qui compte le nombre de caractères dans une suite de caractères identiques. Cette suite de caractères se trouve dans une chaîne. Si plusieurs suites d'un même caractère se trouvent dans la chaîne, alors seule la première suite de caractères sera prise en compte.

Entrée : **A0.L** pointe sur une chaîne de caractères.

**D0.B** contient le code ASCII d'un caractère. On appelle C ce caractère et l'on suppose qu'il est présent dans la chaîne pointée par **A0.L**.

Sortie : **D0.L** contient le nombre de caractères C successifs à partir du premier C.

Par exemple, considérons que A0.L pointe sur la chaîne suivante : « Heeeellooooo Wooorld »

- Si **D0.B** contient « H », alors la valeur renvoyée sera 1.
- Si **D0.B** contient « e », alors la valeur renvoyée sera 4.
- Si **D0.B** contient « l », alors la valeur renvoyée sera 2.
- Si **D0.B** contient « o », alors la valeur renvoyée sera 5.
- Si **D0.B** contient « W », alors la valeur renvoyée sera 1.
- Si **D0.B** contient « d », alors la valeur renvoyée sera 1.

Attention! le sous-programme SuccessiveCount est limité à 12 lignes d'instructions.

Partiel S3 – Corrigé 3/8

Partiel S3 – Corrigé 4/8

		K Quic	k Ref	fer	en	ce	v1.	8	htt	p://www	w.wo	wgw	ер.со	m/EAS	y68	<b>BK.htm</b> Copyright	t © 2004-2007 By: Chuck Kelly
Opcode		Operand	CCR			tive	Addres							placemen		Operation	Description
	BWL	s,d	XNZVC	Dn	Ап	(Ап)	(Ап)+	-(An)	(i,An)	(i,An,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n		
ABCD	В	Dy,Dx -(Ay),-(Ax)	*U*U*	- B	-	-	-	- В	-		-	-	-		-	$\begin{array}{l} Dy_{10} + Dx_{10} + X \rightarrow Dx_{10} \\ -(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10} \end{array}$	Add BCD source and eXtend bit to destination, BCD result
ADD <sup>4</sup>	BWL	s,Dn Dn,d	****	B	s d <sup>4</sup>	g	g S	s s	s s	g S	g S	s d	2 -	2	s <sup>4</sup>	$s + Dn \rightarrow Dn$ $Dn + d \rightarrow d$	Add binary (ADDI or ADDI is used when source is #n. Prevent ADDI with #n.L)
ADDA <sup>4</sup>	WL	s,An		S	В	S	8	S	S	S	S	S	S	S	S	s + An → An	Add address (.W sign-extended to .L)
ADDI <sup>4</sup>	BWL	#n,d	****	q	-	q	q	d d	q	q	q	q	-	-	2	#n + d → d	Add immediate to destination
ADDQ 4	BWL	#n,d	****	d	d	q	d	d	d	d	d	d	-	_	2	#n+d → d	Add quick immediate (#n range: 1 to 8)
ADDX		Dy,Dx	****	u B	_ u	_ u	- u	- -	_ u	_ u 	- u	- u	-	-	- 8	$Dy + Dx + X \rightarrow Dx$	Add source and eXtend bit to destination
		-(Ay)(Ax)		-	-	-	-	В.	-	-	-	-	-	-	-	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	
AND <sup>4</sup>	BWL	s,Dn	-**00	В	-	S	S	S	S	S	S	S	S	S	S <sup>4</sup>	s AND Dn → Dn	Logical AND source to destination
		Dn,d		В	-	d	d	d	d	d	d	d	-	-	_	Dn AND d → d	(ANDI is used when source is #n)
ANDI <sup>4</sup>		#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n AND d → d	Logical AND immediate to destination
ANDI <sup>4</sup>	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n AND CCR → CCR	Logical AND immediate to CCR
ANDI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n AND SR → SR	Logical AND immediate to SR (Privileged)
ASL	BWL	Dx,Dy	****	В	-	-	-	-	-	-	-	-	-	-	-	X 📥 u	Arithmetic shift Dy by Dx bits left/right
ASR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	× × × × × × × × × × × × × × × × × × ×	Arithmetic shift Dy #n bits L/R (#n: 1 to 8
	W	d		-	-	d	d	d	d	d	d	d	-	-	-		Arithmetic shift ds 1 bit left/right (.W only)
Bcc	BM <sub>3</sub>	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	if cc true then	Branch conditionally (cc table on back)
																$address \rightarrow PC$	(8 or 16-bit ± offset to address)
BCHG	BL	Dn,d	*	БI	-	q	d	d	d	d	d	q	-	-	-	NDT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	S	NDT(bit n of d) $\rightarrow$ bit n of d	invert the bit in d
BCLR	BL	Dn,d	*	Б	-	d	d	d	d	d	d	d	-	-	-	NOT(bit number of d) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	d	d	d	d	-	-	S	D → bit number of d	clear the bit in d
BRA	BW3	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-	address → PC	Branch always (8 or 16-bit ± offset to addr
BSET	BL	Dn,d	*	el	-	d	d	d	d	d	d	d	-	-	-	NOT( bit n of d ) $\rightarrow$ Z	Set Z with state of specified bit in d then
		#n,d		ď	-	d	d	d	ď	ď	ď	d	-	-	S	1 → bit n of d	set the bit in d
BSR	BW3	address <sup>2</sup>		-	-	-	-	-	-	-	-	-	-	-	-		Branch to subroutine (8 or 16-bit ± offset)
BTST	B L	Dn,d	*	еl	-	р	Ь	d	д	d	d	d	d	d	-	NDT( bit Dn of d ) $\rightarrow$ Z	Set Z with state of specified bit in d
		#n,d		ď	_	ď	ď	ď	ď	ď	ď	ď	ď	ď	S	NOT(bit #n of d) $\rightarrow$ Z	Leave the bit in d unchanged
CHK	W	s,Dn	-*000	В	-	2	2	S	S	S	2	2	S	2	S	if Dn<0 or Dn>s then TRAP	Compare On with O and upper bound (s)
CLR	BWL	d	-0100	ď	-	q	ď	q	q	d	ď	q	-	-	-		Clear destination to zero
CMP 4		s,Dn	_***	В	s <sup>4</sup>	S	S	S	S	S	S	S	S	S	s <sup>4</sup>	set CCR with Dn – s	Compare On to source
CMPA <sup>4</sup>	WL	s,An	_***	2	В	2	2	S	S	S	8	S	S	2	8	set CCR with An - s	Compare An to source
CMPI 4	BWL	#n,d	_***	q	-	q	q	q	q	q q	d d	q	-	- 2	2	set CCR with d - #n	Compare Air to source  Compare destination to #n
CMPM 4	BWL	(Ay)+,(Ax)+	_***	u	Ė	_ u		-	_ u	_ u	- u	- -	-		2	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax and Ay
DBcc	W	Dn,addres <sup>2</sup>		-	-	-	- -	-	-	-	-	-	-	-	-	if cc false then $\{Dn-1 \rightarrow Dn\}$	Test condition, decrement and branch
DU (D		_														if Dn <> -1 then addr → PC }	(16-bit ± offset to address)
ZVID	W	s,Dn	-***0	В	-	S	S	S	S	S	S	S	S	2	8	±32bit Dn / ±16bit s → ±Dn	Dn= [ 16-bit remainder, 16-bit quotient ]
DIVU	W	s,Dn	-***0	В	-	S	S	S	S	S	S	S	S	S	S	32bit Dn / 16bit s $\rightarrow$ Dn	Dn= ( 16-bit remainder, 16-bit quotient )
EDR <sup>4</sup>		Dn,d	-**00	6	-	d	d	d	d	d	d	d	-	-	S4	Dn XDR d → d	Logical exclusive DR Dn to destination
		#n,d	-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n XDR d → d	Logical exclusive DR #n to destination
EDRI 4	В	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XDR CCR → CCR	Logical exclusive DR #n to CCR
EDRI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	S	#n XDR SR → SR	Logical exclusive DR #n to SR (Privileged)
EXG	L	Rx,Ry		В	8	-	-	-	-	-	-	-	-	-	-	register ←→ register	Exchange registers (32-bit only)
EXT	WL	Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-	$Dn.B \rightarrow Dn.W \mid Dn.W \rightarrow Dn.L$	Sign extend (change .B to .W or .W to .L)
ILLEGAL				-	<u> </u>		-	-	•	-	-	-	-	ı		PC→-(SZP); SR→-(SZP)	Generate Illegal Instruction exception
JMP		d		-	-	d	-	-	d	d	d	d	d	d	-	^d <b>→</b> PC	Jump to effective address of destination
JSR		d		-	-	d	-	-	d	d	d	d	d	d	-	$PC \rightarrow -(SP); \uparrow d \rightarrow PC$	push PC, jump to subroutine at address d
LEA	L	s,An		-	В	8	-	-	8	S	8	8	8	2	-	↑s → An	Load effective address of s to An
LINK		An,#n		-	-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
																SP + #n → SP	(negative n to allocate space)
LSL	RWI	Dx,Dy	***0*	В	-	-	-	-	-	-	-	-	-	-	-	X- <b>-</b>	Logical shift Dy, Dx bits left/right
LSR	-11 L	#п,Dy		ď	_	_	_	-	_	_	_	_	-	-	S		Logical shift Dy, #n bits L/R (#n: 1 to 8)
	W	d d		-	-	d	d	Ь	д	d	d	d	_	-	-		Logical shift d 1 bit left/right (.W only)
MOVE <sup>4</sup>		s,d	-**00	В	s <sup>4</sup>	E B	e B	e B	e B	B	e B	B	S	8	s <sup>4</sup>	$s \rightarrow d$	Move data from source to destination
MOVE	W	s,CCR	=====	2	9		_								2	$s \rightarrow CCR$	Move source to Condition Code Register
MOVE	W	s,5R		_	Ė	S	2	S	2	S	2	S	8	2	-	z → 2K	Move source to Condition Gode Register  Move source to Status Register (Privileged)
		2K'q		2	Ė	2	2	2	2	2	2	2	S	2	S	$SL \rightarrow q$	
MOVE	W			d	-	d	d	d	d	d	d	d	-	-	-		Move Status Register to destination
MOVE	L	nA,92U		-	q	-	-	-	-	-	-	-	-	-	-	USP → An	Move User Stack Pointer to An (Privileged)
	Ditti	An,USP	373377	-	S	- '	-	- /1 `		-	- "	, -	- /- DE\	- · ·	- n	An → USP	Move An to User Stack Pointer (Privileged)
	BWL	b,z	XNZVC	Dn	LΑΠ	(An)	(Ап)+	-(An)	(i,An)	(i,An,Rn)	W.zd6	abs.L	(i,PC)	(i,PC,Rn)	#n		

Opcode	Size	Operand	CCR	F	ffer	tive	Addres	2=2 2	DUCCE I	. d=destination, e=either, i=displacement		Operation	eration Description				
	BWL	s,d	XNZVC	Dn		(An)	(An)+	-(An)		(i,An,Rn)				(i,PC,Rn)			
MDVEA <sup>4</sup>		s,An		S	В	2	S	2	S	2	S	S	S	S	_	s → An	Move source to An (MOVE s,An use MOVEA)
MDVEM <sup>4</sup>		Rn-Rn,d		-	-	d	-	d	d	d	ď	d	-	-	-	Registers → d	Move specified registers to/from memory
		s,Rn-Rn		_	-	8	S	-	S	2	8	8	S	S	-	s → Registers	(.W source is sign-extended to .L for Rn)
MOVEP		Dn,(i,An)		S	-	-	-	-	d	-	-	-	-	-	-	Dn → (i,An)(i+2,An)(i+4,A.	Move Dn to/from alternate memory bytes
		(i,An),Dn		d	-	-	-	-	S	-	-	-	-	-	-	(i,An) → Dn(i+2,An)(i+4,A.	(Access only even or odd addresses)
MOVEQ <sup>4</sup>		#n,Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	S	#n → Dn	Move sign extended 8-bit #n to Dn
MULS		s,Dn	-**00	В	-	S	S	S	S	S	S	S	S	S	S	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU		s,Dn	-**00	В	-	S	S	S	S	8	S	8	S	S	S	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	$\overline{}$	d	*U*U*	d	-	d	д	d	d	d	d	d	-	-	-	$\Box - d_{\Omega} - X \rightarrow d$	Negate BCD with eXtend, BCD result
NEG	BWL	d	****	d	-	d	р	d	d	d	d	d	-	-	-	□ - d → d	Negate destination (2's complement)
NEGX	BWL		****	d	-	d	р	d	d	d	d	d	-	-	-	□ - d - X → d	Negate destination with eXtend
NDP		-		-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
NDT	BWL	d	-**00	d	-	d	д	d	d	d	d	d	-	-	-	$NDT(d) \rightarrow d$	Logical NDT destination (1's complement)
DR <sup>4</sup>	BWL		-**00	В	-	8	S	S	S	S	S	8	S	S	s <sup>4</sup>	s DR Dn → Dn	Logical DR
		Dn,d		В	-	d	d	d	d	d	d	d	-	-	-	On DR d $\rightarrow$ d	(DRI is used when source is #n)
DRI <sup>4</sup>	BWL		-**00	d	-	d	d	d	d	d	d	d	-	-	S	#n DR d → d	Logical DR #n to destination
DRI <sup>4</sup>		#n,CCR		-	-	-	-	-	-	-	-	-	-	-	S	#n DR CCR → CCR	Logical DR #n to CCR
DRI <sup>4</sup>		#n,SR		-	-	-	-	-	-	-	-	-	-	-	S	#n DR SR → SR	Logical DR #n to SR (Privileged)
PEA		S		-	-	S	-	-	S	S	S	8	S	S	-	$\uparrow_{S} \rightarrow -(SP)$	Push effective address of s onto stack
RESET				-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
RDL	BWL	Dx,Dy	-**0*	В	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits left/right (without X)
RDR		#n,Dy		d	-	-	-	-	-	-	-	_	-	-	S	[ <del>4</del> ]	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	-	-	-	<b>└→</b> □□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□	Rotate d 1-bit left/right (.W only)
ROXL	BWL	Dx,Dy	***0*	В	-	-	-	-	-	-	-	-	1	-	-	X	Rotate Dy, Dx bits L/R, X used then updated
ROXR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	S	X	Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	d		-	-	d	d	d	d	d	d	d	ı	-	-		Rotate destination 1-bit left/right (.W only)
RTE			=====	-	1	-	-	-	-	-	-	-	1	-	-	$39 \leftarrow +(92); 92 \leftarrow +(92)$	Return from exception (Privileged)
RTR			=====	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR
RTS				-	-	-	-	-	-	-	-	-	-	-	-	(SP)+ → PC	Return from subroutine
ZBCD	В	Dy,Dx	*U*U*	В	-	-	-	-	-	-	-	-	-	-	-	$Dx_{I0} - Dy_{I0} - X \rightarrow Dx_{I0}$	Subtract BCD source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	В	-	-	-	-	-	-	-	$-(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	destination, BCD result
Scc	В	d		d	-	d	d	d	d	d	d	d	-	-	-	If cc is true then I's $\rightarrow$ d	If cc true then d.B = 111111111
																else D's → d	else d.B = 00000000
STOP		#п	=====	-	-	-	-	-	-	-	-	-	-	Ξ.	S	#n → SR; STDP	Move #n to SR, stop processor (Privileged)
SUB 4		s,Dn	****	В	S	8	2	2	S	S	S	8	2	S	s <sup>4</sup>	Dn - s → Dn	Subtract binary (SUBI or SUBQ used when
		Dn,d		В	d <sup>4</sup>	d	d	d	d	d	d	d	-	-	-	d - Dn → d	source is #n. Prevent SUBQ with #n.L)
SUBA 4		s,An		8	В	2	S	2	2	8	S	8	2	S		An - s → An	Subtract address (.W sign-extended to .L)
SUBI 4		#n,d	****	d	-	d	d	d	d	d	d	d	-	-	S	d - #n → d	Subtract immediate from destination
SUBQ 4		#n,d	****	d	d	d	d	d	d	d	d	d	-	-	S		Subtract quick immediate (#n range: 1 to 8)
ZNBX	BWL	Dy,Dx	****	В	-	-	-	-	-	-	-	-	-	-	-	$Dx - Dy - X \rightarrow Dx$	Subtract source and eXtend bit from
		-(Ay),-(Ax)		-	-	-	-	В	-	-	-	-	-	-	-	$-(Ax)(Ay) - X \rightarrow -(Ax)$	destination
SWAP		Dn	-**00	d	-	-	-	-	-	-	-	-	-	-	-	bits $[31:16] \leftarrow \rightarrow$ bits $[15:0]$	Exchange the 16-bit halves of Dn
TAS	$\overline{}$	d	-**00	Р	-	d	d	d	d	d	d	d	-	-	-	test $d \rightarrow CCR$ ; $1 \rightarrow bit7$ of $d$	N and Z set to reflect d, bit7 of d set to 1
TRAP		#n		-	-	-	-	-	-	-	-	-	-	-	S	$PC \rightarrow -(SSP); SR \rightarrow -(SSP);$	Push PC and SR, PC set by vector table #n
																(vector table entry) $\rightarrow$ PC	(#n range: 0 to 15)
TRAPV				-	-	-	-	-	-	-	-	-	-	-	-	If V then TRAP #7	If overflow, execute an Overflow TRAP
TZT	BWL		-**00	d	-	d	d	d	d	d	d	d	-	-	-	test d $\rightarrow$ CCR	N and Z set to reflect destination
UNLK		An		-	d	-	-	-	-	-	-	-	-	-	-	$An \rightarrow SP; (SP)+ \rightarrow An$	Remove local workspace from stack
	BWL	s,d	XNZVC	Dn	Aп	(An)	(Ап)+	-(Ап)	(i,An)	(i,An,Rn)	W.zde	abs.L	(i,PC)	(i,PC,Rn)	#n		

Cor	Condition Tests (+ DR, ¶NDT, ⊕ XDR; " Unsigned, " Alternate cc )							
CC	Condition	Test	CC	Condition	Test			
T	true	1	۷C	overflow clear	١٧			
F	false	0	ΛZ	overflow set	٧			
HI <sup>u</sup>	higher than	!(C + Z)	PL	plus	!N			
T2n	lower or same	C + Z	MI	minus	N			
HZ", CC®	higher or same	!C	GE	greater or equal	!(N ⊕ V)			
LO", CS®	lower than	C	LT	less than	(N ⊕ V)			
NE	not equal	<b>!</b> Z	GT	greater than	$![(N \oplus V) + Z]$			
EQ	equal	2	LE	less or equal	$(N \oplus V) + Z$			

Revised by Peter Csaszar, Lawrence Tech University - 2004-2006

An Address register (16/32-bit, n=0-7)

**On** Data register (8/16/32-bit, n=0-7) Rn any data or address register

Source, d Destination

Either source or destination

#n Immediate data, i Displacement

**BCD** Binary Coded Decimal

Effective address

Long only; all others are byte only

2

Assembler calculates offset

Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

Distributed under the GNU general public use license.

SSP Supervisor Stack Pointer (32-bit)

USP User Stack Pointer (32-bit)

SP Active Stack Pointer (same as A7)

PC Program Counter (24-bit)

SR Status Register (16-bit)

CCR Condition Code Register (lower 8-bits of SR) N negative, Z zero, V overflow, C carry, X extend

\* set according to operation's result, = set directly

- not affected, O cleared, 1 set, U undefined

## DOCUMENT RÉPONSE À RENDRE

## Exercice 1

Instruction	Mémoire	Registre
Exemple	\$005000 54 AF <b>00 40</b> E7 21 48 C0	A0 = \$00005004 A1 = \$0000500C
Exemple	\$005008 C9 10 11 C8 D4 36 <b>FF</b> 88	Aucun changement
MOVE.L #2943,4(A0)	\$005000 54 AF 18 B9 <b>00 00 0B 7F</b>	Aucun changement
MOVE.B \$5011,34(A2,D1.L)	\$005010 13 79 <b>79</b> 80 42 1A 2D 49	Aucun changement
MOVE.W 18(A0),-24(A0,D2.W)	\$005000 <b>01 80</b> 18 B9 E7 21 48 C0	Aucun changement

## Exercice 2

Opération	Taille (bits)	Résultat (hexadécimal)	N	Z	V	С
\$5D + \$6F	8	\$CC	1	0	1	0
\$87654321 + \$ABCDEF00	32	\$33333221	0	0	1	1

## Exercice 3

Valeurs des registres après exécution du programme.  Utilisez la représentation hexadécimale sur 32 bits.						
<b>D1</b> = \$00000002	<b>D3</b> = \$00000003					
<b>D2</b> = \$00000002	<b>D4</b> = \$0000001					

#### Exercice 4

```
GetStart cmp.b (a0)+,d0 bne GetStart subq.l #1,a0 rts
```

```
GetEnd move.l d0,-(a7)

move.b (a0)+,d0

loop cmp.b (a0)+,d0
beq loop

subq.l #1,a0
move.l (a7)+,d0
rts
```

```
SuccessiveCount move.l a0,-(a7)

jsr GetStart
move.l a0,d0

jsr GetEnd
suba.l d0,a0
move.l a0,d0

move.l (a7)+,a0
rts
```