

Pas de QCM 2 en algo

Graphes  
QCM 3 / 2  
10 novembre 2025

1. Soit  $G = \langle S, A \rangle$  un graphe orienté d'ordre  $N$  avec  $M = \text{Card}(A)$ , si  $G$  est représenté par listes d'adjacence, la complexité du parcours profondeur de  $G$  est
- (a)  $O(N)$
  - ☒ (b)  $O(\max(N, M))$
  - (c)  $O(N^2)$
  - ☒ (d)  $O(N.M)$
  - (e)  $O(M^2)$
2. Dans le parcours profondeur d'un graphe non orienté,  $x \rightarrow y$  est un arc en arrière si dans la forêt couvrante
- ☒ (a)  $y$  est le père de  $x$
  - ☒ (b)  $x$  est un descendant de  $y$
  - (c)  $x$  est un ascendant de  $y$
  - (d)  $x$  n'est ni un descendant ni un ascendant de  $y$
3. Si dans un graphe orienté il existe un chemin  $x \rightsquigarrow y$  alors dans la forêt couvrante du parcours profondeur lancé depuis le sommet  $y$
- ☒ (a)  $x$  et  $y$  peuvent être dans des arbres différents
  - (b)  $x$  et  $y$  sont toujours dans le même arbre
  - (c)  $x$  et  $y$  ne sont jamais dans le même arbre
- ? 4. Supposons que  $\text{pref}[i]$  est le numéro d'ordre préfixe de rencontre d'un sommet  $i$  lors du parcours en profondeur d'un graphe orienté. Les arcs  $x \rightarrow y$  tels que  $\text{pref}[x] < \text{pref}[y]$  peuvent être
- ☒ (a) des arcs couvrants
  - ☒ (b) des arcs en arrière
  - ☒ (c) des arcs en avant
  - (d) des arcs croisés
- ? 5. Dans un parcours en profondeur d'un graphe orienté  $G$ , les arcs  $x \rightarrow y$  tels qu'il n'existe pas de chemin  $x \rightsquigarrow y$  dans la forêt couvrante sont
- (a) des arcs couvrants
  - ☒ (b) des arcs en arrière
  - ☒ (c) des arcs en avant
  - ☒ (d) des arcs croisés



Soit le graphe non orienté  $G$ , dans lequel les sommets sont numérotés de 1 à 7, représenté par la matrice adjacence suivante dans laquelle 0 = faux et 1 = vrai.

	1	2	3	4	5	6	7
1					1		1
2			1			1	
3		1				1	
4					1		1
5	1			1			1
6		1	1				
7	1			1	1		

Toutes les questions suivantes portent sur le parcours profondeur de  $G$  à partir du sommet 1 en choisissant les sommets en ordre croissant et sur la forêt couvrante (à laquelle on ajoute les autres arcs) associée.

6. Combien d'arbres contient la forêt couvrante ?

- (a) 1
- ☒ (b) 2
- (c) 3
- (d) 4

7. Quel est l'ordre préfixe de rencontre des sommets ?

- (a) 1, 2, 3, 4, 5, 6, 7
- ☒ (b) 1, 5, 4, 7, 2, 3, 6
- (c) 1, 5, 7, 4, 2, 3, 6
- (d) 7, 4, 5, 1, 6, 3, 2
- (e) 4, 5, 7, 1, 3, 6, 2

8. Quel est l'ordre suffixe de rencontre des sommets ?

- (a) 1, 2, 3, 4, 5, 6, 7
- (b) 1, 5, 4, 7, 2, 3, 6
- (c) 1, 5, 7, 4, 2, 3, 6
- ☒ (d) 7, 4, 5, 1, 6, 3, 2
- (e) 4, 5, 7, 1, 3, 6, 2

9. Combien d'arcs en arrière y a-t-il dans la forêt couvrante ?

- (a) 0
- (b) 1
- (c) 2
- ☒ (d) 3
- (e) 4

10. Dans la forêt couvrante, l'arc  $1 \rightarrow 7$

- (a) est un arc couvrant
- (b) est un arc en arrière
- (c) est un arc en avant
- (d) est un arc croisé
- ☒ (e) n'existe pas

## QCM N°5

Lundi 10 novembre 2025

### Question 11

Dans  $E = \mathbb{R}^3$ , on considère la famille  $\mathcal{F} = (u_1=(1, 0, 0), u_2=(1, 1, 0), u_3=(4, 1, 0))$ . Alors :

- a.  $\mathcal{F}$  est libre dans  $E$
- b.  $\mathcal{F}$  est une famille génératrice de  $E$
- ☒ ☒ c. Aucun des autres choix

### Question 12

Dans  $E = \mathbb{R}^3$ , on considère la famille  $\mathcal{F} = (u_1=(1, 0, 0), u_2=(1, 1, 0), u_3=(4, 1, 1))$ . Alors :

- ☒ ☒ a.  $\mathcal{F}$  est libre dans  $E$
- ☒ ☒ b.  $\mathcal{F}$  est une famille génératrice de  $E$
- c. Aucun des autres choix

### Question 13

Dans  $E = \mathbb{R}^3$ , on considère la famille  $\mathcal{F} = (u_1=(1, 0, 0), u_2=(1, 1, 0), u_3=(4, 1, 0))$ . Alors :

- a.  $\text{Vect } \mathcal{F} = \{0_E\}$
- ☒ b.  $\text{Vect } \mathcal{F}$  est une droite
- ☒ c.  $\text{Vect } \mathcal{F}$  est un plan
- d.  $\text{Vect } \mathcal{F} = E$
- e. Aucun des autres choix

### Question 14

Dans  $E = \mathbb{R}^3$ , on considère la famille  $\mathcal{F} = (u_1=(1, 1, -1), u_2=(-1, -1, 1), u_3=(2, 2, -2))$ . Alors :

- a.  $\text{Vect } \mathcal{F} = \{0_E\}$
- ☒ b.  $\text{Vect } \mathcal{F}$  est une droite
- ☒ c.  $\text{Vect } \mathcal{F}$  est un plan
- ☒ d.  $\text{Vect } \mathcal{F} = E$
- ☒ e. Aucun des autres choix

### Question 15

Dans  $E = \mathbb{R}_2[X]$ , on considère la famille  $\mathcal{F} = (X - 1, X^2 - X, X^2 - 1)$ . Alors la dimension de  $\text{Vect } \mathcal{F}$  vaut :

- a.  $\dim(\text{Vect } \mathcal{F}) = 0$
- b.  $\dim(\text{Vect } \mathcal{F}) = 1$
- ☒ c.  $\dim(\text{Vect } \mathcal{F}) = 2$
- ☒ d.  $\dim(\text{Vect } \mathcal{F}) = 3$
- e. Aucun des autres choix

### ! Question 16

Dans  $E = \mathbb{R}[X]$ , on considère une famille de la forme  $\mathcal{F} = (P_1, P_2, P_3, P_4)$ . Alors on sait que :

- a. La famille  $\mathcal{F}$  est libre
- ☒ b. La famille  $\mathcal{F}$  est liée
- c.  $\mathcal{F}$  est une famille génératrice de  $E$
- ☒ d.  $\mathcal{F}$  n'est pas une famille génératrice de  $E$
- e. Aucun des autres choix

### ! Question 17

Dans  $E = \mathbb{R}_2[X]$ , on considère une famille de la forme  $\mathcal{F} = (P_1, P_2)$ . Alors on sait que :

- a. La famille  $\mathcal{F}$  est libre
- b. La famille  $\mathcal{F}$  est liée
- c.  $\mathcal{F}$  est une famille génératrice de  $E$
- ☒ ☒ d.  $\mathcal{F}$  n'est pas une famille génératrice de  $E$
- e. Aucun des autres choix



### Question 18

Dans  $E = \mathbb{R}^2$ , on considère la base  $\mathcal{B} = (\varepsilon_1 = (1, -1), \varepsilon_2 = (2, 1))$ .

Soit  $u \in E$  dont les coordonnées dans  $\mathcal{B}$  sont  $X = \begin{pmatrix} 1 \\ 1 \end{pmatrix}$ . Alors ce vecteur  $u$  est égal à :

- a.  $u = \begin{pmatrix} -\frac{1}{3} \\ \frac{2}{3} \end{pmatrix}$
- b.  $u = \begin{pmatrix} \frac{1}{3} \\ -\frac{2}{3} \end{pmatrix}$
- ☒ c.  $u = (3, 0)$
- d.  $u = (1, 1)$
- e. Aucun des autres choix

### Question 19

Dans  $E = \mathbb{R}^2$ , on considère la base  $\mathcal{B} = (\varepsilon_1 = (1, -1), \varepsilon_2 = (2, 1))$ .

Soit  $u = (3, 4) \in E$ . Pour déterminer les coordonnées  $X = \begin{pmatrix} x \\ y \end{pmatrix}$  du vecteur  $u$  dans la base  $\mathcal{B}$  :

- ☒ a. On résout le système  $\begin{cases} x + 2y = 3 \\ -x + y = 4 \end{cases}$
- b. On résout le système  $\begin{cases} x - y = 3 \\ 2x + y = 4 \end{cases}$
- c. On pose :  $\begin{cases} 3 + 2 \times 4 = x \\ -3 + 4 = y \end{cases}$
- d. On pose :  $\begin{cases} 3 - 4 = x \\ 2 \times 3 + 4 = y \end{cases}$
- e. Aucun des autres choix

### Question 20

Dans  $E = \mathbb{R}_2[X]$ , on considère la famille  $\mathcal{F} = (X - 1, X^2 - 3)$ . Alors :

- ☒ a. On peut obtenir une base de  $E$  en ajoutant des éléments à  $\mathcal{F}$
- b. On peut obtenir une base de  $E$  en retirant des éléments à  $\mathcal{F}$
- c. Aucun des autres choix

## QCM 3

### Architecture des ordinateurs

Lundi 10 novembre 2025

Pour toutes les questions, une ou plusieurs réponses sont possibles.

21. Le 68000 possède :
- A. Aucune de ces réponses.
  - B. Un pointeur de pile : PC
  - ☒ ☒ C. Deux pointeurs de pile : USP et SSP
  - D. Deux pointeurs de pile : CCR et SR
22. À quoi sert le symbole '#' ?
- A. Il indique qu'un opérande est une adresse.
  - B. Il indique qu'un opérande est sous forme hexadécimale.
  - ☒ C. Il indique qu'un opérande est sous forme décimale.
  - ☒ D. Il indique qu'un opérande est une donnée immédiate.
23. Soit l'instruction suivante : `MOVE.L -4(A0),D0`
- A. A0 est décrémenté de 4.
  - ☒ ☒ B. A0 ne change pas.
  - C. A0 est décrémenté de 2.
  - D. A0 est décrémenté de 1.
24. Quelle instruction sert essentiellement à appeler un sous-programme ?
- A. JMP
  - B. RTS
  - ☒ ☒ C. JSR
  - D. Aucune de ces réponses.
25. Après l'exécution d'une instruction RTS, le pointeur de pile est :
- ☒ A. Incrémenté de quatre.
  - B. Incrémenté de deux.
  - C. Décrémenté de deux.
  - D. Aucune de ces réponses.
26. Les étapes pour dépiler une donnée sont :
- A. Écrire dans la mémoire pointée par A7 puis décrémenter A7.
  - B. Décrémenter A7 puis écrire dans la mémoire pointée par A7.
  - ☒ ☒ C. Lire la mémoire pointée par A7 puis incrémenter A7.
  - D. Décrémenter A7 puis lire la mémoire pointée par A7.

27. Choisir les réponses correctes.

- ☒ ☒ A. Un nouvel élément est toujours ajouté au sommet de la pile.
- ☒ ☒ B. Un élément est toujours retiré du sommet de la pile.
- C. Un nouvel élément est toujours ajouté au bas de la pile.
- D. Un élément est toujours retiré du bas de la pile.

28. Pour empiler une donnée :

- ☒ ☒ A. On décrémente A7 d'abord.
- B. On incrémente A7 d'abord.
- C. On ne change pas A7.
- D. Aucune de ces réponses.

29. Soit l'instruction suivante : MOVEM.L D1-D3/A4/A5, -(A7)



Quelle instruction est équivalente ?

- A. MOVEM.L D1/D3/A4-A5, -(A7)
- B. MOVEM.L D1/D3/A4/A5, -(A7)
- ☒ ☒ C. MOVEM.L A4/A5/D1/D2/D3, -(A7)
- D. Aucune de ces réponses.

30. Le registre A7 :





- A. Pointe le bas de la pile.
- B. Pointe le milieu de la pile.
- ☒ ☒ C. Pointe le sommet de la pile.
- D. Aucune de ces réponses.



Opcoda	Size	Operand	CCR	Effective Address s=source, d=destination, e=either, i=displacement													Operation	Description
				Dn	An	(An)	(An)+	-(An)	(An)	(An,Rn)	abs.W	abs.L	(LPC)	(LPC,Rn)	#n			
ABCD	B	Dy,Dx -(Ay),-(Ax)	*U*U*	e	-	-	-	-	-	-	-	-	-	-	-	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$ $-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	Add BCD source and eXtend bit to destination, BCD result	
ADD <sup>4</sup>	BWL	s,Dn Dn,d	*****	e	s	s	s	s	s	s	s	s	s	s	s <sup>4</sup>	$s + Dn \rightarrow Dn$ $Dn + d \rightarrow d$	Add binary (ADDI or ADDQ is used when source is #n. Prevent ADDQ with #n.L)	
ADDA <sup>4</sup>	WL	s,An	-----	s	e	s	s	s	s	s	s	s	s	s	s	$s + An \rightarrow An$	Add address (W sign-extended to .L)	
ADDI <sup>4</sup>	BWL	#n,d	*****	d	-	d	d	d	d	d	d	d	-	-	s	$\#n + d \rightarrow d$	Add immediate to destination	
ADDQ <sup>4</sup>	BWL	#n,d	*****	d	d	d	d	d	d	d	d	d	-	-	s	$\#n + d \rightarrow d$	Add quick immediate (#n range: 1 to 8)	
ADDX	BWL	Dy,Dx -(Ay),-(Ax)	*****	e	-	-	-	-	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$ $-(Ay) + -(Ax) + X \rightarrow -(Ax)$	Add source and eXtend bit to destination	
AND <sup>4</sup>	BWL	s,Dn Dn,d	---*00	e	-	s	s	s	s	s	s	s	s	s	s <sup>4</sup>	$s \text{ AND } Dn \rightarrow Dn$ $Dn \text{ AND } d \rightarrow d$	Logical AND source to destination (ANDI is used when source is #n)	
ANDI <sup>4</sup>	BWL	#n,d	---*00	d	-	d	d	d	d	d	d	d	-	-	s	$\#n \text{ AND } d \rightarrow d$	Logical AND immediate to destination	
ANDI <sup>4</sup>	B	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	s	$\#n \text{ AND } CCR \rightarrow CCR$	Logical AND immediate to CCR	
ANDI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	s	$\#n \text{ AND } SR \rightarrow SR$	Logical AND immediate to SR (Privileged)	
ASL	BWL	Dx,Dy	*****	e	-	-	-	-	-	-	-	-	-	-	-		Arithmetic shift Dy by Dx bits left/right	
ASR	W	#n,Dy		d	-	-	-	-	-	-	-	-	-	-	s		Arithmetic shift Dy #n bits L/R (#n: 1 to 8)	
Bcc	BW <sup>3</sup>	address <sup>2</sup>	-----	-	-	-	-	-	-	-	-	-	-	-	-	if cc true then address $\rightarrow$ PC	Branch conditionally (cc table on back) (8 or 16-bit $\pm$ offset to address)	
BCHG	B L	Dn,d #n,d	---*--	e <sup>1</sup> d <sup>1</sup>	-	d	d	d	d	d	d	d	-	-	-	$\text{NOT}(\text{bit number of } d) \rightarrow Z$ $\text{NOT}(\text{bit } n \text{ of } d) \rightarrow \text{bit } n \text{ of } d$	Set Z with state of specified bit in d then invert the bit in d	
BCLR	B L	Dn,d #n,d	---*--	e <sup>1</sup> d <sup>1</sup>	-	d	d	d	d	d	d	d	-	-	-	$\text{NOT}(\text{bit number of } d) \rightarrow Z$ $0 \rightarrow \text{bit number of } d$	Set Z with state of specified bit in d then clear the bit in d	
BRA	BW <sup>3</sup>	address <sup>2</sup>	-----	-	-	-	-	-	-	-	-	-	-	-	-	address $\rightarrow$ PC	Branch always (8 or 16-bit $\pm$ offset to addr)	
BSET	B L	Dn,d #n,d	---*--	e <sup>1</sup> d <sup>1</sup>	-	d	d	d	d	d	d	d	-	-	s	$\text{NOT}(\text{bit } n \text{ of } d) \rightarrow Z$ $1 \rightarrow \text{bit } n \text{ of } d$	Set Z with state of specified bit in d then set the bit in d	
BSR	BW <sup>3</sup>	address <sup>2</sup>	-----	-	-	-	-	-	-	-	-	-	-	-	-	PC $\rightarrow$ -(SP); address $\rightarrow$ PC	Branch to subroutine (8 or 16-bit $\pm$ offset)	
BTST	B L	Dn,d #n,d	---*--	e <sup>1</sup> d <sup>1</sup>	-	d	d	d	d	d	d	d	d	d	s	$\text{NOT}(\text{bit } Dn \text{ of } d) \rightarrow Z$ $\text{NOT}(\text{bit } \#n \text{ of } d) \rightarrow Z$	Set Z with state of specified bit in d Leave the bit in d unchanged	
CHK	W	s,Dn	---*UUU	e	-	s	s	s	s	s	s	s	s	s	s	if $Dn < 0$ or $Dn > s$ then TRAP	Compare Dn with 0 and upper bound (s)	
CLR	BWL	d	-0100	d	-	d	d	d	d	d	d	d	-	-	-	$0 \rightarrow d$	Clear destination to zero	
CMP <sup>4</sup>	BWL	s,Dn	*****	e	s <sup>4</sup>	s	s	s	s	s	s	s	s	s	s <sup>4</sup>	set CCR with $Dn - s$	Compare Dn to source	
CMPI <sup>4</sup>	WL	s,An	*****	s	e	s	s	s	s	s	s	s	s	s	s	set CCR with $An - s$	Compare An to source	
CMPI <sup>4</sup>	BWL	#n,d	*****	d	-	d	d	d	d	d	d	d	-	-	s	set CCR with $d - \#n$	Compare destination to #n	
CMPI <sup>4</sup>	BWL	(Ay)+,(Ax)+	*****	-	-	-	e	-	-	-	-	-	-	-	-	set CCR with $(Ax) - (Ay)$	Compare (Ax) to (Ay); Increment Ax and Ay	
DBcc	W	Dn,address <sup>2</sup>	-----	-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { $Dn - 1 \rightarrow Dn$ if $Dn < -1$ then addr $\rightarrow$ PC }	Test condition, decrement and branch (16-bit $\pm$ offset to address)	
DIVS	W	s,Dn	---*00	e	-	s	s	s	s	s	s	s	s	s	s	$\pm 32\text{bit } Dn / \pm 16\text{bit } s \rightarrow \pm Dn$	$Dn = [16\text{-bit remainder}, 16\text{-bit quotient}]$	
DIVU	W	s,Dn	---*00	e	-	s	s	s	s	s	s	s	s	s	s	$32\text{bit } Dn / 16\text{bit } s \rightarrow Dn$	$Dn = [16\text{-bit remainder}, 16\text{-bit quotient}]$	
EOR <sup>4</sup>	BWL	Dn,d	---*00	e	-	d	d	d	d	d	d	d	-	-	s <sup>4</sup>	$Dn \text{ XOR } d \rightarrow d$	Logical exclusive OR Dn to destination	
EORI <sup>4</sup>	BWL	#n,d	---*00	d	-	d	d	d	d	d	d	d	-	-	s	$\#n \text{ XOR } d \rightarrow d$	Logical exclusive OR #n to destination	
EORI <sup>4</sup>	B	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	s	$\#n \text{ XOR } CCR \rightarrow CCR$	Logical exclusive OR #n to CCR	
EORI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	s	$\#n \text{ XOR } SR \rightarrow SR$	Logical exclusive OR #n to SR (Privileged)	
EXG	L	Rx,Ry	-----	e	e	-	-	-	-	-	-	-	-	-	-	register $\leftrightarrow$ register	Exchange registers (32-bit only)	
EXT	WL	Dn	---*00	d	-	-	-	-	-	-	-	-	-	-	-	$Dn.B \rightarrow Dn.W$   $Dn.W \rightarrow Dn.L$	Sign extend (change .B to .W or .W to .L)	
ILLEGAL			-----	-	-	-	-	-	-	-	-	-	-	-	-	PC $\rightarrow$ -(SSP); SR $\rightarrow$ -(SSP)	Generate illegal instruction exception	
JMP		d	-----	-	-	d	-	-	d	d	d	d	d	d	-	$Td \rightarrow PC$	Jump to effective address of destination	
JSR		d	-----	-	-	d	-	-	d	d	d	d	d	d	-	PC $\rightarrow$ -(SP); $Td \rightarrow PC$	push PC, jump to subroutine at address d	
LEA	L	s,An	-----	-	e	s	-	-	s	s	s	s	s	s	-	$Ts \rightarrow An$	Load effective address of s to An	
LINK		An,#n	-----	-	-	-	-	-	-	-	-	-	-	-	-	An $\rightarrow$ -(SP); SP $\rightarrow$ An; SP + #n $\rightarrow$ SP	Create local workspace on stack (negative n to allocate space)	
LSL	BWL	Dx,Dy #n,Dy	***0*	e	-	-	-	-	-	-	-	-	-	-	-		Logical shift Dy, Dx bits left/right	
LSR	W	d		d	-	-	-	-	-	-	-	-	-	-	s		Logical shift Dy, #n bits L/R (#n: 1 to 8)	
MOVE <sup>4</sup>	BWL	s,d	---*00	e	s <sup>4</sup>	e	e	e	e	e	e	e	s	s	s <sup>4</sup>	$s \rightarrow d$	Move data from source to destination	
MOVE	W	s,CCR	=====	s	-	s	s	s	s	s	s	s	s	s	s	$s \rightarrow CCR$	Move source to Condition Code Register	
MOVE	W	s,SR	=====	s	-	s	s	s	s	s	s	s	s	s	s	$s \rightarrow SR$	Move source to Status Register (Privileged)	
MOVE	W	SR,d	-----	d	-	d	d	d	d	d	d	d	-	-	-	SR $\rightarrow$ d	Move Status Register to destination	
MOVE	L	USP,An An,USP	-----	-	d	-	-	-	-	-	-	-	-	-	-	USP $\rightarrow$ An An $\rightarrow$ USP	Move User Stack Pointer to An (Privileged) Move An to User Stack Pointer (Privileged)	
	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(An)	(An,Rn)	abs.W	abs.L	(LPC)	(LPC,Rn)	#n			



# Architecture des ordinateurs – EPIA – S3 – 2025/2026

Opcode	Size	Operand	CCR	Effective Address s=source, d=destination, e=either, i=displacement													Operation	Description		
	BWL			s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(iAn)	(iAn,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)			#n	
MOVEA <sup>4</sup>	WL	s,An	-----	s	e	s	s	s	s	s	s	s	s	s	s	s	s	s	→ An	Move source to An (MOVE s,An use MOVEA)
MOVEM <sup>4</sup>	WL	Rn,Rn,d s,Rn-Rn	-----	-	-	d	-	d	d	d	d	d	-	-	-	-	-	-	Registers → d s → Registers	Move specified registers to/from memory (W source is sign-extended to L for Rn)
MOVEP	WL	Dn,(iAn) (iAn),Dn	-----	s	-	-	-	-	d	-	-	-	-	-	-	-	-	-	Dn → (iAn)...(i+2,An)...(i+4,An) (iAn) → Dn...(i+2,An)...(i+4,An)	Move Dn to/from alternate memory bytes (Access only even or odd addresses)
MOVEQ <sup>4</sup>	L	#n,Dn	---*00	d	-	-	-	-	-	-	-	-	-	-	-	-	-	s	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	s,Dn	---*00	e	-	s	s	s	s	s	s	s	s	s	s	s	s	s	±16bit s * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	s,Dn	---*00	e	-	s	s	s	s	s	s	s	s	s	s	s	s	s	16bit s * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NECD	B	d	*U*U*	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	0 - d <sub>15</sub> - X → d	Negate BCD with eXtend, BCD result
NEG	BWL	d	*****	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	0 - d → d	Negate destination (2's complement)
NEGX	BWL	d	*****	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	0 - d - X → d	Negate destination with eXtend
NOP			-----	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
NOT	BWL	d	---*00	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	NOT(d) → d	Logical NOT destination (1's complement)
OR <sup>4</sup>	BWL	s,Dn Dn,d	---*00	e	-	s	s	s	s	s	s	s	s	s	s	s	s	s	s OR Dn → Dn Dn OR d → d	Logical OR (ORI is used when source is #n)
ORI <sup>4</sup>	BWL	#n,d	---*00	d	-	d	d	d	d	d	d	d	d	-	-	-	-	s	#n OR d → d	Logical OR #n to destination
ORI <sup>4</sup>	B	#n,CCR	=====	-	-	-	-	-	-	-	-	-	-	-	-	-	-	s	#n OR CCR → CCR	Logical OR #n to CCR
ORI <sup>4</sup>	W	#n,SR	=====	-	-	-	-	-	-	-	-	-	-	-	-	-	-	s	#n OR SR → SR	Logical OR #n to SR (Privileged)
PEA	L	s	-----	-	-	s	-	-	-	s	s	s	s	s	s	s	s	-	↑s → -(SP)	Push effective address of s onto stack
RESET			-----	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
RDL	BWL	Dx,Dy	---*0*	e	-	-	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits left/right (without X)
RDR		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	-	-	-	-		s
	W			-	-	d	d	d	d	d	d	d	d	-	-	-	-	-		Rotate d 1-bit left/right (W only)
ROXL	BWL	Dx,Dy	***0*	e	-	-	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits L/R, X used then updated
RORX		#n,Dy		d	-	-	-	-	-	-	-	-	-	-	-	-	-	-		s
	W	d		-	-	d	d	d	d	d	d	d	d	-	-	-	-	-		Rotate destination 1-bit left/right (W only)
RTE			=====	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	(SP)+ → SR; (SP)+ → PC	Return from exception (Privileged)
RTR			=====	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	(SP)+ → CCR; (SP)+ → PC	Return from subroutine and restore CCR
RTS			-----	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	(SP)+ → PC	Return from subroutine
SBCD	B	Dy,Dx -(Ay),-(Ax)	*U*U*	e	-	-	-	-	-	-	-	-	-	-	-	-	-	-	Dx <sub>10</sub> - Dy <sub>10</sub> - X → Dx <sub>10</sub> -(Ax) <sub>10</sub> - (Ay) <sub>10</sub> - X → -(Ax) <sub>10</sub>	Subtract BCD source and eXtend bit from destination, BCD result
SCC	B	d	-----	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	If cc is true then 1's → d else 0's → d	If cc true then d.B = 11111111 else d.B = 00000000
STOP		#n	=====	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	s #n → SR; STOP	Move #n to SR, stop processor (Privileged)
SUB <sup>4</sup>	BWL	s,Dn	*****	e	s	s	s	s	s	s	s	s	s	s	s	s	s	s	Dn - s → Dn	Subtract binary (SUBI or SUBQ used when source is #n. Prevent SUBQ with #n.L)
		Dn,d		e	d <sup>4</sup>	d	d	d	d	d	d	d	d	d	-	-	-	-	-	
SUBA <sup>4</sup>	WL	s,An	-----	s	e	s	s	s	s	s	s	s	s	s	s	s	s	s	An - s → An	Subtract address (W sign-extended to L)
SUBI <sup>4</sup>	BWL	#n,d	*****	d	-	d	d	d	d	d	d	d	d	-	-	-	-	s	d - #n → d	Subtract immediate from destination
SUBQ <sup>4</sup>	BWL	#n,d	*****	d	d	d	d	d	d	d	d	d	d	-	-	-	-	s	d - #n → d	Subtract quick immediate (#n range: 1 to 8)
SUBX	BWL	Dy,Dx -(Ay),-(Ax)	*****	e	-	-	-	-	-	-	-	-	-	-	-	-	-	-	Dx - Dy - X → Dx -(Ax) - (Ay) - X → -(Ax)	Subtract source and eXtend bit from destination
SWAP	W	Dn	---*00	d	-	-	-	-	-	-	-	-	-	-	-	-	-	-	bits[31:16] ↔ bits[15:0]	Exchange the 16-bit halves of Dn
TAS	B	d	---*00	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	test d → CCR; i → bit7 of d	W and Z set to reflect d, bit7 of d set to 1
TRAP		#n	-----	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	s PC → -(SSP); SR → -(SSP); (vector table entry) → PC	Push PC and SR, PC set by vector table #n (#n range: 0 to 15)
TRAPV			-----	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	If V then TRAP #7	If overflow, execute an Overflow TRAP
TST	BWL	d	---*00	d	-	d	d	d	d	d	d	d	d	-	-	-	-	-	test d → CCR	N and Z set to reflect destination
UNLK		An	-----	-	d	-	-	-	-	-	-	-	-	-	-	-	-	-	An → SP; (SP)+ → An	Remove local workspace from stack
	BWL	s,d	XNZVC	Dn	An	(An)	(An)+	-(An)	(iAn)	(iAn,Rn)	abs.W	abs.L	(i,PC)	(i,PC,Rn)	#n					

Condition Tests (+ OR, ! NOT, ⊕ XOR; * Unsigned, # Alternate cc)					
cc	Condition	Test	cc	Condition	Test
T	true	I	VC	overflow clear	IV
F	false	O	VS	overflow set	V
HI <sup>a</sup>	higher than	I(C + Z)	PL	plus	IN
LS <sup>a</sup>	lower or same	C + Z	MJ	minus	N
HS <sup>a</sup> , CC <sup>a</sup>	higher or same	IC	GE	greater or equal	I(N ⊕ V)
LO <sup>a</sup> , CS <sup>a</sup>	lower than	C	LT	less than	(N ⊕ V)
NE	not equal	IZ	GT	greater than	I[(N ⊕ V) + Z]
EQ	equal	Z	LE	less or equal	(N ⊕ V) + Z

An Address register (16/32-bit, n=0-7)  
Dn Data register (8/16/32-bit, n=0-7)  
Rn any data or address register  
s Source, d Destination  
e Either source or destination  
#n Immediate data, i Displacement  
BCD Binary Coded Decimal  
↑ Effective address  
1 Long only; all others are byte only  
2 Assembler calculates offset  
3 Branch sizes: B or S -128 to +127 bytes, W or L -32768 to +32767 bytes  
4 Assembler automatically uses A, I, Q or M form if possible. Use #n.L to prevent Quick optimization

SSP Supervisor Stack Pointer (32-bit)  
USP User Stack Pointer (32-bit)  
SP Active Stack Pointer (same as A7)  
PC Program Counter (24-bit)  
SR Status Register (16-bit)  
CCR Condition Code Register (lower 8-bits of SR)  
N negative, Z zero, V overflow, C carry, X extend  
\* set according to operation's result, # set directly  
- not affected, 0 cleared, 1 set, U undefined

Revised by Peter Csaszar, Lawrence Tech University – 2004-2006

Distributed under the GNU general public use license.



## NTS-Robotique QCM

- 3 1. Quelle force est utilisée pour faire bouger les nano-robots ?
- (a) La force gravitationnelle
  - (b) La force quantique
  - ☒ (c) La force magnétique
- 3 2. Que sont les sites classés Seveso ?
- ☒ (a) Des sites industriels dangereux
  - (b) Des lieux de recherche appliquée
  - (c) Des sites naturels protégés
  - (d) Des sites militaires protégés
- 3 3. Dans quels domaines les robots fixes sont-ils plus efficaces que les humains ?
- ☒ (a) Le positionnement précis de pièces
  - ☒ (b) La manipulation de pièces fragiles
  - ☒ (c) Les mouvements complexes dans l'espace 3D
- 3 4. Quelles sont les domaines de compétences requis pour le traitement des données récupérées par les robots ?
- ☒ (a) L'intelligence artificielle
  - ☒ (b) Les bases de donnée
  - ☒ (c) La vision par ordinateur
  - ☒ (d) La programmation
- 3 5. Quels sont les problèmes rencontrés par les robots lors de l'incident de Fukushima ?
- (a) Les batteries des robots avaient une capacité insuffisante
  - (b) La chaleur des réacteurs a empêché les robots de s'approcher
  - ☒ (c) Les gravats qui ont gênés l'accès aux réacteurs
  - ☒ (d) La radioactivité qui réduit la durée de vie des robots
- 3 6. Qu'est-ce qui rend difficile la "co-botique" ?
- (a) Les émotions humaines
  - ☒ (b) Les codes sociaux
  - ☒ (c) Les risques de blessure
  - (d) La langue
  - ☒ (e) La proximité avec les humains
- 3 7. Les robots tirant leurs aspects et fonctionnements de la nature sont appelés ?
- (a) Robots bio-aspirants
  - ☒ (b) Robots bio-inspirés
  - (c) Robots bio-sensibles
  - (d) Robots bio-résistants
  - (e) Robots bio-ressemblants

3 8. Quelles sont les principales étapes à la maîtrise du travail en équipe des robots ?

- ☒ (a) Le découpage de tâches complexes en tâches unitaires
- ☒ (b) La maîtrise fine des trajectoires
- (c) La gestion des recharges différées des robots
- ☒ (d) Le positionnement des uns par rapport aux autres
- ☒ (e) La synchronisation

3 9. Pour la géo-localisation, quel problème est posé par le milieu aquatique ?

- (a) Pas d'ondes sonores
- (b) Pas d'ondes lumineuses
- ☒ (c) Pas d'ondes radio
- (d) Pas d'ondes gamma

40 10. Quel est le nom de l'équipe de Robotique Epita ?

- ☒ (a) SEAL
- (b) TILE
- (c) PILE
- (d) REAL