2.

Exercice 1

1.

Q1 Q0  $\mathbf{Q}\mathbf{2}$  $\mathbf{Q0}$  $\mathbf{D2}$ **D1**  $\mathbf{D0}$ Q1  $\mathbf{D0}$ 00 01 11 **10** 1 1 1 0 1 0 1  $\mathbf{Q}\mathbf{2}$ 1 0 0 1 0 1 1 D0 =0 1 0 0 0 1 0 0 0 Q1 Q0 Q1 Q0 **D1** 00 01  $\mathbf{D2}$ 00 01 11 **10** 11 **10**  $\mathbf{Q}^2$  $\mathbf{Q}\mathbf{2}$ 1 **D1** = D2 =**Exercice 2** 1. ROM: 2. Bits de sélection: RAM: P1: P2: 3.  $CS_{ROM} =$  $CS_{P1} =$  $CS_{P2} =$  $CS_{RAM} =$ 4. **Composant** Adresse basse Adresse haute **ROM** RAM P1 P2 Partiel S2 3/5

## Exercice 3




Figure 1




Figure 2

## Exercice 4

1.

Nombre	S	E	M
428			
51,078125			

2.

Représentation IEEE 754	Représentation associée
435400000000000016	
001010000000000016	

Partiel S2 4/5

## Exercice 5

Question concernant les mémoires	Réponse
Quel type d'assemblage permet d'augmenter la profondeur ?	
Une mémoire possède une largeur de 4 bits et une capacité de 64 Kio. Combien de fils d'adresse possède cette mémoire ?	
Un mémoire possède un bus de donnée de 8 fils et un bus d'adresse de 15 fils. En puissance de deux, quelle est la capacité en bits de cette mémoire ?	
Une mémoire <b>M1</b> possède un bus de donnée de 8 fils et un bus d'adresse de 16 fils. On assemble deux mémoires <b>M1</b> en série pour former une mémoire <b>M2</b> . Quelle est la taille du bus d'adresse de la mémoire <b>M2</b> ?	

Quelle est la taille du bus d'adresse de la mémoi	ire <b>M2</b> ?				
Si vous manquez de place, vous pouvez utiliser le cadre ci-dessous.					

Partiel S2 5/5