杭州電子科找大学

计算机组成原理(甲)实验报告

学	院	网络空间安全学院
专	业	网络工程
班	级	19272401
学	号	19061440
学生姓名		F001
教师姓名		袁理峰
完成日期		2020.11.27
成	绩	
, , , -	- •	

实验二 超前进位加法器设计实验 (实验名称)

一、 实验目的

- 1. 掌握运用 Verilog HDL 进行数据流描述与建模的技巧和方法,掌握模块调用与实例引用的方法
- 2. 掌握超前进位加法器的原理与设计方法

二、实验原理

超前进位加法器的原理 减少了进位链的存在,对加法进位器进行了优化

三、实验环境


所用电脑的软硬件配置: 4 教机房电脑、Windows 操作系统 实验所用的软件: ISE design suite

四、主要操作步骤及实验结果记录

任务一: 自 Xilinx ISE 中创建工程,编辑程序源代码,然后编译、综合


```
o al » 🔑 🔑 🙉 🙉 🤌 🗟 🕟 둼 🗆 🖙 🔑 😢 🖈 😯
5 × 4
           );
input [3:0] a,b;
                      input [3:0] f;
output [3:0] f;
output cout;
wire c1,c2,c3;
wire [3:0] g,p;
            24
            25
26
            27
28
29 //0
            30
31
32
                      assign g[0]= a[0]& b[0];
    <u>(</u>
                       assign p[0]= a[0]| b[0];
assign f[0]= g[0]^p[0]^cin;
            33
                       assign c1=g[0]|(p[0]&cin);
                //1
            35
                      assign g[1]= a[1]& b[1];
assign p[1]= a[1]| b[1];
assign f[1]= g[1]^p[1]^c1;
assign c2=g[1]|(p[1]&c1);
            36
37
            38
            39
40
                //2
            41
                      assign g[2]= a[2]& b[2];
assign p[2]= a[2]| b[2];
assign f[2]= g[2]^p[2]^c2;
assign c3=g[2]|(p[2]&c2);
            42
43
            44
45
46
                //3
            47
                    assign g[3]= a[3]& b[3];
assign p[3]= a[3]| b[3];
assign f[3]= g[3]^p[3]^c3;
assign cout=g[3]|(p[3]&c3);
            49
            50
51
            53 endmodule
        <
More_Add. v
                                                           X X
                                                                           Design Summary (Synthesized)
                                                                                                                   × | 🖹
```

```
该段代码成功通过了语法检测
任务二:编写激励代码,观察仿真波形
rigator (P.20131013) - E:\Computer Orgnization\lab2\lab2.xise - [test.v]
w P<u>r</u>oject <u>S</u>ource <u>P</u>rocess <u>T</u>ools <u>W</u>indow La<u>y</u>out <u>H</u>elp
↔□&× <u>4</u>
                     41
                                .cin(cin),
.ementa💽 🏭 Simula 匡
                     42
                                .cout (cout)
                     43
                     44
                            initial begin
                     45
                               // Initialize Inputs
                     46
3tqg144
                               a = 0;
                     47
test.v)
                               b = 0;
                A
                     48
                               cin = 0;
                     49
                %
                     50
                %
                               // Wait 100 ns for global reset to finish
                     51
                *
                     52
                               #100;
                (
                     53
                (
                               // Add stimulus here
                     54
                               a=0111; b=0111; cin=1;
                     55
                     56
                               #100;
                               a=0111; b=0111; cin=0;
                     57
                     58
                               #100;
                               a=0100; b=1101; cin=1;
                     59
                     60
                               #100;
                               a=0100; b=1101; cin=0;
                     61
                               #100;
                     62
es Running
                               a=0100; b=1001; cin=1;
                     63
                               #100;
                     64
                               a=0100; b=1001; cin=0;
                     65
imulator
                     66
                               #100;
navioral Check Sy...
                               a=0010; b=1101; cin=1;
                     67
ıulate Behavioral ...
                               #100;
                     68
                               a=0010; b=1101; cin=0;
                     69
                     70
                               #100;
                     71
                            end
                     72
                     73 endmodule
                     74
                     75
sign 🜓 Files 🕩 📋
                                 More_Add. v
                                                                    Design Summary (Synthesi
```



经过检验,激励代码与仿真波形一致,代码无误。

任务三: 观察资源消耗情况与内部相关结构



五、 实验分析总结及心得

(结合所学知识对实验过程中观察到的实验结果进行分析总结,以便加深对知识的理解,并总结通过实验学到的知识或技术)

此次实验过程中,由于有了实验一打基础,遇到的问题相对较少甚至没有,因此在此部分,我将重点谈谈对于此次实验的思考与更深层次的理解。

通过观察最终得到的电路图我发现,超前二进制加法器与二进制加法器尽管实现的是同样的功能,但是其内部组成部件大相径庭,我认为其原因是超前二进制加法器去除了进位链的概念,用更快的速度完成了相同的内容。可以说,原理不同,结构也就自然不同了。这启示我们在面对同样的问题时,眼界不能单纯局限于对于目的的实现,也要注重原理层面上是否有着更好的方式进行优化。

通过查阅资料,我了解到更多位数的加法器,例如 16 位,各位的仅为逻辑表达式将会十分可观,甚至难以通过自然语言加以描述,因此,更多得通过二级逻辑进行实现。例如 4 位 1 组,组内采用超前进位,组件也通过本组得进位产生函数和进位传递函数实现组间超前进位。这启示我们在面对类似的困难时,可以从自身已有条件出发,逐步逼近目标,从而实现局部乃至全局的最优解。这种全新的思维方式不仅仅适用于计算机上,也适用于我们其他学科乃至生活的方方面面。