计组第八次作业(201700130011 菁英班 刘建东)

9.7

题目:某 CPU 的主频为 10 MHz,若已知每个机器周期平均包含 4 个时钟周期,该机的平均指令执行速度为 1MIPS,试求该机的平均指令周期及每个指令周期含几个机器周期?若改用时钟周期为 0.4 us 的 CPU 芯片,则计算机的平均指令执行速度为多少 MIPS?若要得到平均每秒 80 万次的指令执行速度,则应采用主频为多少的 CPU 芯片?

CPU 主频为 10 MHz,因此我们可以得知 时钟周期 = $\frac{1}{10~\mathrm{MHz}} = 0.1*10^{-6}s = 0.1us$ 。由于每个机器周期平均包含 4 个时钟周期,因此 机器周期 = 0.1us*4 = 0.4us。

平均指令执行速度为 1MIPS,因此 平均指令周期 = $\frac{1}{1 \text{ MIPS}} = 1us$,即每个指令周期包含 $\frac{1us}{0.4us} = 2.5$ 个机器周期。

若改用时钟周期为 0.4 us 的 CPU 芯片, 机器周期 将变为 1.6us, 平均指令周期 变为 1.6us * 2.5=4us, 平均指令执行速度 为 $\frac{1s}{4us}=0.25~\mathrm{MIPS}$ 。

若要得到 0.8 MIPS 的指令执行速度,平均指令周期 需要变为 $\frac{1s}{0.8$ MIPS =1.25us, 机器周期 会变为 $\frac{1.25us}{2.5}=0.5us$, 时钟周期 将变为 $\frac{0.5us}{4}=0.125us$, 主频 将变为 $\frac{1}{0.125us}=8$ MHz,即应采用主频为 8 MHz 的芯片。

题目:设 CPU 内部结构如下图所示,此外还设有 B、C、D、E、H、L 6 个寄存器,它们各自的输入和输出端都与内部总线相通,并分别受控制信号控制(如 B_i 为寄存器 B 的输入控制; B_o 为寄存器 B 的输出控制)。要求从取指令开始,写出完成下列指令所需的全部微操作和控制信号。

- (1) ADD B, C ((B)+(C) o B)
- (2) SUB A, H ((AC)-(H) o AC)




图 9.4 采用 CPU 内部总线方式的 数据通路和控制信号

(1) ADD B, C ((B)+(C) o B)

指令微操作	控制信号
【 取指周期】	
PC o MAR	$\mathrm{PC}_o, \mathrm{MAR}_i$
1 ightarrow R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
$MDR \to IR$	$\mathrm{MDR}_o, \mathrm{IR}_i$
OP(IR) o CU	CU 译码
(PC) + 1 → PC	+1
【 执行周期】	
$B\toY$	$\mathrm{B}_{o},\mathrm{Y}_{i}$
$(Y) + (C) \to Z$	$\mathrm{C}_o, \mathrm{ALU}_i, +$
$Z \rightarrow B$	$\mathrm{Z}_{o},\mathrm{B}_{i}$

(2) SUB A, H ((AC)-(H) o AC)

指令微操作	控制信号
【 取指周期】	
PC o MAR	$\mathrm{PC}_o, \mathrm{MAR}_i$
1 ightarrow R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
MDR o IR	$\mathrm{MDR}_o, \mathrm{IR}_i$
OP(IR) o CU	CU 译码
(PC) + 1 → PC	+1
【 执行周期】	
H o Y	$\mathrm{H}_{o},\mathrm{Y}_{i}$
(AC) - (H) $ ightarrow$ Z	$\mathrm{AC}_o, \mathrm{ALU}_i, -$
Z o AC	$\mathrm{Z}_{o},\mathrm{AC}_{i}$

题目: CPU结构同上题,写出完成下列指令所需的全部微操作和控制信号(包括取指令)。

- (1) 寄存器间接寻址的无条件转移指令 "JMP @ B"。
- (2) 间接寻址的存数指令 "STA @ X"。

(1) JMP@B

指令微操作	控制信号
【 取指周期】	
PC o MAR	$\mathrm{PC}_o, \mathrm{MAR}_i$
1 ightarrow R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
$MDR \to IR$	$\mathrm{MDR}_o, \mathrm{IR}_i$
OP(IR) o CU	CU 译码
(PC) + 1 \rightarrow PC	+1
【 间址周期】	
B o MAR	$\mathrm{B}_{o}, \mathrm{MAR}_{i}$
1 ightarrow R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
【 执行周期】	
MDR o PC	$\mathrm{MDR}_o, \mathrm{PC}_i$

(2) STA @ X

指令微操作	控制信号
【 取指周期】	
PC o MAR	$\mathrm{PC}_o, \mathrm{MAR}_i$
1 o R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
$MDR \to IR$	$\mathrm{MDR}_o, \mathrm{IR}_i$
OP(IR) o CU	CU 译码
(PC) + 1 → PC	+1
【 间址周期】	
Ad(IR) o MAR	$\mathrm{IR}_o, \mathrm{MAR}_i$
1 ightarrow R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
【 执行周期】	
AC o MDR	$\mathrm{AC}_o, \mathrm{MDR}_i$
1 o W	通过控制总线写主存
$MDR \to M(MAR)$	$\mathrm{MDR}_o, \mathrm{MAR}_o$

(Ad(IR) 是形式地址)

题目: CPU内部结构同上题,此外还设有 $R_1 \sim R_4$ 4个寄存器,它们各自的输入和输出端都与内部总线相通,并分别受控制信号控制(如 R_{2i} 为寄存器 R_2 的输入控制; R_{2o} 为 R_2 的输出控制)。要求从取指令开始,写出完成下列指令所需的全部微操作和控制信号。

- (1) ADD R_2 , @ R_4 ; $((R_2) + ((R_4)) \rightarrow R_2$,寄存器间接寻址)
- (2) SUB R_1 , @ mcm ; $((R_1)-((mem))
 ightarrow R_1$,存储器间接寻址)

(1) ADD R_2 , @ R_4 ; $((R_2) + ((R_4)) \rightarrow R_2$,寄存器间接寻址)

指令微操作	控制信号
【 取指周期】	
PC o MAR	$\mathrm{PC}_o, \mathrm{MAR}_i$
1 o R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
$MDR \to IR$	$\mathrm{MDR}_o, \mathrm{IR}_i$
OP(IR) o CU	CU 译码
(PC) + 1 → PC	+1
【 间址周期】	
$R_4 \to MAR$	$\mathrm{R}_{4o}, \mathrm{MAR}_i$
1 o R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
【 执行周期】	
$\mathrm{R}_2 o Y$	$\mathrm{R}_{2o},\mathrm{Y}_i$
(Y) + (MDR) \rightarrow Z	$\mathrm{MDR}_o, \mathrm{ALU}_i, +$
$Z \to \mathrm{R}_2$	$\mathrm{Z}_{o},\mathrm{R}_{2i}$

(2) SUB R_1 , @ mcm ; $((R_1)-((mem)) o R_1$,存储器间接寻址)

指令微操作	控制信号
【 取指周期】	
PC o MAR	$\mathrm{PC}_o, \mathrm{MAR}_i$
1 o R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
$MDR \to IR$	$\mathrm{MDR}_o, \mathrm{IR}_i$
OP(IR) o CU	CU 译码
(PC) + 1 → PC	+1
【 间址周期】	
Ad(IR) o MAR	$\mathrm{IR}_o, \mathrm{MAR}_i$
1 o R	通过控制总线读主存
M(MAR) o MDR	$\mathrm{MAR}_o, \mathrm{MDR}_i$
【 执行周期】	
$\mathrm{R}_1 \to Y$	$\mathrm{R}_{1o},\mathrm{Y}_i$
(Y) - (MDR) $ ightarrow$ Z	$\mathrm{MDR}_o, \mathrm{ALU}_i, -$
$Z \to \mathrm{R}_1$	$\mathrm{Z}_o,\mathrm{R}_{1i}$

(Ad(IR) 是形式地址)