1 Realisierungs Methoden

1.1 ROM

Mit einem ROM lassen sich sich rein kombinatorische Schaltungen in Form einer Look up Table realisieren.

- Eingangsvariablen = Adresse
- Speicherwert = Ausgang (programmierbar)

1.2 PLD

Programmierbares Device aus AND und OR-Matrix, mindestens eine Matrix programmierbar.

- PAL \rightarrow OR-Matrix fest, AND-Matrix programmierbar, Fuses
- $\bullet~{\rm PLA} \rightarrow {\rm OR}$ und AND Matrix frei programmierbar, Fuses
- $\bullet~{\rm GAL} \rightarrow {\rm Wie~PLA}$ plus programmierbare Ausgangsnetzwerke (Tristate), EEPROM

SPLD (Simple PLD): Für Funktionen die als DNF vorliegen geeignet, heute grösstenteils von CPLD und FPGA verdrängt.

1.3 CPLD (Complex PLD)

- Verbund PLD Makrozellen die mit Bussen verbunden sind, Speicherung der Konfiguration in Flash.
- Durch regelmässige Struktur sind Signallaufzeiten vorhersagbar.
- Wegen grosser Zahl an Logikblöcken sehr gut für parallele Prozesse geeignet.

1.4 FPGA

2D-Array von Logikblöcken, die über Routing Kanal und Schaltmatrizen miteinander und mit I/O verbunden werden.

- Logikblock (LogicCell) → Lookuptable mit D-FlipFlop, kann beliebige Funktionen ausführen
- Schaltmatrizen \rightarrow programmierbare Verbindungen
- $\bullet\,$ Makrozellen \to Feste Funktionen z.B. Memory, Clock Managment...

Die Konfiguration wird im RAM gespeichert (flüchtig). D.h. bei jedem Boot muss der Code von einem Festspeicher geladen werden.


1.5 Semicustom IC

- $\bullet\,$ Mikrozellen aus p- und n-FETs werden durch Verdrahtung zu Gates \to Gate-Array/Sea of Gates
- Gates können durch Verdrahtungskanäle verbunden werden.
- Standardfunktionen können mit IP (intelegent properity)-Cores implementiert werden.
- $\bullet\,$ In Mixed-Signal Arrays sind zusätzlich spezifische Analogbauteile enthalten

1.6 Fullcustom IC

Völlig kundenspezifische ICs, oft werden IP-Cores für Standardfunktionen verwendet. Digitale und analoge Komponenten auf einem IC möglich. Voll auf Anwendung anpassbare Eigenschaften (Stromverbrauch, Grösse, Geschwindigkeit etc.).

1.7 Vergeichstabelle



Kriterien	Standard Bauteile	ROM	PLD	FPGA	Semicustom	Fullcustom
Machbarkeit	++			+	+	+++
Zeit Realisiertung	+	++	++	++	-	
Iterationszeit	-	++	++	++	-	
NRE	++	+	+	+	-	
Stückpreis		+	+	-	+	+++

2 VHDL

Die vollständige Beschreibung des Designs (Grundstruktur) besteht aus:

- Bibliothekenbeschreibung [library]
- Schnittstellenbeschreibung [entity]
- Architekturbeschreibung [architecture]

2.1 Key Concepts

Key Concept I: Schaltungshierarchie und Verbindung von Sub-Blöcken (hierarchy and connectivity).

Key Concept II: Nebenläufige (concurrent) Prozesse und Prozess-Interaktion.

Key Concept III: Modellierung des elektrischen Verhaltens von Signalen.

Key Concept IV: Event-Based time: Simulations modell, das auf Events und nicht auf kontinuierlicher Zeit beruht.

Key Concept V: Parametrisierung von Modellen.

2.2 Identifier

• Start mit Buchstabe work Default-Bibliothek des Benutzers

• start intr Buchstabe

std standard (Vordefinierte Datentypen und Funktionen)

textio (Text - Filehandling)

2.4.2 Signaltypen (type)

case insensitive
 Eigene Identifier → GROSSBUCHSTABEN
 work und std
 müssen nicht deklariert werden (automatisch eingebunden)

Eigene Identifier → GROSSBUCHSTABEN
 Library Identifier → kleinbuchstaben
 ieee
 std_logic_1164: Datentypen für mehrwertiges Logiksystem

2.3 Bibliotheken (library)

numeric_std: Mathe-Bibliothek für std_logic

```
library <library_name > {,<libary_name >};
use <library_name >.<element_name >;
--oder
use <library_name >.all
```

```
--Beispiel
library ieee;
use ieee.std_logic_1164.all;
```

Mit use wird Bibliotheksinhalt im ganzen VHDL Modul sichtbar

2.4 Schnittstellenbeschreibung (entity)

Die einzelnen Blöcke einer VHDL-Beschreibung kommunizieren über ihre Schnittstellen miteinander. Die Kommunikationskanäle nach aussen sind die sogenannten Ports. Für diese werden in der Schnittstellenbeschreibung Name, Signalflussrichtung und Datentyp festgelegt. Mit der Signalflussrichtung werden Eingänge (IN), Ausgänge (OUT) und bidirektionale Ports (INOUT) unterschieden.

```
entity <ENTITY_NAME> is
   port(
     {<PORT_NAME>: <mode> <type>;}
   );
end <ENTITY_NAME>;
```

```
entity DEVICE is
  port(
    A, B: in bit_vector (3 downto 0);
    Y: out bit);
end DEVICE;
```

2.4.1 Signalflussrichtungen (mode)

in:

boolean Werte: true, false Eingangssignal. Darf nur rechts stehen. bit Werte: '0','1' Ausgangssignal. Darf nur links stehen. bit_vector: eindimensionaler Array von bits

out: Ausgangssignal. Darf nur links stehen. buffer: Ausgangssignal. Darf auch rechts stehen

Ausgangssignal. Darf auch rechts stehen integer interne Darstellung mit 32bit Range Einschränkung nötig!

inout: Bidirektionales Signal, in Verbindung mit Typ std_logic. std_logic(_vector) wie bit(_vector), für mehrwertige Logik std_ulogic(_vetor) wie std_logic, nur für einen Treiber

2.5 Architekturbeschreibung (architecture)

Die Architektur legt die Funktion eines Blocks fest. Dabei kann eine Entity mehrere Architecturen besitzen. Für das Erzeugen der FPGA-Programmierung sollten aber alle nicht verwendeten Architekturen auskommentiert werden.

```
architecture <ARCHITECTURE_NAME> of <ENTITY_NAME> is

— Signaldeklerationen
signal ....

— Komponentdeklerationen
component ...
begin
— Anweisungsteil
end <ARCHITECTURE_NAME>;
```

2.5.1 Signaldeklaration

Hier werden die Signale, die Innerhalb der Architektur verwendet werden, deklariert.

```
signal <sig_name> { , <sig_name > }: type;
Bsp: signal sig1 , sig2: bit;
```

2.5.2 Komponentendeklaration

Mit Hilfe des Schlüsselwortes **component** erfolgt die Deklaration von Komponenten, ähnlich wie einer **entity**.

```
component <COMPONENT_NAME>
port(
    {<PORT_NAME>: <mode> <type>;}
    );
end component;
```

2.5.3 Anweisungsteil

Im Anweisungsteil wird das Verhalten beschrieben. Diese wird dabei durch verschiedene Modelierungsstile unterschieden.

2.5.3.1 Strukturmodell (Instanzierung)

Die Ein- und Ausgänge von Komponenten, die in einer Bibliothek abgelegt sind werden durch lokale Signale miteinenander verbunden \rightarrow Es entsteht eine Netzliste.

```
-- Implizite form:
[identifier]: component_name
  port map(signal1, signal2, signal3);
-- Zuweisung entspr. Reihenfolge von
-- Auflistung in Entity des Komponenten

-- Explizite form:
[identifier]: component_name
  port map(
    in2 => signal2,
    out => signal3,
    in1 => signal1);
-- Allg: <SigComponent> => <SigArchitecture>
```

2.5.3.2 Datenflussmodell

Es werden logische Grundfunktionen verwendet. Logikoperatoren für bit, bit_vector, boolean: **not, and, or, nand, nor, xor, xnor** Wenn auf bit_vector angewendet, dann muss Bitbreite von beiden Operanden gleich sein.

```
-- Beispiel fuer NAND3
Y <= not (A and B and C);
-- Beispiel fuer bit_vector(Q,R,S)
R <= S(3 downto 0);
X <= not Q(2);
-- Falsch, Syntaxfehler:
Y <= A nand B nand C;
-- Erlaubt (aber nicht NAND3):
Y <= (A nand B) nand C;</pre>
```

2.5.3.3 Verhaltensmodell

 $(\rightarrow$ Häufigster Modellierungsstil.) Die Modellierung findet durch Sprachelemente ähnlich wie in einer prozeduralen Programmiersprache statt.

Dabei werden abgeschlossene Hardware-Blöcke durch Prozesse abgebildet

2.6 Signalzuweisung

Alle Signalzuweisungen und alle Prozesse laufen parallel zueinander. Signalzuweisungen sind immer aktiv. Signale können auf verschiedene Arten zugewiesen werden:

```
– Zuweisungsoperator <=</p>
architecture behavioral of ... is
begin
Y \ll X;
A <= '0';
-- type: bit_vector
Q <= "1010";
  logische Ausdruecke
C \le D \text{ and } E;
end behavioral
 -Selektive Signalzuweisung
architecture SELEKTIV of ... is
begin
  with S select
    Y \le E(0) \text{ when "00"},
           E(1) when "01",
E(2) when "10",
            E(3) when others;
end SELEKTIV;
```

```
Unbedingte Signalzuweisung
\  \  \, architecture \  \, \textbf{UNBEDINGT} \  \, of \  \, \dots \  \, is \\
begin
  U <= A:
  V \le not U;
  W \ll A xor B(0);
  X \le (A \text{ and } S) \text{ or } (B(1) \text{ and not } S);
end UNBEDINGT;
-Bedingte Signalzuweisung
architecture BEDINGT of ... is
begin
  Y \ll E(0) when S = "00" else
          E(1) when S = "01" else
          E(2) when S = "10"
                                 else
          E(3) when others;
end BEDINGT:
```

2.6.1 Aggregat

Ein Aggregat ist ein Klammerausdruck, der mehrere Einzelelemente zu einem Vektor zusammenfasst.

```
signal DATABUS : bit_vector(3 downto 0);
signal D1, D2, D3, D4 : bit;
...
— implizit
DATABUS <= (D1, D2, D3, D4);
— explizit
DATABUS <= (1=> D3, 0=> D4, 3=> D1, 2=> D2);
— ist identisch mit:
DATABUS(3) <= D1;</pre>
```

```
\begin{array}{l} {\rm DATABUS\,(2)} <= {\rm D2\,;} \\ {\rm DATABUS\,(1)} <= {\rm D3\,;} \\ {\rm DATABUS\,(0)} <= {\rm D4\,;} \\ \hline --{\rm oder\ mit\ Werten} \\ {\rm DATABUS\,} <= ('1', '0', '1', '0'); \\ {\rm DATABUS\,} <= (3 \Rightarrow '1', 1 \Rightarrow '1', {\rm others} \Rightarrow '0'); \\ {\rm DATABUS\,} <= "1010"; \\ \end{array}
```

2.7 Prozesse

- Prozesse werden durch Änderungen der Signale in der Sensitivitätsliste aktiviert und ausgefährt.
- Prozesse verhalten sich gegen aussen nebenläufig, innerhalb werden Anweisungen sequentiell abgearbeitet
- Selektive und bedingte Signalzuweisungen sind verboten.
- Unbedingte Signalzuweisung sind erlaubt.
- Aktualisierung aller Signale geschieht immer erst am Prozessende!
- Zuweisen eines Default-Wertes an alle Ausgangssignale vor der ersten if-Anweisung zur Vermeidung von Latches
- Hint: Damit Code übersichtlich und verständlich bleibt, sollte nicht zu viel Funktionalität in einen einzigen Prozess verpackt werden.
- Alle Signale, die auf der rechten Seite einer Signalzuweisung stehen gehören in Sensitivitätsliste
- Ohne Sensitivitätsliste nur in Simulation erlaubt

2.7.1 Variablen

- Variablen werden im Deklarationsteil des Prozesses deklariert und nur in diesem Prozess sichtbar.
- Zugewiesener Wert kann sofort abgefragt werden
- Wertzuweisung durch Operator := (nicht <=)
- Vor Verwendung ein aktueller Wert (evt. Default-Wert)

```
Sensitivitätsliste
                             Änderungen an diesen Signalen
Prozessname (optional)
                             aktivieren den Prozess.
[label:] process ( x4, x2, ...)
          variable i : integer (0 to 5);
begin
                                        Deklarationsteil
   i := 3;
                          Anweisungsteil
   . . .
   y <= i;
                          (Kontrollstukturen, Variablen-
end process [label];
                          und Signal-Zuweisungen)
 Prozessname (optional)
```

zuweisen, sonst entsteht Latch

2.7.2 Signalzuweisung durch Prozesse

```
-- Kontrollstruktur mit if.. then..
-- elsif..else
process(E,S)
begin
if (S = "00") then y <= E(0);
elsif (S = "01") then y <= E(1);
elsif (S = "10") then y <= E(2);
else y <= E(1);
end if;
end process;
```

```
--Kontrollstruktur mit case
process(E,S)
begin
    case S is
    when "00" => y <= E(0);
    when "01" => y <= E(1);
    when "10" => y <= E(2);
    when others => y <= E(1);
    end case;
end process;
```

2.8 Sequentielle Systeme

2.8.1 Flankenerfassung


2.8.2 Zustandscodierung

- Die Deklaration der Zustandscodierung erfolgt im Deklarationsteil der Architektur
- Bei expliziten Zustandscodierung muss die Zustandscodierung der IDE auf "User" umgestellt werden.

```
Implizite Form:
  Darstellung mit Aufzaehltyp
type STATE_TYPE is (SO, S1, ...,
                                Sn);
signal PRESENT_STATE, NEXT_STATE: STATE_TYPE;
 Explizite Form:
 -Mit ENUMENCODING
type STATE_TYPE is (SO, S1, ..., Sn);
attribute ENUM_ENCODING: STRING;
attribute ENUM_ENCODING of STATE_TYPE:
 type is "0001 0010 0100
signal PRESENT_STATE , NEXT_STATE : STATE_TYPE ;
 - Mit Konstanten
subtype STATE_TYPE is bit_vector(3 downto 0);
constant S0: STATE_TYPE:= "0001";
constant S1: STATE_TYPE:= "0010";
signal PRESENT_STATE, NEXT_STATE: STATE_TYPE;
```

2.8.3 FSM in 3-Prozess Struktur

Die Zustandsmaschine wird in 3 Prozesse aufgeteilt. Diese Prozesse werden ganz einfach einzeln im Anwendungsteil der Architektur implementiert und arbeiten jeweils nebenläufig.



- Prozess F = Output_Logic (reine Logik)
- Prozess G = Next_State_Logic (reine Logik)
- Prozess Z = State_Register (Logik mit Speicher)

2.8.3.2 Next_State_Logic

Dieser kombinatorische Teil ist nicht abhängig von der Struktur der FSM.

```
Next_state_logic:process(INPUT,PRESENT_STATE)
begin
    — Default Folgezustand
    NEXT_STATE <= PRESENT_STATE;
    case PRESENT_STATE is
    when SO =>
        if (Bedinung in f(Eingaenge)) then
            NEXT_STATE <= SxO;
        else NEXT_STATE <= SyO;
        end if;
    when S1 =>
        ....
    when others => null;
    — oder NEXT_STATE <= Reset_State;
    end case;
    end process;</pre>
```

2.9 IEEE 1164 Logiksystem

Durch Einbinden der ieee.std_logic_1164 Library werden die std_logic, sowie std_ulogic Datentypen verfügbar. Damit verbunden ist auch die 9-wertige Logik:

Wert	Bedeutung	Verwendung	
'U'	Nicht initialisiert	Das Signal ist im Simulator (noch) nicht initialisiert	
'X'	Undefinierter Pegel	Simulator erkennt mehr als einen aktiven Signaltreiber (Buskonflikt)	
'0'	Starke logische 0	L-Pegel eines Standardausgangs	
'1'	Starke logische 1 H-Pegel eines Standardausgangs		
'Z'	Hochohmig, floatend	Three-State-Ausgang	
'W'	Schwach unbekannt Simulator erkennt Buskonflikt zwischen schwachen L- und H-Pegel		
'L'	Schwacher L-Pegel	Open-Source-Ausgang mit Pull-Down-Widerstand	
'H'	Schwacher H-Pegel	Open-Drain-Ausgang mit Pull-Up-Widerstand	
U.	Don't-Care	Logikzustand des Ausgangssignals bedeutungslos, kann für Minimierung verwendet werden	
		I .	

2.9.1 Datentypenkonversion

Ebenfalls in der ieee.std_logic_1164 Library sind folgende Typenkonversionen enthalten:

2.8.3.1 Output_Logic

Dieser kombinatorische Teil ist abhängig von der Struktur der FSM. Häufig Case für State und If / elsif für Inputs (bei Mealy)

```
-- Mealy-Struktur
Output_Logic: process(INPUT, PRESENT_STATE)
begin
...
end process;

-- Moore-Struktur
Output_Logic: process(PRESENT_STATE)
begin
...
end process;
-- Medwedjew-Struktur
Output_Logic:
y <= PRESENT_STATE;
```

2.8.3.3 State_Register

Dieser kombinatorische Teil ist nicht abhängig von der Struktur der FSM und sieht bei allen (fast) FSM immer gleich aus.

```
State_Register : process(CLK, NRST)
begin

--Asynchroner Reset
if NRST = '0' then -- if RST = '1' then
    PRESENT_STATE <= Reset_State;

--taktsynchroner Zustandswechsel
elsif CLK'event and CLK = '1' then
    PRESENT_STATE <= NEXT_STATE;
end if;
end process;</pre>
```

Konversionsfunktion	Argumenttyp	Ergebnistyp
To_bit	- std_ulogic	- bit
To_StdULogic	- bit	- std_ulogic
To_bitvector	- std_ulogic_vector - std_logic_vector	- bit_vector
To_StdULogicVector	- bit_vector - std_logic_vector	- std_ulogic_vector
To_StdLogicVector	- bit_vector - std_ulogic_vector	- std_logic_vector

2.9.1.1 TriStateLogic

2.10 Arithmetik

Durch zusätzliches Einbinden der ieee.numeric_std neben ieee.std_logic_1164 stehen signed und unsigned Datentypen auf Basis des std_logic_vector Datentyp, sowie arithmetische Operatoren und Vergleichsfunktionen zur Verfügung.

Vergleichsoperator	Bedeutung	Beispiel
=	gleich	when A = B
/=	ungleich	when A /= B
<	kleiner	when A < B
<=	kleiner oder gleich	when A <= B
>	größer	when A > B
>=	größer oder gleich	when A >= B

2.11 Simulation

2.11.1 Aufbau einer Test-Bench

Die Testbench soll wiederverwertbar sein, ist jedoch nicht synthesefähig. Arbeitet nach dem Delta time modus. (Event queue definiert die Events). Normales VHDL Modul bestehend aus:

- library
- entity (i.d. Regel ohne Ports nach aussen) \rightarrow leer
- architecture
 - Komponenten(DUT) deklerations

2.11.2 Testbench

```
Library declaration
library ieee:
use ieee.std_logic_1164.all;
 - Entity declaration
entity edgedetpos_tb is
end edgedetpos_tb;
  Architecture declaration
architecture testbench of edgedetpos_tb is
 - Konstanten
  constant f
                : integer := 1000;
                         := 1 sec / f;
  constant T
                : time
  TB interne Signale
  signal clk_tb : std_ulogic; — Master sim ←
      clock
  signal reset_tb
                     : std_ulogic; — Reset signal ←
     _{
m sim}
  signal inp_tb
                   : std_ulogic;
                    : std_ulogic;
  signal oup_tb
  signal oup_exp_tb : std_ulogic;
  Portdeklaration des DUT
  component edgedetpos
    port(clk : in std_ulogic;
       reset : in std_ulogic;
       inp : in std_ulogic;
       oup : out std_ulogic);
  end component edgedetpos;
    for all: entity name use entity entity name (\leftarrow
      architecture name)
  for \ all: \ \texttt{edgedetpos} \ use \ entity \ \texttt{work.edgedetpos} \, (\hookleftarrow
      behavioral);
begin
    Device unter test port mapping
  dut : edgedetpos
    port map(clk => clk_tb,
           reset => reset_tb,
           inp \implies inp_tb,
           oup => oup_tb);
   - Clock generator
```

Operator	Bedeutung	Beispiel
+	Addition	Y <= A + B
-	Subtraktion	Y <= A - B
abs	Absolutwertbildung	Y <= abs(A)
*	Multiplikation	Y <= A * B
1	Division	Y <= A / B
**	Potenzbildung	Y <= 2**A
mod	Rest der Division A/B Das Vorzeichen des Ergebnisses ist gleich dem von B.	Y <= A mod B
rem	Rest der Division A/B. Das Vorzeichen des Ergebnisses ist gleich dem von A.	Y <= A rem B

- ggf. Auswahl der DUT-Architektur
- (Timing-Informationen als Konstante (oder Generic) deklarieren)
- Signale deklarieren(Bennenung: <DUT_SIG>_tb)
- Instanzierung der DUT
- Prozess für Clock-Erzeugung
- Prozess für die Anwendung von Stimuli (Stimulusgenerator)
- Prozess für das Erfassen der Systemantwort (Response-Monitor)

```
stimuli_clk : process
    clk_tb \ll 0;
    wait for T / 2;
    clk_tb <= '1';
    wait for T / 2;
  end process;
    Reset generator.
  {\tt stimuli\_reset} \; : \; {\tt reset\_tb} \; <= \; `1 \; `, \; \; `0 \; `after \; 3 \; {\tt ms} \; ;
    Generator for stimuli (== inputs)
  stimuli_inp : process
  begin
    inp_tb \ll '0';
    wait for 0.5 * T;
    inp_tb \ll '1';
   und so weiter
    wait:
  end process;
    Generator for expected response (== output)
  stimuli_oup_exp : process
    \verb"oup_exp_tb" <= ",0";
    wait for 5.5 * T;
    oup_exp_tb <= '1';
   und so weiter
    wait;
  end process;
  — Evaluation
  evaluation : process
  begin
    wait until rising_edge(clk_tb);
    wait for eval * T;
                                          - evaluation ←
       short before next clock
      assert (oup\_exp\_tb = oup\_tb) report "Error oup \leftarrow
            severity error;
      wait for T;
                                       — one sample per ←
          clock period
    end loop;
    wait;
  end process;
end architecture testbench;
```

2.11.2.1 Response-Monitor (inkl. Assert)

2.11.3 For-Loop

For-Loops finden Verwendung in der Simulation, oftmals in Verbindung mit wait-Statemants und daher ohne Sensititvitätsliste.

Sie können aber auch synthetisiert werden, dafür muss aber der range endlich sein.

```
process
begin
  for i in 0 to 9 loop
    ...
    wait for sim_cyc;
  end loop;
  [wait;] — Wird einmal abgehandelt
end process;
```

2.11.4 Verzögerungszeiten

- Δ -Time \rightarrow funktioneller Zusammenhang zwischen Ursache/Wirkung (automatisch)
- inertial delay (Trägheit) →Ausgang ändert erst, wenn Eingang länger konstant bleibt als mit after definiert (Nicht verwenden für Verzögerungszeit)

```
Y <= inertial A or B after 9 ns;

--Achtung ist das gleiche:

Y <= A or B after 9 ns;
```

• transport delay \rightarrow Ausgang ändert nach Eingansänderung mit after definierter Zeit

```
Y <= transport A or B after 9 ns;
```

2.12 Generic

 \rightarrow Re-Use! So kann VHDL mit Generic, Parameter an ein Modell übergeben. Dabei wird der Parameter wie eine Konstante im Anweisungsteil verwendet.

Dafür muss in jeder Schnittstellenbeschreibung der Generic-Block eingbaut werden:

```
generic(param_name: param_type:=initial_value[; param_name: param_type:=initial_value]);
```

Und bei der Instanzierung wird mit generic map der Parameter-Wert gesetzt.

2.12.1 Beispiel für Implementation

Die Implemantation geschieht wie auch bei den anderen Komponenten meistens in einer seperaten Datei, einfach enthält hier die entity noch ein generic.

2.12.2 Beispiel für Instanzierung

Auch hier wird wie gewohnt zu erst die Komponente deklariert und anschliessend im Anwendungsteil instanziert.

```
-- Deklaration des Komponenten
component genCount
  generic(MAXCOUNT : integer := 255);
  port(
    clk, nrst, ena : in bit;
    oup : out integer range 0 to MAXCOUNT;
    overflow : out bit);
  end component;
-- Instanzierung des Komponenten
count_TIME : genCount
  generic map(MAXCOUNT_TIME)
  port map(clk ⇒ clk,
    ...);
```

3 Beispiel Timer



Definition des Bausteins Counter. Die Generic Variable wird zur Compilezeit definiert.

VHDL hat 3 mögliche Zeitpunkte zu denen ein Parameter definiert werden kann

- Zur Designzeit Konstante maxcount: integer:= 127;
- Zur Compilezeit Generic
- zur Laufzeit Signal

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.math_real.log2;
use ieee.math_real.ceil;
entity genTimer is
  generic (
    maxcount : integer := 127);
  port (
    clk
           : in
                   std_ulogic;
     rst : in
                  std_ulogic;
     inp : in std_ulogic;
     \mathtt{oup} \quad : \quad \underline{\mathtt{out}} \quad \mathtt{bit\_vector} \, (\, \mathtt{natural} \, (\, \mathtt{ceil} \, (\, \mathtt{log2} \, (\, \mathtt{real} \, (\, \hookleftarrow \,
         \mathtt{maxcount} + 1)))) - 1 \quad \mathbf{downto} \quad 0);
     tick : out std_ulogic
end entity genTimer;
architecture RTL of genTimer is
      Zustandsvariablen mit log2 (maxCount) breite
  signal preCount , nexCount :
  \verb|std_ulogic_vector(natural(ceil(log2(real(maxcount \leftrightarrow
       + 1)))) - 1 downto 0);
   Output Logic -
output_logic : oup <=to_bitvector(preCount);</pre>
   Next State Logic
next_state_logic : process(preCount, inp)
begin
  nexCount <= preCount;</pre>
  if ((preCount = std_ulogic_vector(to_unsigned(←)
       maxcount, preCount'length))) and (inp = '1')) \Leftarrow
       then
     nexCount \ll (others \implies '0');
     tick <= ',1';
  elsif (inp = '1') then
     {\tt nexCount} \mathrel{<=} {\tt std\_ulogic\_vector}({\tt Unsigned}({\tt preCount}) \mathrel{\hookleftarrow}
                <= '0'
     tick
  end if;
end process;
  - Register Logic -
register_logic : process(rst,clk)
begin
  if (rst = '1') then
     nexCount <= (others => '0');
  elsif (clk'event and (clk = '1')) then
    preCount <= nexCount;</pre>
  end if;
end process;
end architecture RTL;
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.math_real.log2;
use ieee.math_real.ceil;
entity timegen is
  port
     clk : in std_ulogic;
     reset : in std_ulogic;
     trigger : out std_ulogic;
     time_val : out bit_vector(7 downto 0)
end timegen;
architecture structural of timegen is
  \begin{array}{lll} \textbf{constant} & \texttt{maxcount1} & : & \texttt{integer} & := & 1000; \end{array}
  constant maxcount2 : integer := 256;
  constant maxcount3 : integer := 16;
  signal intClock: std_ulogic;
  component genTimer
  generic (
    maxcount : integer := 127);
           : in std_ulogic;
    clk
           : in std_ulogic;
     rst
     inp : in std_ulogic;
     \mathtt{oup} \quad : \quad \underline{\mathtt{out}} \quad \mathtt{std\_ulogic\_vector} \, (\, \mathtt{natural} \, (\, \mathtt{ceil} \, (\, \mathtt{log2} \, (\, \hookleftarrow \,
          real(maxcount2 + 1))) - 1 downto 0);
     tick : out std_ulogic
  );
  end component genTimer;
begin
sekZahler : component genTimer
  generic map(
     {\tt maxcount} \implies {\tt maxcount1}
  port map
    \mathtt{clk} \  \, \Longrightarrow \, \mathtt{clk} \; ,
          => reset,
     rst
    inp \Rightarrow clk,
     oup => open,
     tick => intClock
TrigGen: component genTimer
  generic map(
     maxcount => maxcount3
  port map(
    clk \Rightarrow clk.
     rst => reset,
     inp => intClock.
    oup => open.
     tick => trigger
  );
TimeCount: component genTimer
  generic map(
     maxcount \implies maxcount2
  port map
    clk \implies clk,
    rst \Rightarrow reset,
    inp => intClock
     oup
          => time_val,
     tick => open
  );
end architecture structural;
```