Ältere bereits vorhandene in-house IP Neu entwickelte in-house IP Drittanbieter IP

1.4.3 Bezug von IP Core

1.5 Traditioneller Design Flow

- 1.1 System on Chip
  Repräsentiert ein komplettes System (Mikroprozessor(en), Speicher, Peripherie und anwendungsspezifische IP Blöcke) auf einem Chip
  - Vorteile

    - ene: Kürzere Entwicklungszyklen Geringere Entwicklungskosten Geringere Gesamtkosten (niedriges bis mittleres Volumen) Mehr Flexibilität im Betrieb
  - Schlüssel zum Erreichen der folgenden Ziele: Kurze Time to market, niedrige Kosten und kleine Grösse

- Schlüssel zum Erreichen der folgenden Ziele: Kurz
  12 Zynq 7000 System
  Enthält einen Dual-Core ARM Cortex A9 Prozessor (Hard Macro) zusammen mit programmierbarer Logit auf 28-mm-Basis
  Prozessoren sind mit dem FPGA Bereich über

  - AXI verbunden

     ARM-basierte Anwendungen können somit den vollen Nutzen aus der massiv parallelen Verarbeitung ziehen, welche im FPGA Teil möglich ist

1.2.2 Programmierbare Logik (PL)
Der programmierbare Logik Teil ist nach der FPGA
Struktur von XILINX Series 7 Devices aufgebaut. Er besteht aus einem regelmässigen Array von konfigurierbaren Logikblöcken (CLB) und Schaltmatrizen. Ein CLB ren Lögiknöcken (CLD) und Schatmattrie. Ein CLD enthält zwei Slices. Jedes Slice hat 4 Lookup-Tables (LUTs) mit sechs Eingängen, Carry-Logik, Multiplexer und acht Flip-Flops. Abhängig von der Schichtstruktur können vier Flip-Flops als Latches verwendet werden. Zu unterscheiden sind SLICEM und SLICEL. SLICEM können auch als Speicher benutzt werden. SLICEL nur für logische und arithmetische Operationen. Je nach Slicetypen wird das CLB unterschiedlich bezeichnet. Enthält ein CLB zwei SLICEL wird es mit CLB LL bezeichnet. Wenn ein CLB ein SLICEL und ein SLICEM beinhaltet mit CLB\_LM.

- Definition and the programmier baren Logik

   7-Series Block RAM and FIFO

   DSP48E1 Slice  $\rightarrow P = (A+D)*B$  in einem Clock-zyklus (inkl. Aufadierung des Feedbackstranges)

   Xilinx ADC (XADC) and Analog Mixed Signal
  - (AMS)

# 1.3 Design Herausforderungen und Bedarf 1.3.1 Herausforderungen Komplexität: Hohe Parallelität auf versch. Ebenen

- Heterogenität: Tools / Komponenten / Hersteller / Hardwarebeschreibung / Programmiersprache
   Time to market: Marktdruck


### 1.3.2 Bedarf

- Wiederverwendbarkeit: Systemfunktionalität Wiederverwendbarkeit: Systemfunktionalität kann nicht länger von Anfang an entwickelt werden → Komponenten und Subsysteme wiederverwenden → IP-basiertes Design
   Hierarchie: Weitere Hierarchiestufen sind erforderlich (sowohl Hard- wie auch Software) → IP-
- basiertes Design
   Parallel statt sequentiell: Hard- und Software sind parallel zu entwickeln
   Teams und Tools: Entwerfen von Systemen fordert
- grosse Teams und gute Werkzeuge, die die Komplexität verwalten können

1.2.1 Verarbeitungssystem - Processing System

- (PS)

   Dual-Core ARM Cortex A9 Proze
- Caches Betrieb bis 1 GHz
- Voll integrierte Speichercontroller I/O Peripherie (MIO Multiplexed In/Out to 54 Pins, EMIO Shared with PL)



# 1.4 IP-basiertes Design

1.4.1 Definition IP Core
Als IP Core (Intellectual Property Core) wird ein viel-Als IP Core (Intenectual Property Core) wird ein viel-fach einsetzbarer, vorgefertigter Funktionsblock eines Chipdesigns bezeichnet. Dieser enthält das geistige Ei-gentum (intellectual property) des Entwicklers oder Her-stellers und wird in der Regel lizenziert bzw. hinzuge-kauft, um es in ein eigenes Design zu integrieren.

- - Firm IP Core: Synthetisierte Netzliste, die simuliert und wenn nötig geändert werden kann
     Soft IP Core: RTL Design. Benutzer muss synthetisieren und layouten

L. Leuenberger, M. Ehrler

16. Februar 2017

DigMe2 Constraints

2.1.1 Reihenfolge
Es wird empfohlen die Constraints in der nachfolgenden Reihenfolge in den Dateien abzulegen, um Fehler zu 3. Physical Constraints

- 1. Timing Assertions
  - a) Primary Clocks b) Virtual Clocks

  - c) Generated Clocks
     d) Clock Groups
  - e) Input und Output Delay
- 2. Timing Exceptions
  a) False Paths
  b) Max Delay / Min Delay
  c) Multicycle Paths
  - c)d)
  - Case Analysis Disable Ti
- 2.2 Timing Analysis
  Um Constraints bestimm



nen abdecken:

- Clock-to-Clock Pfad

• Input-to-Clock Pfad • Clock-to-Output Pfad


# 2.2.1 Input Delay

Das Input Delay kann mit der nachfolgenden Formel bestimmt werden, weiterführende Informationen sind in Kapitel 2.5.1 zu finden.

Kapitel 2.5.1 zu finden.  $t_{\rm input}$  dabe  $_{\rm clus}$  et  $_{\rm c$ somit im Bereich von ps bis ns.

**2.2.2 Output Delay**Das Output Delay kann mit der nachfolgenden Formel bestimmt werden, weiterführende Informationen sind in Kapitel 2.5.2 zu finden.

 $t_{\text{output\_delay}} = t_{\text{pcq\_FF3}} + t_{\text{p\_comb}} + t_{\text{clk\_latency(FF3-master)}}$ 



2.2.4 Slack
Der Slack bezeichnet die Differenz zwischen der benötigten Ankunftszeit eines Signales und der tatsächlichen Ankunftszeit. Solange der Slack einen positiven Wert aufweist, ist das Timing korrekt. Wird der Slack negativ, so können Timinganforderungen nicht mehr eingehalten werden.

# Berechnung



 $Slack = Required Time - Arrival Time \ wobei \ Required Time = Tperiod - T$ 

 $Tsetup(CaptureFlipFlop) \\ Nach nebenstehendem Bild: RequiredTime = 10ns - 3ns = 7ns \text{ und} \\ ArrivalTime = 1ns \text{ ergibt } Slack = 7ns - 1ns = 6ns$ 

### 2.3 Clocks

Clocks müssen definiert werden, damit die Timing Paths berechnet werden können. Ein Clock wird dabei so definiert, wie er am Startpunkt des Clock Trees aussieht (in der Regel der Eingangspin des Clocks). Es wird angegeben, wie gross die Periode des Clocks ist, sowie wo die Flanken sind. Alle Zeiten werden dabei in Nanosekunden angegeben.

2.3.1 Primary Clocks
Ein Primary Clock ist ein Clock, welcher in der Regel durch einen Eingangspin zugeführt wird. Ein solcher Clock muss immer einem Netzlistenobjekt zugewiesen werden.
Der nachfolgende Befehl definiert einen neuen Clock mit dem Namen devolk, einer Periode von 10ns sowie einem Dutycycle von 25%. Der Clock wird über den Port clkin zugeführt.

L. Leuenberger, M. Ehrler (cc) BY-NC-SA

### System Jitter

Der System ditter spezifiert den Jitter für alle Clocks im System (auch für die Primary Clocks). Er wird benutzt um starkes Rauschen zu modellieren. Mit dem nachfolgenden Befehl kann der Jitter definiert werden:

# Set a jitter of 0.1 ns set\_system\_jitter 0.1


# 2.3.6 Zusätzliche Clock Unsicherheit

Sind weitere Unsicherheiten zwischen verschiedenen Clocks vorhanden, so kann mit dem nachfolgenden Be-

Set a uncertainty of 0.225ns between all clock domains # clock domains set\_clock\_uncertainty 0.225 -from [get\_clocks] -to [get\_clocks]

16. Februar 2017

Höhere Abstraktionsebene Partitionierung der SW und HW und Schnittstel-



# 1.7 Design Tools 1.7.1 Vivado IDE Solution

Haupteigenschaften

• Interaktives Design und Analyse: Timing Analysen, Konnektivität, Ressourcen Nutzung, Timinig Constraints Analysen,

RTL Entwicklung und Analyse: Entwicklung von HDL, Hierarchische Erweiterung, Schemaerzeugung XSIM-Simulator-Integration Synthese und Umsetzung in einem Package I/O-Pin-Planung: Interaktive regelbasierte I/O Zuordnung

• 1/O-Fin-Pianung: Interaktive regenoasierte 1/O-Zu Design Database Prozesse greifen auf die darunterliegende Datenbank des Designs zu. Jeder Prozess modifiziert eine vorhandens Ketzlitse oder erstellt eine neue. Während des ganzen Entwurfprozesses werden verschiedene Netzlisten (Ela-borated, Synthesized, Implemented) verwendet.

# 1.7.2 Xilinx Software Development Kit (XSDK) XSDK ist ein separates Tool von Vivado und kann eigenständig für SW-Teams installiert werden. Es ist eine voll ausgestattete Software-Design-Umgebung.

### 2 Constraints ".xdc"-Dateien

Physikalische Eigenschaften eines Designs können dem Synthese- und Implementierungstool mit Constraints mitgeteilt werden. Diese Constraints werden bei Vivado in "xdc"-Dateien definiert. Sind mehrere Dateien vorhanden, so werden diese sequentiell angewendet. Wird ein Constraints mehrfach gesetzt, so wird der zuletzt gesetzte Constraint verwendet. Für jede "xdc"-Datei kann desweiteren definiert werden, ob sie nur in der Synthese oder nur der Implementation angewendet werden soll (oder bei beidem).

set\_property used\_in\_synthesis true/false [get\_files xyz.xdc] set\_property used\_in\_implementation true/false [get\_files xyz.xdc] L. Leuenberger, M. Ehrler (cc) BY-NC-SA

DigMe2 Constraints create\_clock -name devclk -period 10 -waveform {2.5 5} [get\_ports clkin]

### 2.3.2 Generated Clocks

2.3.2 Generated Clock werden von speziellen Blöcken in einem FPGA generiert (z.B. MMCM). Sie können auch von Userlogik erzeugt werden. Diese Generated Clocks sind jedoch an einen anderen Clock gebunden und teilen diesen z.B. herunter, oder bewirken eine Phasenverschiebung.


# 2.3.3 Virtual Clocks

2.3.4 Clock Latency

Ein Virtual Clock ist ein Clock welcher physikalisch nicht existiert und somit nicht an ein Netzlisten Objekt

gebunden ist. Sie werden benutzt um Input und Output Delays zu spezifizieren, wenn das externe Gerät mit einem anderen Clock läuft als der FPGA.
Der nachfolgende Befehl definiert einen neuen Virtual Clock mit dem Namen virtelk, einer Periode von 10ns sowie einem Dutycycle von 25%.

create\_clock -name virtclk -period 10 -waveform {2.5 5}



Clocks erreichen verschiedene Punkte in einem Design mit unterschiedlichen Verzögerungen. Diese Verzögerungen können in zwei Arten unterschieden werde

16. Februar 2017

- Network Latency

Mit den nachfolgenden Befehlen können die Latenzen definiert werden. Wird nichts spezifisch angegeben, so werden der min, max, rise und fall Wert gesetzt. # Network Latency

# Network Eatency 0.8 [get\_clocks clkname]
# Source Latency set\_clock\_latency 1.9 -source [get\_clocks clkname]

2.3.5 Clock Jitter

# Clock Real Clock

Aufgrund der physikalischen Eigenschaften ist kein Clock ideal. Kleinere Schwankungen in der Übertragung können auftreten. Diese Schwankungen (bis das Signal kosntant ist) werden Jitter genannt und in Nanosekunden

Input Jitter Input Jitter definiert Jitter auf Primary Clocks. Mit dem nachfolgenden Befehl kann der Jitter definiert werden:

# Set a jitter of 0.3 ns set\_input\_jitter clockname 0.3

fehl definiert werden, wie sich verschiedene Clocks zueinander verhalten.

16. Februar 2017

L. Leuenberger, M. Ehrler

(cc) BY-NC-SA

Free und Open Source
 Kommerzielle Lieferanten (XILINX, CADENCE, ...

Aggregator (sammelt und kategorisiert IP Cores und ver-kauft sie weiter)

1.6 System Level Design Flow

 $\begin{array}{c} \text{lendefinition} \\ \bullet \text{ SW/HW Co-Design} \end{array}$ 

### 2.4 I/O Pin Constraints

```
set_property PACKAGE_PIN W10 [get_ports cam_pclk] set_property PACKAGE_PIN AB10 [get_ports {cam_din [1]}] set_property PACKAGE_PIN AA11 [get_ports {cam_din [0]}]
```

DigMe

2.5 I/O Delay Damit externe Timing Anforderungen korrekt in die Synthese und Implementation einbezogen werden können, ist es notwendig diese anzugeben

### 2.5.1 Input Delay

Input Delays geben an, mit welcher Verzögerung Daten an einem Eingangsport anliegen. Diese Verzögerung muss relativ zu einem Clock angegeben werden.


### Tcl Befehl

Mit dem Befehl set\_input\_delay kann das Input Delay angegeben werden. Die folgenden Parameter werden dabei unterstützt:

- d-clock: Gibt den Clock an, zu welchem die Verzögerung gilt.
   -min, -max: Definiert die min Zeit (hold/removal) oder die max Zeit (setup/recovery). Wird dieser Parameter nicht spezifisch angegeben, so wird die Zeit für min und max verwendet.
   -clock\_fall: Gibt an dass das Input Delay relativ zur fallenden Clockflanke gilt.

- -rise, -fall: Gibt an für welche Flanke des Einganssignales die Angaben gelten.
  -add\_delay: Diese Option wird benutzt wenn ein zweites Delay angegeben werden muss (z.B. bei DDR).

# Beispiel



2.5.2 Output Delay
Output Delays geben an, in welchem Zeitbereich die Daten am Ausgangsport stabil sein müssen. Dieser Zeitbereich wird wiederum relativ zu einem Clock angegeben.

DigMe

Tcl Befehl
Mit dem Befehl set\_ourput\_delay kann das Output Delay angegeben werden. Die folgenden Parameter werden dabei unterstützt:

• -clock: Gibt den Clock an, zu welchem die Zeit gilt.

- -clock: Gibt den Clock an, zu weicnem die Zeit gilt.
   -min, -max: Definiert die min Zeit (bind)/removal) oder die max Zeit (setup/recovery). Wird dieser Parameter nicht spezifisch angegeben, so wird die Zeit für min und max verwendet.
   -clock\_fall: Gibt an dass das Output Delay relativ zur fallenden Clockflanke gilt.
   -rise, -fall: Gibt an für welche Flanke des Ausgangssignales die Angaben gelten.
   -add.delay: Diese Option wird benutzt wenn ein zweites Delay angegeben werden muss (z.B. bei DDR).

(c) BY-NC-SA L. Leuenberger, M. Ehrler 16. Februar 2017

3 System Level VHDL

```
entity en_ffp_data_handler is
                                                                          — Example
  generic (
                 AddrWidth_g
DataWidth_g
Enable_StreamUp
                                           positive
positive
boolean
                                                         := 16;
:= 32;
:= true;
  port
                                          out std_logic;
out std_logic_vector(DataWidth_g-1 downto 0);
                 M AXIS TVALID
                 M_AXIS_TDATA
end en_ffp_data_handler;
```

### 3.2 Funktionen

3.2 Punktionen Funktionen sind Subprogramme mit einer Argumentenliste von nur Eingängen. Sie geben einen einzigen Wert eines spezifizierten Types zurück. Funktionen können entweder im Deklarationsteil einer Architektur oder in einem Package (flexibler) definiert werden.

— Syntax
function <function\_name> [(list of arguments with type declaration)] return <type> is
[<Declarations>];

```
{
sequential statements,
except wait statements>};
return <a href="return">return <a href="return">expression</a>;
d [function] <a href="function">funcionname</a>;
<a href="https://example">Example</a>
begin
library ieee;
use ieee.std_logic_1164.all;
entity parity_gen8 is
port(
           A: in std_ulogic_vector(3 downto 0);
B: in std_ulogic_vector(7 downto 0);
POA, POB: out std_ulogic
end entity parity_gen8;
architecture RTL of parity_gen8 is
function PARGEN(AMECT : std_ulogic_vector) return std_ulogic is
variable PO.VAR : std_ulogic;
      \begin{array}{c} \mathbf{begin} \\ \mathrm{PO\_VAR} \ := \end{array}
                 JOYAR := '1';

OF I in AVECT' range loop

if AVECT(I) = '1' then

POVAR := not POVAR;


end if;

loop:
            for I
     end i.,
end loop;
return PO.VAR;
end function PARGEN;
begin
POA <= PARGEN(A);
POB <= PARGEN(B);
end architecture RTL;
```

### Wichtig:

- Im Funktionsblock dürfen keine wait-Anweisungen oder Signalzuweisungen enthalten sein!
  := wird verwendet, wenn ein Wert einer Variablen zugewiesen wird. Wird sofort in einem Prozess zugeord-
- <= wird verwendet, wenn ein Signal einem Signal zugewiesen wird. Wird am Ende eines Prozesses zugewie</li>

Unterschied pure und impure Funktionen: Bei Funktionen, welche pure sind, bekommt man bei jedem Aufruf für jeden Input den gleichen Output (z.B. sin(x)). Bei impuren Funktionen erhält man bei gleichem Input unterschiedliche Outputs. Impure Funktionen haben Seiteneffekte, wie z.B. das Updaten von Objekten ausserhalb ihres Scopes, was bei puren Funktionen nicht erlaubt ist.



# 3 System Level VHDL

3.1 Wiederverwendbarkeit
Bereits auf der untersten Abstraktionsebene soll wiederverwendbarer Code geschrieben werden. Um einen Code wiederverwenden zu können, muss dieser gut lesbar sein. Nachfolgend ein paar Hilfsmittel um den Code gut lesbar zu gestalten.

```
2d gestatet...
3.1.1 Kommentare
Zeilenkommentare → beginnen mit --
Blockkommentare → beginnen mit /* und enden mit */
```

- Blockkommentare → beginnen mit /\* und enden mit \*/
  3.1.2 Namenskonventionen
  In VHDL sind keine Namenskonventionen definiert. Es wird jedoch empfohlen folgende Mindestregeln einzuhalten:

   Aussagekräftige Namen für Entitys, Architekturen, Funktionen und Prozesse verwenden

   Namen sollten lowercase sein und zum trennen von Wörtern sollte man Underscores verwenden

   Entitys sollten eindeutige Namen haben. Architekturen benötigen keine eindeutigen Namen. Ihr Name beschreibt eher die Natur der Architektur wie RTL, Struktur usw

   Signalnamen sollten lowercase sein und zum trennen von Wörtern sollte man Underscores verwenden

   Low-Aktive Signale sollten deutlich als solche im Signalnamen markiert werden (XXXX\_l oder XXXX\_n)
  Spezielle Namenskonventionen ermöglichen es dem Vivado IP-Packager, automatisch AXI-Schnittstellensignale abzuleiten:
- Reset: \_reset, \_rst, \_resetn (low-aktiv), \_areset
   Clock: \_clk, \_clkin, \_clk\_p (Diff. Clock), \_clk\_n (Diff. Clock)
   AXI Interface: \_tdata (Bsp: s0\_axis\_tdata), \_tvalid, \_tready

### 3.1.3 Einsatz von Konstanten

Wenn möglich nie Parameter gebrauchen! Konstanten sind im Bezug auf die Änderbarkeit unverzichtbar. Konstanten in VHDL-Packages können in mehreren Designeinheiten verwendet werden. Konstanten, die in Designentitäten (Deklarationsteil der Architektur) deklariert sind, können in der gesamten Architektur einschliesslich der Prozesse innerhalb dieser Architektur gesehen werden. Der Scope einer Konstante, welche in einem Prozess deklarierten wurde, ist auf diesen Prozess beschränkt.

```
constant constant_name : type := value; — Definition constant countersize : integer := 2**16-1; — Example 1 constant cmdreadid : std_logic_vector(7 downto 0) := x"9F"; — Example 2
3.1.4 Einsatz von Aliases
signal DataBus : std_logic_vector(31 down to 0);
alias FirstNibble : std_logic_vector(0 to 3) is DataBus(31 downto 28);
\begin{array}{ll} \textbf{3.1.5 Einsatz von Generics} \\ \textbf{Generics werden zu Beginn der Entity deklariert}. \end{array}
```

L. Leuenberger, M. Ehrler (cc) BY-NC-SA

```
3 System Level VHDL
```

16. Februar 2017

16. Februar 2017

```
variable number : Integer := 0;
impure function Func(A : Integer) return Integer is
   variable counter : Integer;
   . .
    counter := A * number;
number := number + 1;
return counter;
end Func:
```

# 3.3 Prozeduren

Prozeduren sind sehr ähnlich wie Funktionen. Der Hauptunterschied ist, dass bei Prozeduren mehrere Ein- und Ausgangsvariablen definiert werden können

```
- \mathit{Syntax} procedure <code>procedure.name></code> [( < argument list with type declaration >)] is
      [<declarations>];
begin
  (sequential statements>);
end [procedure] cprocedure.name>;
  Example
procedure Proc(X,Y : inout Integer) is
type Word.16 is range 0 to 65536;
subtype Byte is Word.16 range 0 to 255;
variable Vb1,Vb2,Vb3 : Real;
constant Pi : Real := 3.14;
begin
  — Some statements
end procedure Proc.3;
 begin
 end procedure Proc.3:

Wichtig:
Prozeduren können In-, Out- oder Inout-Parameter besitzen. Diese können ein Signal, eine Variable oder eine Konstante sein. Die Voreinstellung für in-Parameter ist konstant, für out und inout variabel.
```

## 3.4 Packages

end loop;

L. Leuenberger, M. Ehrler

Konstanten, Typen, Komponenten, Funktionen und Prozeduren, die an verschiedenen Stellen in einem oder mehreren Projekten verwendet werden, können in Packages gruppiert werden.

```
— Syntax [<|library und use statements>] — Package Declaration
tunction PARCEN(AVECT: st
variable PO.VAR: std.ulo
begin — begin of function
PO.VAR:= '1';
for I in AVECT'range loop
if AVECT(I) = '1' then
PO.VAR:= not PO.VAR;
          end if:
```

(cc) BY-NC-SA

4 Speicher - Lukas DigMe3 System Level VHDL DigMe

```
return PO-VAR:
return PO.VAR; end function PAR.GEN; — end of function constant nibble: integer:= 4; — Declaration and initialization constant word: integer:= 8; — Declaration and initialization—may contain more functions, procedures, etc. end package body parity_package;
```

Packages werden in Bibliotheken kompiliert abgelegt (Standard = work library). Sie können im VHDL-Modul mit der use-Anweisung verwendet werden:

 $\mathbf{use} \ \operatorname{work.my\_package.all};$ 

### 3.5 IP Blöcke

- 3.5.1 Konfiguration von IP Blöcken
  IP Blöcke sind meistens konfigurierbare Module. Jede Instanz eines solchen IP Blocks kann individuell konfiguriert werden.
  Konfiguration von Hard IP Blöcke: Beschränkt auf das Ein- und Ausschalten bestimmter Funktionen, da

  - Hardware nicht modifiziert werden kann.

     Konfiguration von Soft und Firm IP Blöcke: Flexibler, da diese Blöcke erst nach der Konfiguration synthe-Königuration von die und rinn in Bookse. Fektoler, da diese Booke ets nach der Koniguration synde-tisiert werden. Häufig kann Funktionalität, Implementierungsstrategie, Schnittstellentyp und Dimensionen eingestellt werden. Konfigurationsparameter werden als generische Parameter an das Modul zur Synthese übergeben.

- 3.5.2 IP Packager

   IP Blöcke bestehen aus vielen Teilen:

   Quelldatein (RTL, C-Code, Netzlistendateien etc.)

   Dokumentation

   Simulationsmodelle

  - Simulationsmodelle
     Testbenches
     Beispiele
     Vivado IP Packager stellt aus obigen Teilen ein Komplettpaket zusammen und legt es in ein zentrales Repositiory (IP Katalog).
     IP-XACT: Standard (in XML) für die Verpackung und Dokumentation, welcher von einer Gruppe aus IP-Anbietern unter dem Namen SPIRIT Consortium definiert wurde. Beschreibt nur Schnittstelle und Organisation des Blocks und bietet damit eine Zugangstür für die verschiedenen Werkzeuge, um ihre Informationen generatien.

- zu finden.

  component.xml: Enthält Metadaten, Ports, Schnittstellen, Konfigurationsparameter, Dateien und Dokumentation beschrieben. Ersetzt nicht HDL oder Software (enthält nur High-Level-Informationen).

  3.5.3 Einbinden von IP Blöcken in eigenes Design

  1. IP Repository (normalerweise in Projekt oder auf Firmenlaufwerk) dem Projekt bekannt machen.

  2. IP Block aus Katalog auswählen (add IP).

  3. Anpassungen und Generierung spezifischer Ausgabeprodukte (output products): Anpassung erfolgt im IP Integrator. Die Parameter müssen an den RTL-Code des IP Blockes übergeben werden und der Code muss in das Design aufgenommen werden. Bei Generierung der Ausgabeprodukte erzeugt der IP Integrator die kundenspezifischen Designinformationen.

  4. IP verwenden: Der Baustein kann nun verwendet werden, indem er mit dem IP-Integrator im Blockdesign platziert oder in einem herkömmlichen RTL-Design instanziiert wird.

  IP Blöcke können verschieden eingebunden werden:

   Via IP Integrator: Vivado führt die folgenden Schritte aus: Instanziierung (Block einfügen in Design), Erzeugung von System-Wapper (Strukturelle VHDL-Top-Level-Beschreibung) und Generierung der Ausgabe-

- zeugung von System-Wrapper (strukturelle VHDL-Top-Level-Beschreibung) und Generierung der Ausgabe-
- Via Instanzierungs-Template im RTL Flow: Für VHDL und Verilog werden Instanzierungs-Templates zur Verfügung gestellt. Der IP Block muss in der Design-Datei, welche eine Position höher in der Design-Hierarchie ist, instanziiert werden.

```
Begin Cut here for COMPONENT Declaration
component blk_mem_gen_0
    ort (
clka : in std_logic;
ena : in std_logic;
     dinb : in std_logic_vector(15 downto 0);
    doutb : out std_logic_vector(15 downto 0)
                                             (c) BY-NC-SA
```

L. Leuenberger, M. Ehrler

16. Februar 2017

DigMe4 Speicher - Lukas

4.2 Beschreibung von Speicher in VHDL
Es existieren vier Richtlinien für das Beschreiben von ROM und RAM in VHDL. Wird Speicher anhand dieser Richtlinien beschrieben, so sollte der Synthesizer den Speicher korrekt implementieren.

1. Die Datengrösse und die Adressengrösse soll mit generischen Parametern definiert werden.

2. Der Addressenbereich soll mit einer Konstante definiert werden.

3. RAM soll mit einem zweidimensionalen Array beschrieben werden.

- Der Schreibzugriff muss in einem Prozess beschrieben werden.

### 4.2.1 Block RAM - Single-Port

signal distram : ram\_type;

ram\_write : process (clk)

begin

```
library ieee; use ieee.std.logic.1164.all; use ieee.numeric.std.all; use std. memtextio.type.all;
 generic (
    ADDR.WIDTH : integer := 8;
    DATA.WIDTH : integer := 8);
    port (
clk: in std_logic;
        cik: in std_logic_vector (ADDR.WIDTH - 1 downto 0);
din: in std_logic_vector (DATA.WIDTH - 1 downto 0);
dout: out std_logic_vector (DATA.WIDTH - 1 downto 0);
we, en : in std_logic);
end entity RAM_Test;
architecture RTL of RAM.Test is
constant MEMDEPIH : integer := 2 ** ADDR.WIDTH;
type ram.type is array (0 to MEM.DEPIH - 1) of std_logic_vector (DATA.WIDTH - 1
downto 0);
signal blockram : ram_type;
begin
     ram_write : process (clk)
begin
       egin
if rising.edge (clk) then
if en = 'l' then — if RAM is enabled
if we = 'l' then — if write is enabled
blockram (to integer (unsigned (addr))) <= din;
else
dout <= blockram (to integer (unsigned</pre>
                                    dout <= blockram (to_integer(unsigned(addr)));
                end if;
            end if;
end process ram_write; end RTL;
4.2.2 Distributed RAM - Single-Port
— Gleich wie bei Block Ram Single-Port architecture RTL of RAM_Test is
    constant MEMDEPTH : integer := 2 ** ADDR.WIDTH;
type ram.type is array (0 to MEMDEPTH - 1) of std_logic_vector (DATA.WIDTH - 1
downto 0);
```

```
end component;

— End COMPONENT Declaration —

— Begin Cut here for INSTANTIATION Template
your_instance_name : blk_mem_gen_0
    port map (
clka => clka,
         ena => ena,
wea => wea,
         dinb => dinb
     );
```

- 3.5.4 IP Life Cycle
  Vorproduktion (pre-production): IP Core, der öffentlich verwendbar ist, aber noch keine Qualifikationen für den Einsatz in der Produktion aufweist.
  Produktion (production): IP Core, der für die allgemeine öffentliche Freigabe zur Verfügung gestellt wird
  - und verifiziert wurde.
  - und vermzert wurde.

     Eingestellt (discontinued): Anktindigung von XILINX, dass IP Core bald entfernt wird.

     Ersetzt (superseded): IP Core wurde durch eine neuere Version ersetzt.

     Entfernt (removed): IP Core wird nicht mehr länger vertrieben.

### 4 Speicher - Lukas

- - Bistributed inkelhofy. Distributed inkelhof bestem also Verlein 1951 Tabelein. Der Vorleit dieser Varlante ist, dass jede beliebige Grösse von Speicher realisiert werden kann. Desweitern kann dieser Speicher an jedem Ort in einem FPGA erstellt werden. Ideal für kleine Speichergrössen.
     Block Memory: Block Memory sind fest implementierte Speichergellen (Hard IP Block). Diese bestehen aus SRAM Zellen (zwei kreuzgekoppelte Inverter) und sind über das ganze FPGA hinweg verteilt. Oftmals haben sie auch gerade eine Fehlerkorrektur implementiert (bei Xilinx: Hamming Error Correction Code). Ideal für grössere Speichergrössen. Die Speichergrösse bei den Xilinx Series 7 Block Rams beträgt 32kb (36kb physikalicie), vorhanden. physikalisch vorhanden).

### 4.1.1 ROM


ROM wird benutzt um konstante Daten zu speichern. In einem FPGA wird die Implementierung von ROM mithilfe von RAM gemacht

**4.1.2 Interface Arten**Beide Speicherarten können mit zwei verschiedenen Schnittstellen implementiert werden.

Single-Port RAM
Single-Port RAM hat einen Daten und einen Adressbus. Darüber sind sequentielle Lese- und Schreibzugriffe möglich. Wird Distributed Memory verwendet, so ist es auch zusätzlich noch möglich asynchrone Lesezugriffe durchzuführen.

Dual-Port RAM
Dual-Port RAM erlaubt zwei gleichzeitige Lese- und/oder Schreibzugriffe.
Wird über beide Schnittstellen auf die gleiche Speicherzelle zugegriffen, so
gibt es eine Arbitrierschaltung, welche diese Situation korrekt abwickelt.

16. Februar 2017



L. Leuenberger, M. Ehrler

(cc) BY-NC-SA

```
end process ram_write;
       dout <= distram (to_integer(unsigned(addr)));
end RTL:
 4.2.3 Block RAM - Dual-Port
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use std.memtextio_type.all;
 use std. memtextio-type.aff;
entity RAM_Test is
generic (
    ADDR_WIDTH : integer := 8;
    DATA_WIDTH : integer := 8);
           ort (
a_c|k : in std_logic;
a_addr : in std_logic_vector (ADDR.WIDTH - 1 downto 0);
a_din : in std_logic_vector (DATA.WIDTH - 1 downto 0);
a_dout : out std_logic_vector (DATA.WIDTH - 1 downto 0);
a_wr : in std_logic;
b.clk : in std.logic;
b.addr : in std.logic.vector (ADDR.WIDTH - 1 downto 0);
b.din : in std.logic.vector (DATA.WIDTH - 1 downto 0);
b.dout : out std.logic.vector (DATA.WIDTH - 1 downto 0);
b.wr : in std.logic);
end entity RAM.Test;
```

```
constant MEMIDEPTH : integer := 2 ** ADDR.WIDTH; type ram_type is array (0 to MEMIDEPTH - 1) of std_logic_vector (DATA.WIDTH - 1 downto 0);
architecture RTL of RAM_Test is
    shared variable blockram : ram_type;
     amA_write : process (a_clk)
  rama.w...
begin
if rising_edge (a_clk) then
if a.wr = '1' then — if write is enabled
blockram (to_integer(unsigned(a_addr))) <= a_din;
...d if.</pre>
           a_dout <= blockram (to_integer(unsigned(a_addr)));
       end if
   end process ramA_write;
ramB_write : process (b_clk)
   begin
           rising.edge (b.clk) then
if b.wr = 'l' then — if write is enabled
blockram (to.integer(unsigned(b.addr))) <= b.din;
          if
      blockram (to_integer(unsigned(b_addr))) <= b_din
end if;
b_dout <= blockram (to_integer(unsigned(b_addr)));
end if;</pre>
end process ramB_write;
end RTL;
```

### 4.2.4 ROM

Da ROM gleich wie RAM implementiert wird, muss nur das RAM Signal als Konstante definiert werden.

constant rom : ram\_type;

# 4.2.5 Synthese Attribut

Mit dem Attribut ram, style kann Vivado mitgeteilt werden ob das RAM als Distributed RAM ("distributed") oder als Block RAM ("block") implementiert werden soll.

```
attribute ram_style : string;
attribute ram_style of blockram : variable is "block";
```

ram.wine . F.

begin

if rising\_edge (clk) then

if en = 'l' then — if RAM is enabled

if we = 'l' then — if write is enabled

distram (to\_integer(unsigned(addr))) <= din;

end if;

ond if: L. Leuenberger, M. Ehrler (cc) BY-NC-SA 16. Februar 2017 L. Leuenberger, M. Ehrler (cc) BY-NC-SA 16. Februar 2017

4.2.6 Initialisierung
Eine einfache Art um Speicher zu initialisieren, kann mit Hilfe einer Funktion und einer Datei erreicht werden. architecture RTL of ROM\_Test\_initialize is
constant MEM.DEPTH : integer := 2 \*\* ADDR.WIDTH;
type ram\_type is array (0 to MEM.DEPTH - 1) of std\_logic\_vector (DATA.WIDTH - 1
downto 0);

downto 0);
impure function init\_mem (mif\_file\_name : in string) return ram\_type is
file mif\_file : text open read\_mode is mif\_file\_name;
variable mif\_file : line;
variable temp\_bv : bit\_vector (DATA\_WIDTH - 1 downto 0);
variable temp\_mem : ROM\_type;
begin

begin gin
for i in ROM\_type ' range loop
 readline (mif\_file , mif\_line);
 read (mif\_line , temp\_bv);
 temp\_mem (i) := to\_stdlogicvector (temp\_bv);
end loop;

return temp\_mem; result temperature,
end function
constant ROM : ROM\_type := init\_mem ("mem\_init\_vhd.mif");

Der Speicher kann aber auch direkt im Code initialisiert werden (eher aufwändig und unübersichtlich):

constant ROM : rom\_type :=("00000000", "00000011", ..., "00100000")

### 4.3 Memory IP Generators

Vivado stellt verschiedene IP Generatoren zur Verfügung, über welche direkt Speicher instantiiert werden kann. Diese Generatoren stellen eine einfache Möglichkeit um Speicher nach den eigenen Wünschen zu konfigurieren. Ebenfalls stellen sie präzise Simulationsmodelle zur Verfügung.

### 5 HDL Attributes

Wenn die Vivado-Synthese das Attribut unterstützt, wird eine Logik erstellt, die das verwendete Attribut wiedergibt. Wenn das Attribut vom Tool nicht erkannt wird, übergibt die Vivado-Synthese das Attribut und seinen Wert an die erzeugte Netzliste. Es wird davon ausgegangen, dass ein Tool weiter unten im Flow das Attribut verwenden

### 5.1 Attribute in XDC Files

S.: Autinuté in AUC Files
Einige Synthese-Attribute können auch aus einer XDC-Datei sowie der ursprünglichen RTL-Datei gesetzt werden. Im Allgemeinen sind Attribute, die in den Endstadien der Synthese verwendet werden, in der XDC-Datei erlaubt. Attribute, die zu Beginn der Synthese verwendet werden und den Compiler beeinflussen, sind im XDC nicht zulässig. Zum Beispiel KEEP und DONT-TOUCH sind nicht erlaubt, da zum Zeitpunkt des Auslesens des Attributs die Komponenten, welche das Attributs KEEP oder DONT\_TOUCH aufweisen, bereits optimiert wurden und somit zu diesem Zeitpunkt nicht mehr existieren.

set\_property <attribute><value><target>
set\_property MAX\_FANOUT 15 [get\_cells in1\_int\_reg]

### 5.2 Allgemeine Attribute

### 5.2.1 ASYNC\_REG

5.2.1 ASYNC\_REG
Der Zweck dieses Attributs ist es, dem Tool mitzuteilen, dass ein Register asynchrone Daten im D-Eingangspin relativ zum Source Clock empfangen kann oder dass das Register ein Synchronisationsregister innerhalb einer Synchronisationskette ist. Dieses Attribut kann auf jedes Register angewandt werden. Werte sind FALSE (Default) und TRUE. Es kann im RTL oder XDC File gesetzt werden.

```
attribute ASYNCREG : string;
attribute ASYNCREG of sync.regs: signal is "TRUE";
```

### 5.2.2 KEEP

Vermeidet Optimierungen, bei denen Signale entweder optimiert oder in Logikblöcke absorbiert werden.

```
signal sig1 : std_logic;
attribute keep : string;
attribute keep of sig1 : signal is "true";
begin sig1 \ll in1 and in2; out1 \ll sig1 and in3;
```

L. Leuenberger, M. Ehrler


(c) BY-NC-SA

16. Februar 2017

### DigMe6 Serial Communication Interfaces

### 6.2 Netzwerk Arten

erk Arten existieren in der Praxis:




6.3 SPI (Serial Pheripheral Interface)
In einem SPI Netzwerk kann jeweils nur ein Master vorhanden sein. Jedoch ist es möglich, dass mehrere Slaves am selben Bus angeschlossen sind. Die folgenden Signale werden für die SPI Schuttstelle benötigt:

- SCLK: Taktsignal
   MOSI / SDO: Datensignal vom Master zum Sla-
- MISO / SDI: Datensignal vom Slave zum Mas-
- CS: Signalisiert dem Slave eine aktive Kommunikation. Sind mehrere Slaves am selben Bus angeschlossen, so existiert oft für jeden Slave ein eigenes CS-Signal.

# 6.3.1 Taktpolarität und Taktphase

esamt vier SPI-Modi. Diese unterscheiden sich in der Taktpolarität und Taktphase





6.3.3 Hardwaremässige Implementierung
Die Hardware für eine SPI Schnittstelle kann mittels zwei Schieberegistern (eines für das Senden, sowie eines das Empfangen) realisiert werden.



### 6.3.4 Implementierung in VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity spiMaster is
   generic (
DATAWIDTH
                          : integer
   port
      clkIn
                          : in std_logic;
```

### KEEP\_HIERARCHY

Das Synthese-Tool versucht normalerweise die gleichen allgemeinen Hierarchien zu behalten, die im RTL spezifiziert werden. Aus Gründen der Belastbarkeitsqualität (Quality of resilience (QoR)) könnte die Hierarchie abgeflacht oder modifiziert werden. Mit KEEP HIERARCHY kann das verhindert werden. Kann nur im RTL gesetzt werden. Sollte nicht auf Tristate oder I/O Buffer Module angewendet werden.

```
\begin{array}{ll} \textbf{attribute} & \texttt{keep\_hierarchy} : \texttt{string}\,;\\ \textbf{attribute} & \texttt{keep\_hierarchy} & \textbf{of} & \texttt{beh} : \textbf{architecture} & \textbf{is} & \texttt{"yes"}\,; \end{array}
```

DONT\_TOUCH funktioniert wie KEEP oder KEEP\_HIERARCHY, DONT\_TOUCH basiert auf Vorwärts Annotation

# 5.3 FSM Attribute

### 5.3.1 FSM\_ENCODING

Bestimmt welcher Codierungsstil verwendet werden soll. Der Wert auto ist der Defaultwert. Es wird die am besten geeignetste FSM-Codierung ausgewählt. Akzeptable Werte sind: one hot, sequential, johnson, gray, none und auto.

```
attribute fsm_encoding : string;
attribute fsm_encoding of state : signal is "gray";
```

### 5.3.2 FSM\_SAVE\_STATE

Kann man bestimmen, was bei einem nicht definierten Zustand zu tun ist. Dabei wird die entsprechende Logik eingefügt. Akzeptable Werte sind:

- auto: Verwendet eine Hamming-3-Codierung für die Autokorrektur für ein Bit/Flip.
- reset.state: Erzwingt die State Machine in den Reset-Zustand mit Hamming-2-Codierung für ein Bit/Flip. Rücksetzbedingung nicht vergessen!

   power-On-State: Erzwingt die State Machine in den Power-On-Zustand mit Hamming-2-Codierung für ein Bit/Flip.
- default\_state: Erzwingt die State Machine in den Zustand, der mit dem Standardzustand im RTL angegeben wird (auch wenn dieser Zustand nicht erreichbar ist), mittels Hamming-2-Codierung für ein Bit / Flip

```
attribute fsm_safe_state : string;
attribute fsm_safe_state of state : signal is "reset_state";
```

### 5.4 Andere Attribute

- 4 Andere Attribute

  MAX\_FANOUT: Gibt Fanout-Grenzwerte für Register und Signale bekannt.

  SHREG\_EXTRACT: Ermöglicht eine Extraktion von Schieberegistern.

  SRL\_STYLE: Bestimmt wie SRLs abgeleitet werden sollen.

  TRANSLATE\_OFF: Gibt ein Codeblock, welcher ignoriert werden kann, an.

  USE\_DSP48: Standardmässig werden mults, mult-add, mult-sub, mult-accumulate in DSP48 Blöcken dargestellt. Addierer, Subtrahierer und Akkumulatoren jedoch nicht (Logik). Mit USE\_DSP48 versucht man nun möglichst viele arithmetische Strukturen in DSP48 Blöcken darzustellen.

  MARK\_DEBUG: Spezifiziert, dass ein Netz mit den Vivado Lab Tools debuggt werden soll.

  IO\_BUFFER\_TYPE: Kann man Synthese von Puffern steuern, die auf ein bestimmtes Signal in einem Design angewendet werden.

- 10 DOFFER, ITPE, Kann man Synthese von Funern steuern, die auf ein destimmtes Signa in einem Design angewendet werden.
   10B: Teilt mit, dass bei der Implementierung ein Register in I/O Buffer gepackt werden soll.
   GATED.CLOCK: Erlaubt die Umwandlung von Gated Clocks.
   CLOCK\_BUFFER\_TYPE: Kann man Synthese von Puffern steuern, die auf ein bestimmtes Signal in einem Design angewendet werden.
   BLACK\_BOX: Kann man mitteilen, dass ein bestimmtes Modul innerhalb eines Designs nicht synthetisiert werden ein.

### 6 Serial Communication Interfaces

### 6.1 Begriffe

L. Leuenberger, M. Ehrler

Verschiedene Begriffe existieren im Zusammenhang mit Schnittstellen:

- Synchron / Asynchron: Synchrone Schnittstellen haben ein Taktsignal, welches signalisiert, wann Daten gültig sind. Asynchrone Schnittstellen brauchen dagegen kein Taktsignal. Synchronisation geschieht über einen Handshakingprozess.
- Seriell / Parallel: Daten werden seriell oder parallel (mit mehreren Signalleitungen gleichzeitig) übertrage
- On-Chip / Off-Chip Communication: Kommunikation im Chip selbst wird oftmals parallel gelöst. Eine Kommunikation zwischen zwei verschiedenen Chips wird oft seriell implementiert.

L. Leuenberger, M. Ehrler (c) BY-NC-SA 16. Februar 2017

```
6 Serial Communication Interfaces
```

```
reset
                                                       in std_logic:
                     user interface
                                                       in std_logic;
out std_logic;
in std_logic_vector(DATAWIDTH-1 downto 0);
out std_logic_vector(DATAWIDTH-1 downto 0);
             start
            busy :
dataTransmit :
            — SPI interface
                                                       out std logic:
            SCLK
SDI
SDO
                                                   : out std_logic
: in std_logic
: out std_logic
); end spiMaster; architecture behavioral of spiMaster is type stateType is (idle, sclk0, sclk1); signal statePreset, stateNext: stateType; signal counterPresent, counterNext: integer range 0 to DATAWIDTH-1; signal shiftRegTransmitNext: std_logic_vector(DATAWIDTH-1 downto 0); signal shiftRegTransmitPresent: std_logic_vector(DATAWIDTH-1 downto 0); signal shiftRegReceiveNext: std_logic_vector(DATAWIDTH-1 downto 0); signal shiftRegReceivePresent: std_logic_vector(DATAWIDTH-1 downto 0); begin
begin regLogic : process(clkIn , reset)
      begin
if reset = '1' then
            if reset = '1' then
    statePreset <= idle;
    counterPresent <= 0;
    shiftRegTransmitPresent <= (others ⇒ '0');
    shiftRegReceivePresent <= (others ⇒ '0');
elsif rising.edge(clkln) then
    statePreset <= stateNext;
    counterPresent <= counterNext;
    shiftRegTransmitPresent <= shiftRegTransmitNext;
    shiftRegReceivePresent <= shiftRegReceiveNext;
    ond if:</pre>
             end if:
      end process regLogic;
nextStateLogic : proc
                                                 : process (counterPresent, start, statePreset)
      nextStateLogic : process (c
begin
stateNext <= idle;
counterNext <= 0;
case statePreset is
when idle =>
if start = '1' then
stateNext <= sclk0;
else
                       stateNext <= idle;
end if;
                  end if;
when sclk0 =>
  counterNext <= counterPresent;
  stateNext <= sclk1;
when sclk1 =>
  if counterPresent >= DATAWEDTH-1 then
                              stateNext <= idle;
                        else
                       stateNext <= sclk0;
counterNext <= counterPresent+1;
end if;</pre>
      end case;
end process nextStateLogic;
      CS <= '1' when statePreset = idle else '0';
SCLK <= '1' when statePreset = sclk1 else '0';
```

(cc) BY-NC-SA

16. Februar 2017

L. Leuenberger, M. Ehrler 16. Februar 2017 (cc) BY-NC-SA

DigMe

```
transmitShiftRegister: \textbf{process} \ (dataTransmit, \ shiftRegTransmitPresent, \ shiftRegTransmitPresent(7 \ \textbf{downto} \ 1), \ statePreset)
        Shirts obegin case statePreset is when idle \Rightarrow shiftRegTransmitNext <= DataTransmit; ' or solk0 \Rightarrow . . . . . shiftRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTransmitRegTr
                                   shiftRegTransmitNext <= shiftRegTransmitPresent;
nen sclk1 =>
                      when sclk1 => shiftRegTransmitNext <= '0' & shiftRegTransmitPresent(7 downto 1);
            end process
         SDO <= shiftRegTransmitNext(0);
receiveShiftRegister: process (SDI, shiftRegReceivePresent, shiftRegReceivePresent(6 downto 0), statePreset)
          _{
m begin}
                        case statePreset is
                    when idle =>
  DataReceive <= shiftRegReceivePresent;
  shiftRegReceiveNext <= shiftRegReceivePresent;
when sclk0 =>
  shiftRegReceiveNext <= shiftRegReceivePresent(6 downto 0) & SDI;
when sclk1 =>
  shiftRegReceiveNext <= shiftRegReceivePresent(6 downto 0) & SDI;</pre>
                                   shiftRegReceiveNext <= shiftRegReceivePresent;
                      end case:
          end tase,
end process receiveShiftRegister;
busy <= '0' when statePreset = idle else '1';</pre>
busy <= '0' w
end behavioral;
```

## 6.4 I<sup>2</sup>C (Inter-Integrated-Circuit)

Das I<sup>2</sup>C Interface ist ein bidirektionales Bussystem. Es können beliebig viele Master und Slaves angehängt werden. Die folgenden Signale werden für die I<sup>2</sup>C Schnittstelle benötigt:

- SCL: Taktsignal
- SDA: Bidirektionales Datensignal

### 6.4.1 Übertragungsgeschwindigkeiten

- 0.4.1 Obertragungsgeschwindigkeiten sind im I<sup>2</sup>C Standart definiert:

   Standard Mode: 100 kbit/s

   Fast Mode Plus: 1 Mbit/s

   High-Speed Mode: 3.4 Mbit/s

## 6.4.2 Timing

Die folgenden Zustände auf dem I<sup>2</sup>C Bus sind möglich:




Nach dem Senden des Acknowledge-Bits, kann ein jeweils ein weiteres Byte gesendet werden, ohne die Transaktion durch Senden eines Stopbits zu unterbrechen

Sollte ein Slave mehr Zeit brauchen um Daten zu verarbeiten, so kann er das SCL Signal auf Low ziehen, bis er wieder bereit ist.

Da mehrere Master und Slaves gleichzeitig senden könnten, ist eine Arbitrierung notwendig. Diese ist untenstehend dargestellt.

(c) BY-NC-SA L. Leuenberger, M. Ehrler 16. Februar 2017

DigMe7 Parallel Communication Interfaces



### 6.6 LVDS

LVDS definiert kein Übertragungsprotokoll sondern eine Übertragungsar Complete 6.6.1 Prinzip



Signale werden anstelle mit einer nungsänderung mit einer Stromänderung übertragen Signal schwingt somit nur um eine Spann +350 mV

6.6.2 Implementierung in VHDL
In VHDL kann LVDS nicht direkt synthetisiert werden. Der FPGA hat jedoch dennoch Pads, welche LVDS unterstützen. Diese müssen jedoch mithilfe von Constraints zugewiesen werden.

set\_property\_IOSTANDARD\_LVDS [get\_ports portname

### 7 Parallel Communication Interfaces

### 7.1 Vorteile paralleler Kommunikation

- Parallele Kommunikation hat theoretischen Vorteil eines Durchsatzes, der N-mal grösser für eine N-Bit breite
- Kommunikation ist (gegenüber seriell).
   Parallele Kommunikation hat zusätzlichen Vorteil, dass keine Serialisierung / De-Serialisierung an Quelle und Senke benötigt wird → reduziert Hardwarekosten und Komplexität

- und Senke benötigt wird → reduzert Hardwarekosten und компреклая

  7.2 Nachteile paralleler Kommunikation

   In der Praxis stimmt die Aussage des Durchsatzes nicht. Clock und Data Skew bewirken, dass die Kommunikationsgeschwindigkeit der Geschwindigkeit des langsamsten Bits entspricht.

   Crosstalk zwischen den Leitungen ist ein weiteres Problem der parallelen Kommunikation. Parallele Datenleitungen beeinflussen sich gegenseitig und dadurch kann sich die Bitfehlerrate leicht erhöhen.


   Mit zunehmender Systemgröße von SoC-Komponenten hat die Anzahl der IOs ein Niveau erreicht, in dem die parallele Kommunikation mit der grossen Anzahl von benötigten IOs für die Off-Chip-Kommunikation mehr und mehr unwirtschaftlich wird → IOs verbrauchen Chipfläche und erzeugen somit Kosten.

# 7.3 AXI - Advanced eXtensible Interface

Das AXI-Protokoll ist für eine hohe Bandbreite sowie eine kleine Latenzzeit ausgelegt. Es werden getrennte Lese und Schreibbusse unterstützt. Weiter sind getrennte Busse für die Adressen sowie die Steuersignale vorhanden. Zusätzlich können auch sogenannte Burst-Transaktionen durchgeführt werden.

# 7.3.1 Bustopologie und Modes

7.3.1 Bustopologie und Modez Die ALTS-Chnittstelle ist eine Multiple-Master-Multiple-Slave-Schnittstelle. Diese Topologie erfordert eine physikalische Verbindungsstruktur, die jeden Master mit jedem Slave verbindet. Die Topologie erlaubt es, dass zwei Master gleichzeitig Daten übertragen. Um Kollisionen zu vermeiden, ist ein Arbiter erforderlich, der entscheidet, welcher Master Zugriff auf einen Slave erhält. Es gibt verschiedene Verfahren, wie z. B. round-robin, preemptive priority, non-preemptive priority... Der Lese- und Schreibkanal des Adressbusses kann geteilt werden, um Platz zu sparen. Dasselbe gilt auch für den Datenbus. Es gibt drei Möglichkeiten, wie man die Kanäle teilt bzw. L. Leuenberger, M. Ehrler (C) BY-NC-SA 16. Februar 2017




Der letzte Teilnehmer, welcher die SDA Leitung auf Low ziehen kann, gewinnt die Kommunikation. 6.4.4 Kommunikations Protokoll 6.4.5 Hardwaremässige Implementierung

### Schreiben vom Master zum Slave



Lesen vom Slave S SLAVE ADDRESS RW A (n bytes \_ + ack.)\*



Damit keine Kurzschlüsse entstehen, wenn zwei Mas-

### 6.4.6 Implementierung in VHDL

Da die beiden l'C-Signale bidirektional sind, muss in VHDL ein IO-Buffer für die beiden Signale instantiiert werden. Der nachfolgende Code instantiiert zwei solche Buffer.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric.std.all;
entity i2cMaster is
port(
SDA: inout std_logic;
SCL: inout std_logic
);
end i2cMaster;
architecture behavioral of i2cMaster is
signal SDAin : std_logic;
signal SDAout : std_logic;
signal SCLena : std_logic;
        signal SCLena : std_logic
signal SCLclk : std_logic
signal SCLclk: std_logic;
begin
SDA <= '0' when SDAout = '0' else 'Z';
SDAin <= SDA;
SCL <= '0' when (SCLena = '1' and SCLclk = '0') else 'Z';
end behavioral;
```

# 6.5 UART (Universal Asynchronous Receiver Transmitter)

UART ist eine Punkt-zu-Punkt Schnitstelle. Es wird pro Richtung ein Datensignal benötigt.

Eine UART Transaktion startet immer mit einem Startbit. Anschliessend wird ein Datenbyte gesendet, eine Pa rität, sowie ein Stoppbit (oder mehrere Stopbits). Da kein Takt mitgesendet wird, muss im Sender und Empfänger die Geschwindigkeit bekannt sein.



L. Leuenberger, M. Ehrler

(c) BY-NC-SA

16. Februar 2017

zusammenfügt:

7 Parallel Communication Interfaces


SASD (Shared address bus and shared data buses) → Für weniger komplexe Systeme
 SAMD (Shared address bus and multiple data buses) → Durchsatz des Adressbusses ist kleiner als derjenige des Datenbusses, aufgrund der Burst-Fähigkeit des Datenkanals.
 MAMD (Multiple address bus and multiple data buses) → Für komplexe Systeme

### 7.3.2 Varianten


- AXI 4: Maximale Performance. Burst-Modus bis zu 256 Zyklen pro Adresse. Für Hochleistungsdatenaustausch.

  • AXI-Lite: Vereinfachter Version von AXI 4. Für speicherabgebildete Einzeltransaktionen. Kein Burst. Für
- kleinen Datendurchsatz wie Austausch von Steuerungseinstellungen.

  AXI-Stream: Für High-Speed-Streaming. Keine Adressphase (nicht speicherzugeordnet). Unbegrenzte Datenburstgrösse. Daten vom Master zum Slave.



AXI BRAM Contro



- AW (write address channel) → Master zu Slave W (write data channel) → Master zu Slave B (write response channel) → Slave zu Master 7.3.5 Handshaking

L. Leuenberger, M. Ehrler

Für jeden Übertragungskanal existiert ein Handshaking. Ein Vorteil dieser Funktionsweise besteht darin, dass der Empfänger sowie der Sender die Geschwindigkeit der Datenübertragung steuern können.



- AR (read address channel) → Master zu Slave
- R (read data channel) → Slave zu Master



16. Februar 2017

- Der Datensender setzt das Valid Signal, um anzuzeigen, dass Informationen verfügbar sind.
   Der Datensender setzt das Ready Signal um anzuzeigen, dass Informationen verfügbar sind.
- Der Datenempfänger setzt das Ready Signal, um anzuzeigen, dass die Information akzeptiert werden kann.
   Eine Übertragung von Daten tritt auf, wenn sowohl das Valid als auch das Ready Signal an einer Taktflanke
- (cc) BY-NC-SA

### Burst Mode

Anstatt ein einziges Wort oder Byte in einer Transaktion zu senden, wird im Burst-Modus ein gesamter Block von Daten gesendet. Dies ist sehr nützlich bei der Übertragung grosser Datenmengen.

### 7.4 AXI Lite

AXI Lite ist geeignet für Kommunikationen, welche nicht die volle Funktionalität des AXI-Protokoll benötigen. So können unter anderem keine Burst-Transaktionen durchgeführt werden. Ebenfalls sind nur 32 Bit oder 64 Bit Datenbusse möglich.
Xilinx unterstützt AXI Lite-Schnittstellen über eine VHDL-Vorlage.

### 8 Combining FPGA and Processor

Oftmals erfolgt die Kommunikation zwischen PS und PL über AXI. Die meisten IPs aus dem IP-Katalog von Xilinx haben diese Schnittstelle implementiert.

### 8.1 SDK

DigMe

Mit dem SDK von Xilinx kann der ARM Prozessor auf dem Zynq programmiert werden. Wird das SDK gestartet, so öffnet sich automatisch ein neues generiertes Beispielprojekt.

### 8.1.1 Benutzen der AXI Schnittstelle

8.1.1 Benutzen der AXI Schnittstelle
Im Beispielprojekt wird eine Datei zparameters.h erstellt. Diese enthält Definitionen über die vorhandenen AXISchnittstellen, wie zum Beispiel der Adressbereich. In der Datei xil.io.h sind Funktionen enthalten um Register
über AXI zu lesen und zu schreiben. Das SDK erstellt zudem in der Datei AXILite.h oder AXI.h spezialisierte
Funktionen, welche passend auf die über AXI angeschlossenen Komponenten zugeschnitten sind (es wird deshalb
empfohlen die Funktionen aus diesen Dateien zu benutzen).

```
#include <stdio.h>
#include "platform.h"
#include "xil.printf.h"
#include "xil.printf.h"
#include "xil.types.h" // basic types for Xilinx software IP
#include "xil.io.h" // interface for the general IO component
#include "AXILite.h" // board support package library for user component
     int main ()
                  static u32 ArrayIn [4] = {0};
static u32 ArrayOut [4] = {0x10101010, 0x20202020, 0x30303030, 0x40404040};
           static us2 Arrayou [4] = {0};
static us2 Arrayou [4] = {0};
static us2 Arrayou [4] = {0}x10101010, 0x20202020, 0x30303030, 0x40400
init_platform ();
// write data to the AXILite component registers (xil.io.h)
Xil.Out32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 0, ArrayOut [0]);
Xil.Out32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 4, ArrayOut [1]);
Xil.Out32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 8, ArrayOut [2]);
Xil.Out32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 12, ArrayOut [3]);
// read data from the AXILite component registers (xil.io.h)
Arrayln [0] = Xil.ln32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 0);
Arrayln [1] = Xil.ln32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 4);
Arrayln [2] = Xil.ln32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 8);
Arrayln [3] = Xil.ln32 (XPAR_AXILITE_0.S00_AXI_BASEADDR + 12);
// write data to the AXILite component registers (AXILite.h)
AXILITE_mWriteReg (XPAR_AXILITE_0.S00_AXI_BASEADDR, 0, ArrayOut [1]);
AXILITE_mWriteReg (XPAR_AXILITE_0.S00_AXI_BASEADDR, 4, ArrayOut [2]);
AXILITE_mWriteReg (XPAR_AXILITE_0.S00_AXI_BASEADDR, 12, ArrayOut [2]);
AXILITE_mWriteReg (XPAR_AXILITE_0.S00_AXI_BASEADDR, 12, ArrayOut [3])
// read data to the AXILite component registers (AXILite.h)
Arrayln [0] = AXILITE_mReadReg (XPAR_AXILITE_0.S00_AXI_BASEADDR, 12, ArrayOut [3])
// read data to the AXILite component registers (AXILite.h)
```

L. Leuenberger, M. Ehrler (cc) BY-NC-SA 16. Februar 2017

9 Verifikation

// read data from the AXILite component registers
ArrayIn [0] = AXILITE\_mReadReg (XPAR\_AXILITE\_0.S00\_AXI\_BASEADDR, 0);
ArrayIn [1] = AXILITE\_mReadReg (XPAR\_AXILITE\_0.S00\_AXI\_BASEADDR, 4);
ArrayIn [2] = AXILITE\_mReadReg (XPAR\_AXILITE\_0.S00\_AXI\_BASEADDR, 8);
ArrayIn [3] = AXILITE\_mReadReg (XPAR\_AXILITE\_0.S00\_AXI\_BASEADDR, 12);
ARRAY\_DATA\_COMPAR\_AXILITE\_O.S00\_AXI\_BASEADDR, 12); cleanup\_platform (); return 0 DMA Lesetransfer #include <stdio h>
#include "platform.h"
#include "xil.printf.h"
#include "xil.types.h"
#include "AXLLite.h"
#include "xdmaps.h"
int main // basic types for Xilinx software IP // board support package library for user component // board support package library for PS DMA control static u32 ArrayIn [4] = {0};
static u32 ArrayOut [4] = {0x10101010, 0x20202020, 0x30303030, 0x40404040};
XDmaPs.Config \*DmaCfig
XDmaPs.Config \*DmaCfig
XDmaPs.Cmd DmaCmd;
XDmaPs.Cmd DmaCmd;
XDmaPs.Cmd DmaCmd;
XDmaPs.Cmd DmaCmd;
XDmaPs.Cmd DmaCmd;
XDmaPs.Cmd DmaCmd, 0, sizeof (XDmaPs.Cmd));
DmaCmd. ChanCtrl. SrcBurstSize = 4;
DmaCmd. ChanCtrl. SrcBurstSize = 4;
DmaCmd. ChanCtrl. SrcBurstLen = 4;
DmaCmd. ChanCtrl. DstBurstLen = 4;
DmaCmd. BD. DstAddr = (u32) XPAR\_AXILITE\_0.S00\_AXILBASEADDR; // source address
DmaCmd.BD. DstAddr = (u32) XPAR\_AXILITE\_0.S00\_AXILBASEADDR; // source address
DmaCmd.BD. DstAddr = (u32) XPAR\_AXILITE\_0.S00\_AXILBASEADDR;
XDmaPs\_CfgInitialize (&DmaInst , DmaCfg , DmaCfg ->BaseAddress);
// write data to the AXILite component registers
AXILITE\_MWriteReg (XPAR\_AXILITE\_0.S00\_AXILBASEADDR, 0, ArrayOut [0]);
AXILITE\_mWriteReg (XPAR\_AXILITE\_0.S00\_AXILBASEADDR, 4, ArrayOut [1]);
AXILITE\_mWriteReg (XPAR\_AXILITE\_0.S00\_AXILBASEADDR, 12, ArrayOut [2]);
AXILITE\_mWriteReg (XPAR\_AXILITE\_0.S00\_AXILBASEADDR, 12, ArrayOut [3]);
// start data transfer with PS DMA
XDmaPs\_Start (&DmaInst, 0, &DmaCmd, 0);
while (DmaInst, IsReady == 0); // wait on transfer complete cleanup\_platform ();
return 0; int main ()

## 9 Verifikation

9 Verifikation
Oft wird die Verifikation als letzter Schritt nach dem Design bezeichnet. Doch die Verifikation beginnt viel früher
und sie ist mehr als nur der Beweis der funktionalen Korrektheit. Sie beginnt auf Anforderungsebene und ist ein
konstanter Prozess, der parallel zum Designprozess läuft.

• Verifikation bei Spezifikation: Est das was ich möchte wirklich das was ich benötige?

• Verifikation beim Design: Habe ich tatsächlich das entwickelt, was gefordert wurde?

• Verifikation beim Testen: Kann ich defekte von fehlerhaften Schaltungen unterscheiden?
Verschiedener Quellen zufolge wird deutlich, dass der Gesamtaufwand für die Verifikation mehr als 50% des
gesamten Entwicklungsaufwands beträgt - Tendenz wachsend!

# 9.1 Dynamische Verifikationsmethoden

Überprüft das Eingangs-/Ausgangsverhalten einer Schaltung. Eine Schaltung mit k Zuständen s und n Eingängen x wird durch ihre Zustandstabelle repräsentiert. Der Ausgang ist definiert durch: y = f(x, s). Eine Möglichkeit dieser


```
8\, Combining FPGA and Processor
```

```
= AXILITE_mReadReg (XPAR_AXILITE_0.S00_AXLBASEADDR, 4);
= AXILITE_mReadReg (XPAR_AXILITE_0.S00_AXLBASEADDR, 8);
= AXILITE_mReadReg (XPAR_AXILITE_0.S00_AXLBASEADDR, 12);
ArrayIn
ArrayIn
ArrayIn
```

8.1.2 AXI Direct Memory Access (DMA)
Im IP Katalog von Xilinx gibt es einen AXI DMA IP Core. Dieser stellt zwei AXI4-Stream-Schnittstellen für eine hohe Bandbreite zur Verfügung. Eine Schnittstelle dient der Datenübertragung vom Master zum Slave, die andere für die gegengesetzte Richtung.

DigMe

Um die beste Performanz zu erreichen, sollte der IP Block wie nachfolgend dargestellt mit dem ARM verbunden werden:



Die folgenden Modi stellt der DMA IP Block zur Verfügung:
• Register Direct Mode: Dieser Modus wird be-

- nutzt, wenn eine hohe Geschwindigkeit zu einem Block im PL gefordert ist. Alle DMA Transfers werden gestartet, indem eine Ziel- oder Startadres-se sowie eine Länge dem DMA Block mitgeteilt wird. Sobald der Transfer abgeschlossen wurde, wird ist der Bernet geweine der Bernet gescheide in Leiten und der
- wird ein Interrupt generiert.
  Scatter/Gatter Mode: In diesem Mode werden Daten direkt in einen Speicher geschrieben, ohne dass vorher spezifisch eine Anforderung getätigt werden muss (benötigt mehr FPGA Ressourcen).

**8.1.3 PL330 DMA**Der Zynq stellt im PS einen eingenen DMA Controller zur Verfügung. Bis zu acht Streams können von diesem Block gemanaged werden. Das SDK stellt in der Datei xdmaps.h verschiedene Funktionen zur Anstuerung des DMA Controllers zur Verfügung.

### DMA Schreibtransfer

```
#include <stdio.h>
#include "platform.h"
#include "xil.printf.h"
#include "xil.types.h"
#include "XILtypes.h"
#include "XILtypes.h"
int main ()
                                                                                                                                                                                                                                                                                                                                                                                                                      // basic types for Xilinx software IP
// board support package library for user component
// board support package library for PS DMA control
            int main ()
                                    static u32 Array<br/>Om [4] = {0}; static u32 ArrayOut [4] = {0x10101010, 0x202020202, 0x30303030, 0x40404040}; XDmaPs.Config *DmaCfig XDmaPs.Config *DmaCfig; XDmaPs.Config *DmaCfig; XDmaPs.Config *DmaCfig; XDmaPs.Config; XDmaPs.C
                    XDmaPs.Config *DmaCtg
XDmaPs.Config *DmaCtg
XDmaPs.Comb DmsCmd;
XDmaPs.DmaInst;
init.platform ();
// initialize PS DMA control registers
memset (&DmsCmd, 0, 0, sizeof (XDmaPs.Cmd));
DmsCmd. ChanCtrl. SrcBurstSize = 4;
DmsCmd. ChanCtrl. SrcBurstSize = 4;
DmsCmd. ChanCtrl. SrcInc = 1;
DmsCmd. ChanCtrl. DstBurstSize = 4;
DmsCmd. ChanCtrl. DstBurstSize = 4;
DmsCmd. ChanCtrl. DstBurstSize = 4;
DmsCmd. ChanCtrl. DstBurstLen = 4;
DmsCmd. ChanCtrl. DstBurstLen = 4;
DmsCmd. BD. SrcAddr = (u32)&ArrayOut [0]; // source address
DmsCmd.BD. DstAddr = (u32)&ArrayOut [0]; // source address
DmsCmd.BD. DstAddr = (u32)&ArrayOut [0]; // source address
DmsCmd.BD. DstAddr = (u32)&ArrayOut [0]; // source address
DmsCmd.BD. Starddr = (u32)&ArrayOut [0]; // sourc
```

9 Verifikation

Verifikation wäre, bei jeder möglichen Kombination von x und s den Ausgang zu prüßen (Exhaustive Verification). In der Praxis ist dies nur für kleine Schaltkreise möglich, da die Anzahl der Testfälle schnell gegen Unendlich anwachsen. Ein realistischer Kompromiss ist erforderlich, um viele potenzielle Fehler bei vernünftigem Aufwand zu finden. Eine Kombination folgender Methoden ist von Vorteil:

• Anweinden der assertion-basierten Verifikation
• Sammeln von Testfällen aus mehreren Quellen

• Anbeite-beffe in zweig unschlöpzingen Teams für Schaltungsentwurf und Testfelsign einteilen.

- Arbeitskräfte in zwei unabhängige Teams für Schaltungsentwurf und Testdesign einteilen.
   Rapid Prototyping (schnelles und frühes erstellen von Prototypen)

# 9.1.1 Assertion-basierte Verifikation

L. Leuenberger, M. Ehrler

9.1.1 Assertion-basierte Verifikation
Assertions sind kleine Codefragmente, die in den regulären Code eingebaut werden. Diese Fragmente fungieren als
In-Code-Santiy-Checks. Sie sind nicht für die Synthese gedacht. Synthesizer können die meisten dieser Aussagen
automatisch ignorieren. Assertions müssen unerwartete Bedingungen bereits vor dem Debuggen überprüfen. Solche
Bedingungen sind z.B.:

• Speicheradressen ausserhalb des erlaubten Bereichs
• Eintretende Fehlerzustände in Zustandsmaschinen
• Liuwprägesehen. Fürsenbewerte.

- Unvorhergesehene Eingabewerte
   Numerischer Über-/Unterlauf

```
assert condition report "message" severity error; — Syntax
i := to.integer(unsigned(bcd)); — Example
assert i <= 9 report
"unexpected_bcd_code._bcd_=." & integer'image(i);</pre>
```

Die assert-Anweisung testet eine Condition (boolesche Bedingung). Wenn diese falsch ist, wird der Report ausgegeben. Mit Severity gibt man den Typ der Meldung an (warning, error, failure).

### 9.1.2 Auswahl von Testfällen

9.1.2 Auswahl von Testfällen
Die Stimulis sollten mit Vorsicht angewendet werden. Nachfolgend eine Auflistung von einigen wichtigen Testfällen:
Stimuli anwenden, welche die Standardfunktionalität der Schaltung widerspiegeln. → Typisch für den Designer: Man definiert Testfälle um zu beweisen, dass die Schaltung die erwartete Funktionalität zeigt.
Stimuli anwenden, welche wahrscheinlich zu ungewöhnlichen arithmetischen Bedingungen führen (z.B. Unter-/Überlauf, Teilung durch sehr kleine Zahlen usw.).
Stimuli anwenden, welche bekannte Ausnahmefälle im Kontrollfluss widerspiegeln.
Stimuli anwenden, welche aus realen Dienstleistungen bestehen.
Anwenden von zufällig ausgewählten Testfällen.
Real-World-Daten und zufällige Testfälle können nur angewendet werden, wenn die erwartete Antwort auf zufällige Eingabedaten bekannt ist. Diese Methode fragt nach einem goldenen Referenzmodell, das die erwartete Antwort für Zufallsdaten erzeugt. Solche goldenen Referenzmodelle können bereits bestehende Schaltungen bei einer Schaltungsrekonstruktion sein, sie kann ein High-Level-Model sein (z.B. Matlab oder Simulink-Darstellung einer Schaltung) oder eine als Rapid Prototype implementierte Hardware-Darstellung (z.B. als SoC Direkt mit HLS oder System Generator synthetisiert).
9.2 Funktionelle Verifikation

- System Generator synthetisiert).

  9.2 Funktionelle Verifikation

   Simulation: Modell auf Host Gerät ausführen

   Sehr gute Beobachtbarkeit und Debugging

   Oft nicht real-time, langsam in der Ausführung, nicht möglich für grosse SoCs

   Emulation: Modell mittels Hardware ausführen

   Schneller als Simulation, immernoch einige Debug- und Tracingfunktionen

   Aufwand für die Implementierung des Modells auf die Hardware

   (Physical) Prototyping: Synthetisierter High level oder RTL Code direkt mittels rekonfigurierbarer Hardware ausführen (Spezialform von Emulation)

   Real-time, grosse SoCs oft machbar

   Begrenzte Beobachtbarkeit und Debugging

Begrenzte Beobachtbarkeit und Debugging

9.3 Simulation

Für kleine Block Level Verifikationen genügt eine kleine Testbench in VHDL. Für grössere Schaltungen ist jedoch ein allgemeiner Ansatz erforderlich. Stimuli und erwartete Response werden als Eingabe- und Ausgabevektoren in einer Datei angegeben. Mittels read-Funktion (im TEXTIO Package) wird Zeile für Zeile eingelesen, mit den tastächlichen Signalen verglichen und überprüft. Bei einer nicht Übereinstimmung erscheint während der Simulation eine dementsprechende Konsolenmeldung. In einem synchronen Design muss ein fester Zeitplan für Stimuli und Response eingehalten werden. Dieser regelmässige Zeitplan muss daher den folgenden Regeln entsprechen:

• Für jeden Testfall ein periodisches Taktsignal angeben

• Pro Taktzyklus ein Stimulus/Response-Paar verwenden

• Lin streng regelmässiges Muster für Stimuli/Response anwenden

- L. Leuenberger, M. Ehrler 16. Februar 2017

L. Leuenberger, M. Ehrler (C) BY-NC-SA 16. Februar 2017

```
library ieee;
use ieee.std.logic.1164.all;
use ieee.numeric.std.all;
use ieee.std.logic.textio.all;
use sid.textio.all; — Fuer externes Stimuli-File
entity TestVectors.in.File.V2008 is
end entity TestVectors.in.File.V2008;
architecture to of TestVectors.in.File.V2008 is
constant freq: natural:= 10000; — Clockfrequenz
constant T: time:= (1 sec) / freq;
constant delta.t: time:= 0.1 * T; — Sampling point, at least delta.t
— before next clock edge
component ededetpos
library ieee
       component edgedetpos
                     clk : in std_ulogic;
                    nrst : in std_ulogic;
nrst : in std_ulogic;
inp : in std_ulogic;
oup : out std_ulogic
        end component edgedetpos;
signal clk_tb, nrst_tb, inp_tb, oup_tb, oup_exp : std_ulogic;
 begin
dut
                    : edgedetpos
             port map(
   clk => clk_tb ,
   nrst => nrst_tb ,
   inp => inp_tb ,
   oup => oup_tb
         clk_generator : process
      begin

clk_tb <= '0';

wait for T / 2;

clk_tb <= '1';

wait for T / 2;
              wait ion and a data from file file test_vector_file: text open read_mode is 
"d:\testvector_file: text open read_mode is 
"d:\testvector_stxt"; — File mit Testvektoren 
— Variables needed for reading the file 
variable line_number: line; — Text line buffer, actual line 
variable line_content: string(1 to 20); — Variable for passing read values 
variable vector_nr: integer; — Test vector number
       end process;
              while not endfile(test_vector_file) loop — Loop reads line by line of file readline(test_vector_file, line.number); — New line next when line.number.all(1) = '-'; — Skip comment read(line.number, line.content); — read line number vector.ir := to_integer(line.content(1 to 3)); — value is identified as test — vector and stored in variable nrst_tb <= '1' when (line.content(5) = "1") else '0'; — Read value stored as — signal nrst_tb inp_tb <= to_std_ulogicvector(line.content(7 to 10)); — Read value identified
```

L. Leuenberger, M. Ehrler (c) BY-NC-SA 16. Februar 2017

 $10\ \ Verification\ Design\ For\ Test$ 


• Delay-Fault: Dies sind eigentlich keine funktionalen Fehler, sondern Fehler in der Verzögerungszeit, hervorgerufen durch zu hohe Widerstandswerte der Verbindungen. Sie äussern sich letztlich jedoch funktional.

# 10.3 Fehlererkennung 10.3.1 Detektion von Stuck-At-X-Fault

10.3.1 Detektion von Suck-4x-Faint Um einen solchen Fehler zu detektieren, muss der entsprechende Knoten kontrollier- und beobachtbar sein. Kontrollierbar ist er dann, wenn er über ein externes Signal auf Low oder High gesetzt werden kann. Beobachtbar ist er dann, wenn sein Zustand von aussen überprüft werden kann.

Beispiel
Anhand untenstehender Schaltung, wird nur eine Tabelle mit allen Testvektoren erstellt. In der Y-Spalte steht der Ausgangswert, wenn kein Fehler vorhanden ist. In den nachfolgenden Spalten, steht der Ausgangswert wenn der entsprechende Stuck-At-Fehler vorhanden ist.

Testvector	Sel	11	10	Y	K1: s-a-0	K1: s-a-1	K2: s-a-0	K2: s-a-1	K3: s-a-0	K3: s-a-1
TV0	0	0	0	0	-	-	-	1	-	1
TV1	0	0	1	1	0	-	0		-	-
TV2	0	1	0	0	-	-	-	1	-	1
TV3	0	1	1	1	0	-	0	-	-	-
TV4	1	0	0	0		-	-	1	-	1
TV5	1	0	1	0	-	1	-	1	-	1
TV6	1	1	0	1		-	-		0	-
TV7	1	1	1	1	-	1	-	-	0	-
Nun soll anhand der erstellten Tabelle, die Testvektorenanzahl auf										



Nun soll anhand der erstellten Tabelle, die Testvektorenanzahl auf ein Minimum beschränkt werden (Fault Collapsing). Mit den Testvektoren TV1, TV5 und TV7 kann somit jeder Fehler detektiert werden.

1 0/						. , .				
Testvector	Sel	11	10	Υ	K1: s-a-0	K1: s-a-1	K2: s-a-0	K2: s-a-1	K3: s-a-0	K3: s-a-1
TV0	0	0	0	0		-	-	1	-	1
TV1	0	0	1	1	0	-	0	-	-	-
TV2	0	1	0	0	-	-	-	1	-	1
TV3	0	1	1	1	0	-	0	-	-	-
TV4	1	0	0	0	-	-	-	1	-	1
TV5	1	0	1	0	-	1	-	1	-	1
TV6	1	1	0	1	-	-	-	-	0	-
TV7	1	1	1	1	-	-	-	-	0	-

 $\begin{array}{ll} \textbf{10.3.2 Fehlerabdeckung} \\ \text{Die Fehlerabdeckung kann mit der folgenden Formel berechnet werden:} \\ \hline \text{Fehlerabdeckung} &= \frac{\text{Anzahl detektierter Fehler}}{\text{Abzahl möglicher Fehler}} * 100\% \\ \end{array}$ 

Im Allgemeinen sollte darauf geachtet werden, dass eine Fehlerabdeckung von mindestens 95% erreicht wird.


 $\textbf{10.3.3} \ \textbf{Redundante} \ \textbf{Logik}$  Sollte redundante Logik eingebaut sein (zur Verhinderung von Hazards), so kann die Funktion nicht ohne Zusatz-

aufwand getestet werden.

Beispier
Anhand von untenstehender Schaltung, wird die nachfolgende Tabelle erstellt. Dabei stellt sich heraus, dass ein Stuck-At-0-Fault am Knoten K4 nicht detektiert werden kann. Wenn aber die am Ausgang angeschlossene Logik darauf baut dass kein Hazard auftritt, kann dies zu einem Fehlverhalten führen.

(cc) BY-NC-SA

Testvector	Sel	11	10	Y	K1: s-a-0	K1: s-a-1	K2: s-a-0	K2: s-a-1	K3: s-a-0	K3: s-a-1	K4: s-a-0	K4: s-a-1
TV0	0	0	0	0	-	-	-	1	-	1	-	1
TV1	0	0	1	1	0	-	0	-	-	-	-	-
TV2	0	1	0	0	-	-	-	1	-	1		1
TV3	0	1	1	1	0		0	-	-	-	-	-
TV4	1	0	0	0				1	-	1	-	1
TV5	1	0	1	0	-	1	-	1	-	1		1
TV6	1	1	0	1	-	-	-	-	0	-	-	-
TV7	1	1	1	1	-	-	-	-	0	-	-	-



16. Februar 2017

# 10.4 I<sub>DDQ</sub>-Test L. Leuenberger, M. Ehrler

DigMe10 Verification Design For Test

end loop; — terminate simulation
assert false report "Simulation\_Completed" severity failure;
end process apply\_testvector;
end architecture tb;

Die Simulation kann in verschiedenen Designebenen durchgeführt werden: • Behavioral Simulation Post Synthesis Simulation

- Strukturierte Simulation
- Wird auf Stufe HDL durchgeführt → schnell Verifiziert nur die Funk-tionalität
- Verifiziert die synthetisierte Netzliste
   Timing möglich, jedoch ungewöhnlich (da kein tionalität – Es werden keine Timing Informationen Routing) berücksichtigt
- Post Implementation Simulati-
  - Funktionelle und Timing
  - Simulation möglich Präziseste, jedoch langsamste

9.4 Debugging Die Simulation weist zwar auf ein Fehlverhalten der Schaltung hin, zeigt jedoch nicht die genaue Ursache. Das Die Similation weist zwar auf ein Fehlverhalten der Schaltung hin, zeigt jedoch nicht die genaue Ursache. Das Lokalisieren eines Fehlers nennt man Debugging.

Es gibt zwei (bzw. drei) Bedingungen für das Finden von Fehlern:

• Fehlersensibilisierung (bug sensitization): Stimuli missen die Knoten auf die invertierten logischen Werte treiben können um einen Bug an einem bestimmten Knoten ausfindig machen zu können.

• Fehlerfortpflanzung und Beobachtung (bug propagation and observation): Ein falscher Logikwert an einem

- Knoten muss beobachtbar sein oder er muss zumindest an einen Knoten weitergegeben werden können, der beobachtbar ist.

### 9.4.1 Simulationswerkzeuge

9.4.1 Simulationswerkzeuge
Mit purer Input/Output Simulation kann man die obigen Bedingungen nicht erfüllen. Spezielle Simulationswerkzeuge bieten jedoch perfekte Beobachtbarkeit, mit welchen alle internen Knoten beobachtet werden können. Auch bei der Sensibilisierung dienen diese Simulationswerkzeuge perfekt: Während eine Testbench nur die Eingänge einer zu prüfenden Schaltung ansteuern kann, können hier interne Knoten direkt durch Erzwingen von Signalen auf einen festen Wert angesteuert werden.

auf einen festen wert angesteuer weiten.

9.4.2 Emulation

Während bei der Simulation beinahe das ganze Spektrum der Debuggingtools verwendet werden kann, sind Fehler bei der Emulation viel schwieriger zu finden. Es gibt fast keine Möglichkeit, interne Knoten von integrierten Schaltungen beobachten zu können. Aufgrund der umprogrammierbaren Struktur eines FPGA ist jeder Schaltungsknoten inhärent zu beobachten und kann inhärent stimuliert werden. Dies geschieht über die eingebaute JTAG-Schnittstelle. XILINX stellt zwei spezielle Blöcke zur Verfügung:

### Virtual input and output (VIO)

Interne Knoten können als Ein- oder Ausgänge definiert werden. Der Mechanismus funktioniert über die JTAG-Schnittstelle, VIO Blöcke sind Hardwarekomponenten. Sie müssen in den Code integriert werden. Anschliessend werden sie instanziiert, synthetisiert und schliesslich implementiert. Die neu generierten Ein- und Ausgänge des VIO können während der Debug-Session getrieben und analysiert werden.

### Integrated Logic Analyzer (ILA)

ILA dient zur Überwachung interner programmierbarer Logiksignale für die Nachanalyse. ILA Blöcke bieten mehrere konfigurierbare Triggereinheiten und bis zu 64 konfigurierbare Sonden für die Analyse in einer GUI-Darstellung. ILA bietet auch Cross-Trigger-Funktionalität zwischen dem ARM-Prozessor und dem logic fabric

# 10 Verification Design For Test

### 10.1 Warum testen?

In der Fabrikation von elektronischen Systemen gibt es unzählige Fehlerquellen. Je früher ein Fehler erkennt werden kann, desto weniger teuer kommt er zu stehen. Eine Regel besagt, dass die Kosten mit jedem Produktionsschritt, bei welchem der Fehler nicht erkannt wurde, um den Faktor 10 ansteigen. Bei der Herstellung von digitalen Chips kann in der Regel mit einer Ausbeute von 95 bis 98% gerechnet werden.


- 10.2 Fehlermodelle
  Die nachfolgenden Fehlermodelle gibt es:
   Stuck-At-0-Fault / Stuck-At-1-Fault: Das entsprechende Signal wird auf einem Low-Pegel (Stuck-At-
  - 0-Fault) oder auf einem High-Pegel (Stuck-At-1-Fault) festgehalten und kann sich nicht ändern.
     Briding-Fault: Bezeichnet einen Kurzschluss zwischen zwei Signalen. Ein Kurzschluss nach VDD oder VSS äussert sich wie ein Stuck-At-X-Fault. Ein Kurzschluss zwischen zwei Signalleitungen, verhält sich wie ein OR oder AND und kann im besten Fall funktional nachgewiesen werden.

(c) BY-NC-SA 16. Februar 2017 L. Leuenberger, M. Ehrler

10 Verification Design For Test

Beim I<sub>DDO</sub>-Test wird die Ruhestromaufnahme der Beim Idde Kuhestromauhahme der Schaltung gemessen. Dieser Ruhestrom ist im Normal-fall vernachlässigbar klein. Entsteht jedoch bei einem Signalwert ein Kurzschluss, so ist dies über den Ruhe-strom feststellbar. Wird bei einer Schaltung festgestellt, dass direkt nach dem Anlegen der Versorgungsspannung ein hoher Strom fliesst, kann auf nachfolgende Tests direkt verzichtet werden, was die Testzeit stark verkürzt.





10.5 Scan Path

Die Scan Path Methode adressiert das Problem, dass interen Knoten von aussen schlecht kontrollierbar uns beobachtbar sind. Dazu wird vor jedes Flipflop ein 2:1 Multiplexer geschalten (Scan Flipflop), mit dessen Hilfe alle Flipflops zu einem riesigen Schieberegister zusammengeschaltet werden.

Die folgenden speziellen Signale sind nun vorhanden:

• scan\_enable: Legt die Multiplexer Stellung fest.

- gang des nächsten Flipflops.
  In einem ersten Schritt wird das ganze Schieberegister seriell befüllt. Damit können alle internen Eingänge kon-

trolliert werden. In einem zweiten Schritt wird das System für einen Taktzyklus in den Normalbetrieb versetzt. Im letzten Schritt wird das Schieberegister nun wieder seriell ausgelesen.

# 10.5.1 Parallele Pfade

10.5.1 Faraneie Frace

Je mehr Flipflops sich in einem Design befinden, umso länger wird der Scan Pfad und somit auch die Testzeit.


Durch die Verteilung der Flipflops auf mehrere Scan Pfade wird die Testdauer verkürzt. Es wird dabei versucht die Scan Pfade möglichst auszubalancieren, damit es bei allen Pfaden gleich lange dauert um die Daten auszulesen oder zu schreiben.


10.5.2 Scan Path bei mehreren Taktdomänen

103.2 Scan Fatn bei mehreren Taktuolmaten Sind in einem System unterschiedliche Taktdomänen vorhanden, so kommen Loop-Up Latches, an den Übergängen von einer Domäne zur anderen, zum Ein-satz. Diese stellen sicher dass keine laufzeitbedingten Fehler auftreten.

## 10.6 BIST (Built In Self Test)

Der Test von grossen programmierbaren Blöcken (z.B. RAM, ROM, PLA, ...) ist mit Scan Paths nur schwer möglich, da die Anzahl Testvektoren nicht wirklich reduziert werden kann, da auch wirklich jede Zelle überprüft werden muss. Aus diesem Grund wird jeder Makrozelle eine zusätzliche Logik zugeordnet, mit welcher diese einen Selbsttest durchführen kann. 10.6.1 Prinzip





Obenstehend ist der prinzipielle Aufbau einer BIST-Zusatzlogik zu sehen. In den Eingangspfad der zu testenden Makrozelle ist ein 21-Multiplexer geschaltet. Über den Block BIST State Machine, der die Steuerlogik und einen Testmustergenerator enthält, wird dieser Multi-einen Testmustergenerator enthält, wird dieser Multi-plexer so geschaltet, dass entweder von aussen kommen-de Daten an die Makrozelle geführt werden (Normal-betrieb), oder solche vom Testmustergenerator (Test-betrieb). Die Ausgänge der Makrozelle werden neben der normalen Verdrahtung dem Block BIST-Signature-Verschlüsselung zugeführt. Dieser wertet die Testergeb-nisse aus und meldet sie nach aussen. nisse aus und meldet sie nach aussen

### 10.7 BST (Boundary Scan Test)

Die zunehmende Packungsdichte erschwert den Test von fertigen Baugruppen erheblich. Um die Anzahl erforderliche Prüfanschlüsse zu minimieren, wurde der BST entwickelt.

L. Leuenberger, M. Ehrler (cc) BY-NC-SA 16. Februar 2017

10.7.1 Konzept
Jeder Ein- und Ausgang eines Chips wird mittels einer
BSC (Boundary Scan Cell) vom Kern der Schaltung abgetrennt. Alle diese BSCs sind wiederum zu einem grossen Schieberegister zusammengeschalten (BSR - Boundars Scan Register).

- Signale

  Jeder Chip stellt nach Aussen die folgenden Signale zur Verfügung, resp, benötigt die folgenden Signale:

   TDI, TDO: Test Data In / Test Data Out, werden auf der Leiterplatte zu einem Schieberegister verknüpft. Sprich jeder TDO führt auf den TDI des nächsten Chips. TCK: Test Clock

  - TRST\*: Optional, bringt den Chip in einen definierten Zustand

10.7.2 Realisierung auf dem Chip Jeder Chip muss für BST die folgenden Elemente beinhalten

- ten:

  Bypass-Register: Überbrückt dass BSR. So kann der entsprechende IC bei gewissen Test übersprungen werden. Dies verkürzt wiederum die
- Device-ID-Register: Enthält eine ID des Chips Dieses Register kann während dem Test ausgelesen um z.B. auf korrekte Bestückung zu prüfen.

  • TAP (Test Access Port): Schnittstelle nach
- Instruction-Register: Steuert die internen not-

# wendigen Multiplexer Einstellungen 10.7.3 TAP-Kontroller


10.7.3 IAP-Kontroller Die Funktion des TAP-Kontrollers ist in nebenstehen-der Grafik dargestellt. In den Zustand Test-Logic-Reset wird gewechselt wenn das TRST\*-Signal gesetzt wird oder indem das Signal TMS während fünf Taktzyklen auf einem High-Pegel gehalten wird.


### 10.7.4 Instruktionen

Instruktions-Register
Das Instruktions-Register muss mindestens eine Länge Das instruktons-register muss mindestens eine Lange von zwei Bit aufweisen um die verbindlichen Befehle dekodieren zu können. Das Register kann aber durchaus grösser sein, da viele Hersteller noch eigene Befehle implementieren.

Wenn der TAP-Kontroller sich im Zustand Shift.IR be-

findet, wird die Instruktion seriell vom Eingang TDI in das Instruktions-Register geladen.





### Verbindliche Befehle

- Prominche Betenle
   Edgenden Befehle müssen in jedem Fall implementiert sein:
   BYPASS: Der Befehlscode besteht aus lauter Einsen (11...1). Ist dieser Befehl aktiv, muss im Zustand Shift.DR das Bypass-Register in den TDI/TDO Pfad geschaltet sein. Ebenfalls dürfen die Testregister die Kernlogik nicht beeinflussen.
   SAMPLE / RELOAD: Nimmt eine Momentanaufnahme des aktuellen Zustandes der IC-Anschlüsse auf
- oder setzt die IC-Anschlüsse auf einen definierten Zustand. Das BSR wird im Zustand Shift-DR bei diesem Befehl in den TDI/TDO Pfad geschalten.

  EXTEST: Der Befehlscode besteht aus lauter Nullen (00...0). Die Chiplogik wird bei diesem Befehl von der Leiterplatte isoliert (Die Kernlogik muss so abgeschottet sein, dass sie nicht beschädigt werden kann). Das

L. Leuenberger, M. Ehrler (c) BY-NC-SA

DigMe

11 Digital Design For ASICS

c<sub>1</sub> ist abhängig von:

• etc.

Schaltungsgrösse Testzeit Herstellungsertrag Verpackungskosten

# 11 Digital Design For ASICS

Moderne FPGA-Designs haben viel gemeinsam mit modernen ASIC-Designs. Trotzdem gibt es einige grundlegende Unterschiede.

11.1 Zielanwendungen Im Vergleich zu FPGA-Designs sprechen die ASIC-Designs einen anderen Markt an. ASIC-Designs eignen sich in der Regel für Anwendungen mit hohem Produktionsvolumen, d.h. mindestens 100'000 Stücke pro Jahr, weil die NRE Kosten (einmalige Entwicklungskosten) sehr hoch sind.


Gesamtkosten pro Einheit  $c = \frac{\alpha_0}{n} + c_1$  c<sub>0</sub>: Summe der einmaligen Entwicklungskosten  $\rightarrow$  konstant // n: Anzahl der entwickelten ASICS // c<sub>1</sub>: Kosteninkrement pro erzeugter Schaltung (für Rohwafer, Waferbearbeitung, Prüfung, Verpackung, Logistik linear steigend

### co ist ist abhängig von:

- Herstellungsprozess und Prozessoptionen, die die Masken- und die Waferherstellungskosten bestim-
- zkosten und Lizenzgebühren für IP-Cores
- CAD-Tool-Kosten
   Engineering-Kosten für Design der Schaltung und Design der Testlösung
   Aufbau der Versorgungs- und Logistikkette

 etc.
 Beim FPGA-Design ist c<sub>0</sub> relativ klein im Vergleich zum ASIC-Design. Die Startkosten bei c<sub>1</sub> sind beim FPGA-Design tiefer als im ASIC-Design. Jedoch steigen die Kosten beim FPGA-Design steiler an als beim ASIC-Design. Des des mit Adicebesign. Jeauch siengen die Kosten beim FPGA-Design steller an als beim ASIC-Design. Der Schnittpunkt der beiden Gesamtkosten ergibt ungefähr Volumengrenze zwischen FPGA- und ASIC-Entwicklung.

### 11.2 Design Flow



### 11.2.1 Synthese (FPGA vs. ASIC)

- FPGA

  Target device bestimmen/auswählen (Hersteller, Familie, FPGA Typ)

  Wahl des Sythetisiertools


  Constraints hinzufügen (im XDC-Format)

  - Für kombinatorischen Teil werden LUTs und für den sequentiellen Teil FF erzeugt
     Hat Scankette eingebaut, da Scan und JTAG beim Programmieren gebraucht wird

BSR wird im Zustand Shift\_DR bei diesem Befehl in den TDI/TDO Pfad geschalten.

### Interner Aufbau

olgend ist dargestellt, wie der TAP-Kontroller intern mit den vorhandenen Registern verschaltet ist



- Optionale Befehle

  Die nachfolgenden Befehle sind optional, werden jedoch auch häufig implementiert:

   INTEST: Testet die Kernlogik eines Chips. Die Kernlogik wird zu diesem Zweck von den Ein- und Ausgängen
- RUNBIST: Startet einen eingebauten BIST-Selbsttest. Der Vorteil dieser Variante ist (im Gegensatz zum NORDIST Startet einen eingebauten DIST-Seinsttest. Der Vorteil dieser Variante ist (im Gegensatz zum INTEST) dass die Konfiguration des Chips nicht selber vorgenommen werden muss und am Schluss nur das Ergebnis überprüft werden muss.

   IDCODE: Liefert den Inhalt aus dem Identifikations-Register zurück.

  10.7.5 Aufbau BYPASS-Register


   Das Identifikations-Register ist immer 32bit breit.

   Bit 31-28: Chip-Version

   Bit 31-28: Chip-Version



- Bit 27-12: Frei verwendbar vom Hersteller
- Bit 11-1: Standardisierter Hersteller Code
- Bit 0: Immer 1



Für jeden Ein- und Ausgang eines Chips wird eine Zelle benötigt. Falls aber Three State-Ausgänge oder bidirektionale Anschlüsse vorkommen, dann muss auch deren Enable-Signal mit einer BSC versehen werden. Falls mehrere solcher Signale zu einem Bus zusammenge-fasst werden, dann werden alle entsprechenden Enable-Signale von derselben BSC geschaltet.

16. Februar 2017

### DigMeASIC

- 11 Digital Design For ASICS • Wahl des Designhouse: ASIC-Design erfordert Wissen, Erfahrung und Infrastruktur, welche nicht immer

- wall des Designiouse
   worhanden ist evtl. Designhouse
   Wahl des Sythetisiertools (teuer!)
   Wahl der Technologie
   Wahl der digitalen Zellenbibliothek
  - $\label{eq:high-pensity} \mbox{High Density (9 or 10 tracks high): Mittlere Transistorgrösse für hohe Dichte und gute Performance,}$
- Ingn Delisity (9 of 10 tacks high): Mittale Transistorgrosse für nobe Dichte und gute Fertormance, low power
   Ultra-High Density (7 or 8 tracks high): Kleine Transistorgrösse für sehr hohe Dichte und low power
   High Performance (12 tracks high): Grosse Transistorgrösse für optimale Geschwindigkeit, auch low power features
   Wahl der Soft- und Hard IP Blöcke (Block RAMs, DSP Blöcke, etc. sind normalerweise nicht vorhanden →
- kanfen
- Constraints hinzuftigen (im SDC-Format)
   Erzeugung generische Netzliste (im .edif Format), welche grundlegende boolesche Funktionen, die keine realen Gatter mit Layout und Timing sind, verwendet. Technologieunabhängig.
   Mapping, bei welchem die Grundfunktionen auf reale Zellen aus der Zellbibliothek abgebildet werden.
- Hat keine eingebauten Testfunktionen. Die Testlogik wird erzeugt und während der Synthese hinzugefügt → FFs werden durch Scan-FFs ersetzt, Scan-Kette wird erzeugt

# 11.2.2 Floorplanning

11.2.2 100 panning Floorplanning bezieht sich darauf, einzelne Elemente, Schaltungsblöcke und IOs vorläufig auf einem physikalischen Layout zu platzieren. Im FPGA-Design ist das Floorplanning ein Teil des Place and Route (Hinzufügen von Physical Constraints)

# .2.3 Place and Route (FPGA vs. ASIC)

• Zuweisung der verschiedenen Netzlistenelemente zu vorhandenen LUTs, FFs und Hardware-Makros auf dem  $\label{eq:FPGA-Chip} FPGA-Chip \to wird automatisch bei "Run Implementation" und "Generating Bitstream" zugewiesen Einfluss nur bedingt via Physical Constraints$ 

### ASIC

Besitzt mehrere Teilschritte

- Power Planning: Generiert den Powerring, der VDD und VSS um den gesamten Chip erzeugt. Für horizontale Verbindungen und vertikale Verbindungen werden unterschiedliche Metallschichten verwendet.
   Definition Power Grid für Standardzellen: Abhängig von der ausgewählten Standardzellenbibliothek und ihrer charakteristischen Höhe wird das Gitter für VDD und VSS der Standardzellen erzeugt.
- ihrer charakteristischen Hohe wird das Gitter für VDD und VSS der Standardzellen erzeugt.

  Platzierung der Standardzellen (iterativer Prozess): Standardzellen werden mit einem bestimmten Dichtefaktor platziert, was bedeutet, dass ein gewisser Raum zwischen den Zellen frei bleibt. Dann versucht das Tool, die Leitungen zwischen den Zellen zu setzen. Wenn das Routing nicht erfolgreich war, startet der Prozess erneut mit einem neuen Placement. Wenn das Routing erfolgreich war, kann es weiterhin sinnvoll sein, den Prozess fortzusetzen, indem versucht wird, die Dichte zu erhöhen und dadurch die Gesamtgrösse des Chips zu verringern.
- des Cmps zu verringern.

  Erzeugung der Clockstruktur: Alle sequentiellen Zellen müssen mit einem Taktsignal verbunden sein. Dieses Signal muss bestimmten Qualitätsanforderungen entsprechen. Das Ergebnis der Taktgenerierung ist ein Taktnetzwerk, das aus Puffern besteht, die in Form eines Baumes mit Puffern verschiedener Treiberstärken verbunden sind, so dass der Clock Skew an den einzelnen Endpunkten minimiert wird.

  Nach erfolgreichem Place and Routing wird der Leerraum in den Standardzellenfeldern mit sogenannten Füllerzellen gefüllt, um "Löcherin den Zeilen zu schliessen. Dies ist notwendig, um kontinuierliche p- und Wanzen zetelne gienn zweien Stendersellungsich aus kein gestelne gien zu der gestelne gestelne
- n-Wannen entlang einer ganzen Standardzellenreihe zu haben

# .2.4 Verifikation FPGA vs. ASIC

FPGA Verifikation gleich nach herunterladen der Programmdaten möglich. Man muss nicht auf einen Prototypen warten.

Verifikation nicht gleich möglich. Folgende Schritte müssen VOR der Verifikation vollzogen werden:

- Sign-off: Daten der Prdouktion übermitteln und prüfen lass
   Generierung der Maske
   Waferbearbeitung
   Wafertests, Wafer Dicing (schneiden), Verpacken

L. Leuenberger, M. Ehrler 16. Februar 2017 L. Leuenberger, M. Ehrler (cc) BY-NC-SA 16. Februar 2017 (cc) BY-NC-SA