





Technische Grundlagen der Informatik 2 Rechnerorganisation

Kapitel 5, Teil 2: Multicycle Processor (Mehrzyklenprozessor)

Prof. Dr. Ben Juurlink

Fachgebiet: Architektur eingebetteter System
Institut für Technische Informatik und Mikroelektronik
Fak. IV – Elektrotechnik und Informatik

SS 2014

24.06.2014 Ben Juurlink 1





Ziele



- Nach dieser Vorlesung sollten Sie in der Lage sein:
 - zu erklären, warum die Eintakt-Implementierung langsam und ineffizient ist
 - zu erklären, warum die Mehrzyklen-Implementierung besser ist
 - Mehrzyklen-Datenpfad zu erstellen und erweitern
 - Erstellen der Steuerung der Mehrzyklen-Implementierung mit einer FSM und/ oder Microcode


24.06.2014 Ben Juurlink 2





Eintakt-Prozessor







Probleme des Eintakt-Prozessors




- Jeder Befehl braucht einen Takt
 - Taktzeit muss lang genug sein, um den langsamsten Befehl zu bearbeiten
 - Was ist der CPI-Wert des Eintakt-Prozessors?
- Verschwendung von Chipfläche: kein Teilen von Hardware Ressourcen
 - getrennte Addierer/ALU für
 - Inkrementieren des PC
 - Berechnung der Branch Zieladresse
 - Ausführung von Operationen/ Berechnung der effektiven Adresse
 - separater Befehls- und Datenspeicher



Taktzeit des Eintakt-Prozessors



- Kalkuliere die Taktzeit (Verzögerungen können bis auf folgenden ignoriert werden):
 - Speicher(200ps), ALU und Addierer (100ps), Registerspeicherzugriff (50ps)





Tektzeit Eintakt-Implementierung



 Speicher (200ps), ALU & Addierer (100ps), Registerspeicherzugriff (50ps)



langsamster Befehl ist 1w, der 600 ps (1.67GHz) benötigt



Leistung der Eintakt-Implementierung



 Angenommen wir haben ein Clock mit variabler Taktzeit (nicht realistisch, nur Übung), so dass Befehle folgende Zeiten brauchen:

R-type: 400 ps

Load: 600 ps

Store: 550 ps

Branch: 350 ps

Jump: 200 ps

- Kalkuliere durchschnittliche Befehlszeit (DB), unter folgender Prämisse:
 - 25% Lade-, 10% Speicher-, 45% R-type, 15% Verzweigung-, 5% Sprung-Befehle
- DB = 0.25x600 + 0.1x550 + 0.45x400 + 0.15x350 + 0.05x200 = 447.5 ps
- Variable-Taktzeit-Implementierung ist 600/447.5 = 1.34x schneller
- Was wäre wenn wir kompliziertere Befehle, wie Gleitkomma Operationen hätten?




Eine mögliche Lösung



- Kürzere Taktzeit nutzen
- Verschiedene Befehle benötigen unterschiedliche Anzahl von Schritten.
 - Jeder Schritt einen Takt.

Eine Einheit kann mehrmals pro Befehl benutzt werden, zu verschiedenen



 Was benötigen wir, um Befehlsausführung in mehrere Schritte aufzuteilen?



Der Mehrzyklen-Ansatz



- Hauptunterschiede zur Eintakt-Implementierung
 - Ein Speicher für Befehle sowie für Daten
 - Eine ALU, anstelle von einer ALU und zwei Addierer
 - führt Operationen aus
 - berechnet die effektive Adresse
 - inkrementiert den Programmzähler
 - berechnet Sprungziel-Adresse
 - jedoch in verschiedenen Schritten/Takten
 - Ein oder mehrere Register nach jeder Funktionseinheit (FU) um den Output der FU zu halten, bis er in einem darauffolgenden Takt benutzt wird
- Steuersignale werden nicht nur durch den Befehl bestimmt, sondern auch durch den aktuellen Ausführungstakt
 - Wir werden eine FSM (finite state machine / endlichen
 Zustandsautomaten) oder Microcode für die Steuerung benutzen.





- Teile den Befehl in Schritte auf, jeder Schritt benötigt 1 Takt
 - Verteile die zu erledigenden Arbeit
 - In jedem Takt darf nur eine Hauptfunktionseinheit verwendet werden
- Am Ende des Taktzyklus
 - speichere Werte für Gebrauch in späteren Takten (einfachste Lösung)
 - führe zusätzliche "interne" Register ein:
 - Befehlsregister (IR = Instruction Register) und Datenspeicherregister (MDR = Memory Data Register) sichern jeweils den gelesenen Befehl und die gelesenen Daten.
 - Zwei Register, weil beide Werte im gleichen Zyklus benötig werden.
 - A und B speichern die Daten gelesen aus dem Registersatz
 - ALUOut speichert den Output der ALU





Prozessorstatus




- Wir unterscheiden zwischen:
 - Prozessorstatus: Register, die für den Programmierer sichtbar sind.
 - Enthalten Daten die durch darauffolgende Befehle in einem späteren Zyklus gebraucht werden.
 - Im Falle eines Prozesswechsels (context switch), müssen diese Daten gesichert werden
 - Interner Status: Register, die für den Programmierer nicht sichtbar sind (IR, MDR, A, B, and ALUout).
 - Enthalten Daten, die durch den gleichen Befehl in einem späteren Zyklus gebraucht werden




Datenpfad des Mehrzyklenprozessors







- MDR, A, B und ALUout benötigen kein Schreibsteuersignal, weil sie Daten nur zwischen aufeinanderfolgenden Taktzyklen halten müssen
- IR benötigt Schreibsteuersignal, weil es den Befehl bis zum Ende der Ausführung halten muss
- Vorheriges Bild berücksichtigt nicht:
 - Bedingte Sprungbefehle (Verzweigungen)
 - Sprungbefehle
 - Alle Steuersignale und Steuerlogik
- Gesamtbild ist auf der nächsten Folie zu sehen
- t_{cycle} ≥ max (ALU Verzögerung, Speicherzugriffszeit, Registerspeicherzugriffszeit)





Fünf Ausführungsschritte




- 1. Befehlsholschritt (Instruction Fetch)
- Befehlsentschlüsselungs- und Registerholschritt (Instruction Decode/Register Fetch)
- Ausführung, Berechnung der Speicheradresse oder Sprungausführung (Execute, memory address computation, or branch completion)
- 4. Speicherzugriff oder R-Befehl<u>abschluss</u>schritt (*Memory Access or R-type instruction completion*)
- 5. Speicherleseabschlussschritt (memory read completion)
- Befehle dauern zwischen 3 und 5 Taktschritte



- "Sende" PC zum Speicher um den Befehl zu laden und ins Instruktionsregister zu speichern
- Inkrementiere PC mit 4 und speichere Ergebnis zurück in den PC
- Kann kurz und bündig durch eine RTL (Register-Transfer Language/Registertransfersprache) beschrieben werden:

```
IR <= Memory[PC];
PC <= PC + 4;</pre>
```

- Was ist der Vorteil den PC in diesen Schritt zu aktualisieren?
- Welche Werte sollen die Steuersignale haben?









- Welche Werte sollen die Steuersignale haben?
 - RegWrite, RegDst, MemtoReg: 0, X, X
 - ALUSrcA:0 (wähle PC)
 - ALUSrcB: 01 (wähle Konstanten 4)
 - ALUOp: 00 (addiere)
 - PCSource: 00 (wähle PC+4 berechnet durch ALU)
 - MemRead, MemWrite:
 1, 0 (lese Befehl aus Speicher, schreibe nicht)
 - lorD, IRWrite:0, 1 (sende PC zum Speicher, schreibe IR)
 - PCWriteCond, PCWrite:0, 1 (PCWriteCond kann X sein, da PCWrite=1)



2. Befehlsentschlüsslungs- und Registerholschritt



- Lese die Register rs und rt, falls benötigt
- Berechne Sprungadresse, falls benötigt
- Diese Aktionen wurden spekulativ ausgeführt!!! Warum?

RTL:

```
A <= Reg[IR[25:21]];
B <= Reg[IR[20:16]];
ALUOut <= PC + (sign-extend(IR[15:0])<<2);</pre>
```

 Bemerke: Wir setzen keine Steuersignale basierend auf dem Befehlstyp (wir "dekodieren" den Befehl z. Z. in der Steuerlogik)



3. Ausführung, Berechnung der Sprungausführung



ALU führt eine von vier Funktionen aus, abhängig vom Befehlstyp

Berechnung der Speicheradresse:

R-type:

Branch:

- Sprungzieladresse in ALUOut wurde im vorigen Schritt berechnet
- Jump:

$$PC \le \{PC[31:28], (IR[25:0] << 2)\}$$



4. Speicherzugriff oder R-Befehlabschlussschritt



- Lade und Speicherbefehle greifen auf den Speicher zu:
 - Laden:

```
MDR <= Memory[ALUOut];</pre>
```

– Speichern:

- Bemerke: B wird eigentlich zweimal gelesen, im 2. und 3. Schritt. Kein Problem da IR nicht geändert.
- R-Befehle werden abgeschlossen:

```
Reg[IR[15-11]] <= ALUOut;
```







Ladebefehle werden abgeschlossen:

$$Reg[IR[20-16]] \leftarrow MDR;$$

Was ist mit den anderen Befehlen?





Übersicht



Schritte erforderlich für die Ausführung aller Befehlsklassen:

Schritt	R-Typ Befehle	Speicher- befehle	Verzwei- gungen	Sprünge
Befehlsholschritt	IR = Memory[PC] PC = PC+4			
Befehlsentschlüsselungs- und Registerholschritt	A = Reg[IR[25-21]] B = Reg[IR[20-16] ALUOut = PC + (sign-extend(IR[15-0]) << 2)			
Ausführung oder Adressberechnung oder Sprungausführung	ALUOut = A op B	ALUOut = A + sign-extend(IR[15-0])	if (A==B) then PC = ALUOut	PC = PC[31-28] (IR[25-0]<<2)
Speicherzugriff oder R- Befehlabschlussschritt	Reg[IR[15-11]] = ALUOut	Load: MDR = Mem[ALUOut] Store: Mem[ALUOut] = B		
Speicherleseabschlusss		Load: Reg[IR[20-16]] = MDR		





Beispiele



Wie viele Taktzyklen wird es dauern, um diesen Code auszuführen?

L1: ...

$$-5+5+3+4+4=21$$
 Taktzyklen

- Was passiert im 8. Ausführungszyklus?
 - 3. Ausführungszyklus des 2. $\mathbf{lw} \rightarrow \mathbf{ALU}$ berechnet die Adresse
- In welchem Zyklus findet die eigentliche Addition von \$t2 und \$t3 statt?
 - 3. Zyklus von add = 16. Ausführungzyklus insgesamt



des Mehrzyklenprozessors



- SPECINT2000 hat folgender Befehlsmix:
 - 25% Ladebefehle
 - 10% Speicherbefehle
 - 11% Verzweigungen
 - 2% Sprünge
 - 52% ALU Befehle
- Was ist der durchschnittliche CPI der Mehrzyklenimplementierung?

$$-$$
 CPI = $0.25x5 + 0.1x4 + 0.11x3 + 0.02x3 + 0.52x4 = 4.12$



Implementierung der Steuerung



- Steuersignale hängen ab:
 - Welcher Befehl wird ausgeführt
 - Aktueller Ausführungsschritt der Instruktion
- Benutze die vorhandene Information um einen endlichen Zustandsautomaten (finite state machine, FSM) zu spezifizieren:
 - Spezifiziere FSM graphisch, oder
 - Benutze Mikroprogrammierung
- Implementierung kann von der Spezifikation abgeleitet werden.






Rückblick: endliche Zustandsautomaten




- Endlicher Zustandsautomat:
 - Menge Zustände (S)
 - Zustandabbildungsfunktion (next-state function) ($S \times I \rightarrow S$)
 - nächster Zustand abhängig vom aktuellen Zustand und Eingabe
 - Ausgabefunktion (output function) $(S \times I \rightarrow O, S \rightarrow O)$
 - Ausgabe abhängig vom aktuellen Zustand (und möglich Eingabe)
- Wir werden Moore Automaten verwenden
 - Ausgabe hängt nur vom aktuellen Zustand ab





Graphische Repräsentation eines Moore-FSMs








Abstrakte Darstellung der FSM-Steuerung








Vereinfachung der FSM-Spezifikation




- Nicht-MUX-Steuersignale (z. B. RegWrite) die angegeben werden, sind logisch 1
- Nicht-MUX-Steuersignale die nicht angegeben werden, sind logisch
 0
- MUX-Steuersignale (z. B. MemtoReg) die nicht angegeben werden, sind Don't-Cares
- Bespiel:
 - 4 Steuersignale: NichtMux1, NichtMux2, Mux1, Mux2






Zustand Befehlsholschritt





+ implicit:


MemWrite = 0 RegDst = X MemtoReg = X RegWrite = 0





Befehlsentschlüsselung-/ Registerholschritt








Nächster Schritt hängt vom Opcode ab







für Speicherzugriffsbefehle






Op = 'LW' or **Op** = 'SW'

```
Laden/Speichern:
ALUOut = A +
      sign-extend(IR[15-0])
Laden:
MDR <= Memory[ALUOut];</pre>
```

 $Reg[IR[20-16]] \le MDR$

Speichern:

Memory[ALUOut] <= B;</pre>









FSM für R-Typ



```
Ausführung:
ALUOut <= A op B;
Abschluss:
Reg[IR[15-11]] <= ALUOut;
```









SM für Branches und Jumps



```
Branch:
if (A==B) PC <= ALUOut;

Jump:
PC <=
{PC[31:28],(IR[25:0]<<2)}
```









Implementierung der FSM-Steuerung









Anderer Implementierungsstil



- Echte Prozessoren verfügen über viele Befehle

 komplexer FSM mit vielen Zuständen
 - graphische Spezifikation schwierig wenn nicht sogar unmöglich
- Spezifiziere die Steuerung mit Befehlen
 - Mikro-Befehle
 - Besteht aus separaten Feldern (für die Steuerung der ALU, SRC1, SCR2, etc.)



Mikroprogrammierung




"... consider the control proper, that is, the part of the machine which supplies the pulses for operating the gates associated with the arithmetical and control registers. The designer of this part of a machine usually proceeds in an ad hoc manner [...]. I would like to suggest a way in which the control can be made systematic, and therefore less complex.

Each operation called for by an order in the order code of the machine involves a sequence of steps which may include transfers from the store to control or arithmetical registers, or vice versa, and transfers from one register to another. Each of these steps is achieved by pulsing certain wires associated with the control and arithmetical registers, and I will refer to it as a "micro-operation." Each true machine operation is thus made up of a sequence or "microprogramme" of micro-operations."

- Maurice Wilkes (1951)

• Nächste Folien basieren auf: *Microprogramming: A Tutorial and Survey of Recent Developments*, T.G. Rauscher und P.M. Adams, IEEE Trans. on Computers, C-29(1), Jan. 1980.

Ein einfacher mikroprogrammierter Computer








Maschinenbefehle





Name	Bedeutung
Add	ACC ← ACC+Memory[A]
Sub	ACC ← ACC-Memory[A]
Load	ACC ← Memory[A]
Store	Memory[A] ← ACC
Jump	goto A
Jump if zero	goto A if ACC==0

Mikrobefehle

MAIN MEMORY

MDR

SEQUENCER

CSAR

CONTROL

STORE

Registertransfers:

MDR ← Register Register ← MDR MAR ← Register

– Speicherzugriffe:

Read # MDR = Memory[MAR]
Write # Memory[MAR] = MDR

– Sequencing-Operationen:

CSAR ← CSAR+1 (default)

CSAR ← decoded MDR # goto subroutine that

implements the operation

CSAR ← constant # CSAR←0 is return to

start

SKIP # add 2 to CSAR if ACC==0, add 1 otherwise

– ALU-Operationen:

ACC ← ACC+Register

ACC ← ACC-Register

ACC ← Register

Register \leftarrow ACC

ACC ← Register+1

Warum ist z.B.

Register ← MAR

kein Mikrobefehl?


ACC

IAR

TR

ALU

24.06.2014 Ben Juurlink





Read

 $IAR \leftarrow ACC$

Mikroprogram (Fortsetzung)



```
IAR
                  OPCODE
                                ADDRESS A
Addiere Speicher zum Akkumulator (add A # ACC←ACC+Memory [A]):
                      : move address of address A to MAR
  MAR \leftarrow IAR
                              ; read address A into MDR
  ACC ← IAR+1 \ \ kann nicht korrekt sein, alte Daten in ACC gehen
                 verloren! Sichere ACC in TR und stelle es wieder her
```

```
: load address A into TR
TR \leftarrow MDR
```

: load address A into MAR $MAR \leftarrow TR$

; read data into MDR Read

; move data to TR $TR \leftarrow MDR$


 $ACC \leftarrow ACC+TR$; add data to ACC

 $CSAR \leftarrow 0$; return to instruction fetch



kroprogramm (Fortsetzung)





Subtrahiere Speicher vom Akkumulator (weggelassen)

```
Lade Akkumulator vom Speicher (load A # ACC ← Memory [A]):
```

```
MAR ← IAR ; move address of address A to MAR

Read ;

ACC ← IAR+1 ; Auch ein Fehler?

IAR ← ACC ;

TR ← MDR ;

MAR ← TR ;

Read ; read data pointed to by A into MDR


ACC ← MDR ;

CSAR ← 0 ;
```



kroprogramm (Fortsetzung)





Speichere Akkumulator in Speicher (weggelassen)

Sprung (jump A):

IAR ← MDR ;

 $CSAR \leftarrow 0$;



kroprogramm (Fortsetzung)



```
IAR
              OPCODE
                            ADDRESS A
Springe wenn Null (jiz A # if (ACC==0) goto A):
  MAR \leftarrow IAR
                  ; move address of target address to
```

Read ; read target address into MDR

SKIP ; skip next instruction if ACC==0

; return to instruction fetch if $CSAR \leftarrow 0$

ACC!=0

MAR

IAR ← MDR ; load target address into IAR

; return to instruction fetch $CSAR \leftarrow 0$

Was ist der Fehler hier?

Falls ACC!=0, IAR zeigt noch auf Adresse A

Füge ein: $TR \leftarrow ACC$

 $ACC \leftarrow IAR+1$

 $IAR \leftarrow ACC$

 $ACC \leftarrow TR$



Aufgabe zur Übung



- Wir wollen den Befehl "add immediate" dem mikroprogrammierten Computer hinzufügen.
- Das Format dieses Befehls ist:

8-bit opcode 8-bit immediate

Name	Bedeutung
Addi	ACC ← ACC + imm8

> Gebe die Mikroprogrammroutine, die diese Instruktion ausführt.



Mikrocode für Mehrzyklenprozessor im Textbuch



- Abschnitt 5.7 (auf CD)
- Komplexer als vorheriges Beispiel
 - Horizontale Mikro-Befehle, die mehrere Ressourcen parallel kontrollieren
 - Vorherige Beispiel war vertikale Mikro-Befehle, die einzelne Operationen beeinflussen



Mikrocode für Mehrzyklenprozessor im Textbuch



- Jeder Mikrobefehl besteht aus verschiedenen Feldern:
 - ALU control: bestimmt die ALU Operation, wie vorher
 - SRC1: wählt den 1. ALU Input
 - SRC2: wählt den 2⁻ ALU Input
 - Register control: bestimmt, ob die Registerdatei gelesen oder geschrieben wird (mit ALUOut (for R-type) oder MDR (für lw))
 - Memory: bestimmt, ob der Speicher gelesen wird (wobei PC oder ALUOut (für lw) als Adresse genutzt werden) oder geschrieben wird (für sw)
 - PC Write control: bestimmt den nächsten Wert des PC
 - Sequencing: bestimmt den nächsten Mikrobefehl



Mikrobefehl Format



Field	Value	lue Active signals Remark		
	Add	ALUOp = 00	Cause ALU to add	
ALU control S	Subt	ALUOp = 01	Cause ALU to subtract	
	Func code	ALUOp = 10	Use instruction's function code to determine ALU control	
CDC1	PC	ALUSrcA = 0	Use PC as first ALU input	
SRC1	Α	ALUSrcA = 1	Register A is first ALU input	
	В	ALUSrcB = 00	Register B is second ALU input	
SRC2 4 Extend	4	ALUSrcB = 01	4 is second ALU input	
	Extend	ALUSrcB = 10	output of sign extension unit is 2 nd ALU input	
	Extshft	ALUSrcB = 11	output of shift-by-2 unit is 2 nd ALU input	
	Read		Read registers rs and rt and put data into A and B	
Register control	Write ALU	RegWrite, RegDst=1, MemtoReg=0	Write data in ALUOut to register rd	
	Write MDR	RegWrite, RegDst=0, MemtoReg=1	Write data in MDR to register rt	



Mikrobefehl Format (Fortsetzung)



Field	Value	Active signals	Remark	
	Read PC	MemRead, IorD=0	IR (and MDR) ← Memory[PC]	
Memory Read ALU		MemRead, IorD=1	MDR ← Memory[ALUOut]	
	Write ALU	MemWrite, IorD=1	Memory[ALUOut] ← B	
	ALU	PCSource=00, PCWrite	Write ALU output into PC	
PC write control	ALUOut-cond	PCSource=01, PCWriteCond	if (ALU Zero output) PC ← ALUOut	
	jump address	PCSource=10, PCWrite	Write jump address from instr. into PC	
	Seq	AddrCtl=11	Choose next microinstruction sequentially	
Coguencina	Fetch	AddrCtl=00	Go to first microinstruction to begin new instruction	
Sequencing	Dispatch 1	AddrCtl=01	Dispatch using ROM 1	
	Dispatch 2	AddrCtl=10	Dispatch using ROM2	



Mikroprogramm für Mehrzyklen-MIPS



Address	Label	ALU control	SRC 1	SRC2	Register control	Memory	PCWrite control	Sequencing
0000	Fetch	Add	PC	4		Read PC	ALU	Seq
0001		Add	PC	Extshft	Read			Dispatch 1
0010	Mem1	Add	Α	Extend				Dispatch 2
0011	LW2					Read ALU		Seq
0100					Write MDR			Fetch
0101	SW2					Write ALU		Fetch
0110	RFormat1	Func code	Α	В				Seq
0111					Write ALU			Fetch
1000	BEQ1	Subt	Α	В			ALUOut-cond	Fetch
1001	JUMP1					_	Jump address	Fetch




Ablaufplanung (Sequencing)



Dispatch ROM 1			
Opcode Opcode name		Value	
000000	R-format	0110	
000010	j	1001	
000100	beq	1000	
100011	lw	0010	
101011	sw	0010	

Dispatch ROMs werden durch den Opcode indiziert und beinhalten die Startadressen der Mikroprogramm-Routinen die die Maschinenbefehle ausführen

Dispatch ROM 2			
Opcode Opcode name Value			
100011	lw	0011	
101011	sw	0101	





Maximale versus minimale Kodierung



- Keine Kodierung:
 - ein Bit für jedes Kontrollsignal
 - schneller, braucht aber mehr Speicherkapazität
 - Wurde für VAX 780 verwendet 400KB Mikroprogrammspeicher!
- Viel Kodierung:
 - sende Mikrobefehle durch eine Logik, um Steuersignale zu erhalten
 - Braucht weniger Speicher, ist aber langsamer
- Vertikale versus horizontale Mikro-Befehle
 - Vertikale Mikrobefehle führen einzelne Operationen aus (mein Beispiel)
 - Horizontale Mikrobefehle steuern viele Ressourcen parallel (Textbuch)
- Historischer Kontext des CISC (Complex Instruction Set Computer):
 - Zu viel Logik um die Steuerung + Rest auf einen Chip unterzubringen
 - Nutzten ROM (oder auch RAM) um Mikrobefehle zu speichern
 - Einfach, neue Befehle hinzuzufügen



Neuste DEC VAX Opcodes



SRZ	Subtract & Reset to Zero
EXP	Execute Programmer
DIH	Disable Interrupts and Hang
DIG	Disable Gravity
DIE	Disable Everything
CMD	Compare Meaningless Data
WNAM	We Need A Miracle
DOV	Divide and Overflow
WWR	Write Wring Disk
SAI	Skip All Instructions
RPM	Read Programmer's Mind






Mikroprogrammierung Abwägungen



- Mikroprogrammierung: eine Spezifikationsmethodik
 - Angemessen wenn es hunderte von Opcodes, Modi, Zyklen etc. gibt
 - Signale werden symbolisch durch Mikrobefehle dargestellt
- Spezifikationsvorteile:
 - relativ einfach zu designen und zu schreiben
 - Architektur und Mikro-Befehle können parallel entwickelt werden
- Implementierungsvorteile:
 - Einfach zu ändern, da Werte im Speicher
 - kann andere Architekturen nachbilden
 - kann internen Registern ausnutzen
- Implementierungsnachteile, langsamer da jetzt:
 - Steuerung auf dem gleichen Chip wie der Prozessor
 - ROM nicht schneller als RAM
 - Unnötig zurückzugehen und Änderungen vorzunehmen



- 1. Einsatz: Core i7
- 2008
- 45 nm
- Kombiniert festverdrahtete (FSM) Steuerung für einfache Befehle mit mikrocodierter Steuerung für komplexe Befehle (seit 80486)
- Bis zu vier Befehle werden pro Takt übersetzt in Mikro-Operationen
- Komplexe x86
 Instruktionen wurden durch einen
 Mikroprogramm abgewickelt







Fazit



- Eintaktprozessor ist unwirtschaftlich:
 - Taktperiode muss so lang dauern, wie die längste Instruktion benötigt
 - Komponenten arbeiten jeweils nur einen kleinen Teil der Gesamtzeit
- Mehrzyklenprozessor löst das Problem, indem
 - verschiedene Befehle verschiedene Anzahl Schritten dauern können
 - Einheiten mehrmals pro Befehl verwendet werden können, jedoch in unterschiedlichen Schritten/Taktzyklen
- Um dies zu erreichen, müssen wir
 - zusätzliche interne Register einführen
 - MUXs hinzufügen oder bestehende vergrößern
- Mehrzyklen-Steuerung kann spezifiziert werden durch
 - Endlicher Zustandsautomat (FSM)
 - Mikrocode
- Als nächstes: Steigerung der Leistung mit Pipelining

24.06.2014 Ben Juurlink 61



Frage aus einer früheren Prüfung



- Warum ist die Mehrzyklen-Implementierung schneller als die Eintakt-Implementierung (gleicher ISA, gleiche Technologie, etc.)?
 - a. Mehrzyklen-Implementierung hat einen niedrigeren CPI
 - b. Mehrzyklen-Implementierung führt weniger Instruktionen aus
 - c. Mehrzyklen-Implementierung ist einfacher
 - d. Mehrzyklen-Implementierung hat eine höhere Taktfrequenz