

# 混合訊號積體電源控管設計實驗室 Integrated Mixed-Signal & Power Management Design Lab.

# Lab8

2021-05-05

TA:吳宣甫 (lucky1998100212@gmail.com)


- □ IC設計流程及使用工具
- □ HSPICE語法介紹 電路檔
- □ HSPICE語法介紹 測試檔
- □ 操作流程
- Lab8 Homework

- □ IC設計流程及使用工具
- □ HSPICE語法介紹 電路檔
- □ HSPICE語法介紹 測試檔
- □ 操作流程
- Lab8 Homework


### IC設計流程及使用工具(1/2)

#### HSPICE

- 將電路元件用HSPICE語法表達
- 可觀察波形看確認你的電路是否真的滿足你的需求,並觀察一些接近真實狀況的模擬值




MnMos D G S B n\_18 W=1u L=180n MnMos out in gnd gnd n\_18 W=1u L=180n



# IC設計流程及使用工具(1/2)


#### HSPICE


- DC sweep
  - 可以對電路進行DC sweep,如在不同VGS 下的ID-VDS圖
- AC loop stability
  - 可以對電路進行AC部分的穩定度分析,並可以畫出波德圖
- Transient note analysis
  - 可以畫出不同訊號的時域分析圖



### IC設計流程及使用工具(2/2)

- □ Laker (Lab9將有較詳細介紹)
  - 用來畫出電路佈局圖,包括電晶體的尺寸 及位置、金屬層的走線...等
  - 將佈局圖進行驗證(post-simulation)後,可以的到比Pre-simulation的模擬更貼近現實的結果






Outline P.6

- □ IC設計流程及使用工具
- □ HSPICE語法介紹 電路檔
- □ HSPICE語法介紹 測試檔
- □ 操作流程
- Lab8 Homework


# HSPICE模擬





#### □ 註解符號

- 若該列的第一個字元為"\*",則後面文字敘述將不被執行,而一般習慣上也會加上"\*"做為註解的結束
- 若使用"\$"則表示後面文字敘述不會被執行



# HSPICE語法 — 電路檔(2/7)

- □ 子電路Hspice寫法
  - 同一檔案內可放入多個不同的子電路

```
***inverter***
.subckt inv IN OUT VDD GND
...
...
...
...
...
...
...
.ends
```

```
.subckt nand AB out VDD GND
...
...
```



# HSPICE語法 — 電路檔(2/7)

□ 子電路Hspice寫法

\*\*\*inverter\*\*\* <標題(HSPICE第一行默認為標題,不會執行)> IN **GND** subckt inv OUT VDD <宣告子電路> <子電路名稱> - <接腳名稱> ends 〈結束子電路宣告〉 注意:.end後面要加S **VDD** OUT 備註:Hspice語法不會分辨大小寫 IN inv **GND** 



〈電路描述〉

# HSPICE語法 — 電路檔(3/7)

- □ HPISCE 的元件定義是以元件關鍵字加名稱來描述(keyword+names)
- □ 常見的元件定義方式:


元件	關鍵字
電晶體 (MOSFET)	M (e.g. Mnmos)
電阻 (Resistor)	R (e.g. Rout)
電容 (Capacitor)	C (e.g. Cout)
子電路(Subcircuit)	X (e.g. Xinv)

- NMos
- <Name> <drain> <gate> <source> <body> <Cell Lib> <width> <length>
- MnMos gnd n\_18 W=1u L=180n out in gnd
- **Pmos**
- <Name> <drain> <gate> <source> <body> <Cell Lib> <width> <length> **M**pMos out vdd vdd p\_18 W=1u L=180n in

gnd

Technology library: cic018.1


Resistor



Capacitor


# □ 呼叫子電路(subcircuit)

#### NOR.netlist




幫他取個好聽的名字吧~

### HSPICE語法 — 電路檔(6/7)



□ 電路間的連接




Outline P.17

- □ IC設計流程及使用工具
- □ HSPICE語法介紹 電路檔
- □ HSPICE語法介紹 測試檔
- □ 操作流程
- Lab8 Homework

### HSPICE語法 — 測試檔(1/3)


□ 電路檔與測試檔寫在同一個SP檔






# HSPICE語法 — 測試檔(2/3)

□ 電路檔與測試檔寫在不同SP檔



#### inv.netlist



P.20

- HSPICE電壓語法
- □ DC電壓


<電壓名稱> <正電壓腳位> <負電壓腳位> <電壓描述>

**V**Vtest

Α

В

DC 1.8v



■ PULSE電壓

<電壓名稱> <正腳位> <負腳位>

<電壓描述>


**V**Vin

Vin

0v

PULSE(0 1.8 1n 100p 100p 20n 40n)

(pulse v1 v2 td tr tf pw per)



# 模擬結果

□ HSPICE 在每次模擬後,其結果會以檔案之形式存於工作目錄內

Output File Type	Extensi	
Output Lis	.lis	
DC Analysis Results	.sw#	
DC Analysis Measurement Results	.ms#	
AC Analysis Results	.ac#	
AC Analysis Measurement Results	.ma#	
Transient Analysis Results	.tr#	
Transient Analysis Measurement Results	.mt#	
Subcircuit Cross-Listing	.pa#	
Operating Point Node Voltages (Initial Condition)	.ic	

Outline P.22

- □ IC設計流程及使用工具
- □ HSPICE語法介紹 電路檔
- □ HSPICE語法介紹 測試檔
- □ 操作流程
- Lab8 Homework

### 操作流程


句點前有空格

- □ 登入帳號
- 最後的點一定要加
- □ % gedit xxx.sp (xxx可任意取名)
  (若無xxx.sp的話會生成xxx.sp並用編輯器開啟,若有則用編輯器開啟xxx.sp)
- □ % hspice xxx.sp –o yyy.lis(xxx, yyy可任意取名)
  - 若顯示job aborted → 表示內容有錯誤, 查看.lis 檔的錯誤訊息

```
>info: ***** hspice job aborted
lic: Release hspice token(s)
lic: total license checkout elapse time: 0.68(s)
vlsicad5:/home/user2/vlsi17/vlsi1778/Lab8_test/
```

● 若顯示job concluded → 內容沒錯誤,模擬順利完成


□ % wv & (開啟波型軟體(WaveView))





# 波形瀏覽WaveView(2/3)


3.點擊tr0並點擊toplevel





### 波形瀏覽WaveView(3/3)






Outline P.27

- □ IC設計流程及使用工具
- □ HSPICE語法介紹 電路檔
- □ HSPICE語法介紹 測試檔
- □ 操作流程
- Lab8 Homework


- □ 1. 使用hspice建立inverter、nand、nor電路,電晶體長寬比如下圖
- □ 2. 使用gedit指令建立circuit.sp
- □ 3. 請在circuit.sp檔案內寫下你的電路描述




#### Lab8 — Homework 1-2

- □ 使用gedit指令建立測試檔testbench.sp
- □ 電源名稱及說明如下,請依照規定輸入
- □ 記得要加入cic018.|檔案!!否則不能模擬!!

輸入訊號	in	PULSE(0 1.8 0 0.1n 0.1n 20n 40n)
	А	PULSE(0 1.8 0 0.1n 0.1n 20n 40n)
	В	PULSE(0 1.8 0 0.1n 0.1n 40n 80n)
	С	PULSE(0 1.8 0 0.1n 0.1n 20n 40n)
	D	PULSE(0 1.8 0 0.1n 0.1n 40n 80n)
輸出訊號	out_1	
	out_2	
	out_3	
直流電壓	VDD	1.8V
接地	GND	0V
模擬時間	160ns	





```
*******circuit******
.subckt XXX
.ends
```



- □ 1. 請設計一個inverter、nand、nor電路且進行模擬(檔名: circuit.sp)
- □ 2. 請截取 terminal 顯示 job concluded 的圖
- □ 3. 截取 WaveView 中 in、A、B、C、D、out\_1、out\_2、out\_3 的波形(反白)
- □ 4. 任何建議歡迎提出(可寫可不寫,僅做為下禮拜上課方式的參考),如:
  - 是否跟得上上課速度
  - 今天講解內容的難易度
  - 任何對於助教今天講解不清楚的地方
  - 以及其他你想建議我們助教的事情或想跟助教說的話
- □ 5. 檔案名稱格式為: Lab8\_學號.pdf (不是 pdf 檔及檔案名稱錯誤會扣分)
- □ 6. 報告格式的word 檔案已上傳至moodle, 請至moodle下載
- □ 7. 將Lab8\_學號.pdf、circuit.sp、testbench.sp壓縮成Lab8\_學號.zip並上傳至 moodle
- 8. 請於 2021/05/12 下午 15:00 以前上傳至 moodle, 逾期依扣分規定計算

