
這次的專案是我的 verilog 處女作,一開始對於環境相當陌生,經過上網查詢後變得越來越上手,實作過程中為了觀察 glitch 的發生,測資試了許多組發現 gate 的 delay 和測資是造成其的主要原因

Circuit 1:

有 glitch 的發生:



source code:

```
`timescale 1 ns/100ps
module t_c1;
wire F;
reg A,B,C,D;
`timescale 1 ns/100ps
module c1(A,B,C,D,F);
output F;
input A,B,C,D;
                                                                                             c1 M1(A,B,C,D,F);
wire w1,w2,w3,w4,w5,w6;
                                                                                                         A=1'b0; B=1'b0; C=1'b0; D=1'b0;

#200 A=1'b0; B=1'b0; C=1'b0; D=1'b1;

#200 A=1'b0; B=1'b0; C=1'b1; D=1'b0;


#200 A=1'b0; B=1'b0; C=1'b1; D=1'b1;

#200 A=1'b0; B=1'b1; C=1'b0; D=1'b0;

#200 A=1'b0; B=1'b1; C=1'b0; D=1'b1;
not #(10)G1(w5,B);//b'
not #(10)G2(w6,C);//c'
nand #(30)G3(w1,C,D);
nand #(30)G4(w2,w5,w1);
                                                                                                         #200 A=1'b0; B=1'b1; C=1'b1;
#200 A=1'b0; B=1'b1; C=1'b1;
#200 A=1'b0; B=1'b1; C=1'b1;
#200 A=1'b1; B=1'b0; C=1'b0;
#200 A=1'b1; B=1'b0; C=1'b0;
#200 A=1'b1; B=1'b0; C=1'b1;
#200 A=1'b1; B=1'b0; C=1'b1;
#200 A=1'b1; B=1'b1; C=1'b0;
nand #(30)G5(w3,A,w2);
nand #(30)G6(w4,B,w6);
                                                                                                                                                     D=1'b1;
D=1'b0;
nand #(30)G7(F,w3,w4);
endmodule
                                                                                             end
initial #2600 $finish;
initial $dumpvars;
```

circuit2

有 glitch 的發生:



source code:


```
timescale 1 ns/100ps
module t_c2;
wire F;
reg A,B,C,D;
                    `timescale 1 ns/100ps
                   module c2(A,B,C,D,F);
                   output F;
                                                                                                                                                                               c2 M1(A,B,C,D,F);
                   input A,B,C,D;
                  wire w1,w2,w3,w4,w5,w6,w7;
                                                                                                                                                                                               begin

A=1'b0; B=1'b0; C=1'b0; D=1'b0;

#200 A=1'b1; B=1'b1; C=1'b0; D=1'b1;
#200 A=1'b1; B=1'b2; C=1'b1; D=1'b1;
#200 A=1'b8; B=1'b2; C=1'b1; D=1'b1;
#200 A=1'b0; B=1'b1; C=1'b0; D=1'b0;
#200 A=1'b0; B=1'b1; C=1'b0; D=1'b1;
#200 A=1'b0; B=1'b1; C=1'b0; D=1'b1;
#200 A=1'b0; B=1'b1; C=1'b1; D=1'b1;
#200 A=1'b1; B=1'b0; C=1'b0; D=1'b1;
#200 A=1'b1; B=1'b2; C=1'b0; D=1'b1;
#200 A=1'b1; B=1'b2; C=1'b0; D=1'b1;
#200 A=1'b1; B=1'b1; C=1'b1; D=1'b0;
#200 A=1'b1; B=1'b1; C=1'b1; D=1'b1;
#200 A=1'b1; B=1'b1; C=1'b1; D=1'b1;
#200 A=1'b1; B=1'b2; C=1'b1; D=1'b1;
#200 A=1'b1; B=1'b2; C=1'b1; D=1'b1;
#200 A=1'b1; B=1'b2; C=1'b1; D=1'b1;
end
                  not #(10)G1(w1,A);//a'
not #(10)G2(w2,B);//b'
                   not #(10)G3(w3,D);//d'
                   nor #(30)G4(w4,w1,B);
                   nor #(30)G5(w5,A,w2);
                   nor #(30)G6(w6,C,w3);
                   nor #(30)G7(w7,w4,w5);
                   nor #(30)G8(F,w7,w6);
15
                   endmodule
17
```

circuit3

沒有 glitch 發生:



將 And Gate 的延遲改成 20 ----→ 有 glitch 發生

