

版本更新说明		
版本号	更新日期	更新描述:
V1.0	2022.12.20	初始版本
V1.1	2023.03.22	单线Flash电路SI和SO之间增加串联电阻




产品设计安全规范: 1.VPWR, VBAT, IOVDD的电容必须保证质量和容量, 电容耐压值应大于工作电压一倍以上; 2.锂电方案必须带锂保,如果电池不带锂保,硬件设计需添加过流过放电路。 3.外露接口和后焊物料: USB座, SD卡, linein插座, 充电输入, 电池等, 做好静电和浪涌保护措施, 整机ESD应符合最低标准,接触±4K,空气±8K。 设计注意事项: I.主控IC内置锂电池充电管理(Ibat≤120mA@VPWR>4.6V),VPWR输入集成路径管理, VBAT无电池时, VPWR输入可供系统正常工作 2.VBAT输入电压≤5V, VPWR输入电压≤6V, VPWR不做充电输入时可做GPIO功能; 3.IOVDD(3.3V/100mA@0.3Vdrop)常输出状态,电压档位可调,软件无法关断(软开机方案注意避免漏电); IOVDD必须连接去耦电容接VSS, layout时必须保证去耦电容良好的去耦路径,必要时可以适当增加IOVDD的电容量; 4GPIO的电压输入范围:  $VSS \leq VIo \leq IOVDD$ ,超出范围有损坏风险; 5.所有GPIO都支持三态输出和内置上下拉电阻配置,可配置唤醒/中断功能,同时支持多达12路唤醒IO; 6.PD口是flash驱动接口,也是内置flash的驱动接口,AO型号为外置flash方案,支持最大64Mbyte容量; 7.PA0的MICLDO功能为麦克风供电输出,可软件配置电压输出档位 8.PC3的SDPG功能为SD卡供电输出,Imax < 60mA, Ron < 3Ω@IOVDD=3.2V, 软件可关断; 9.PAS默认长按复位,VPWR支持长按复位检测,长按复位时间最长可配置16s,复位功能可屏蔽: 10.支持重映射的外设接口;SDIO,SP1(1),12C,UART(0&1),PWM,Qdec,IRDA,可映射到任意IO(除PD口); 11.集成FullSpeed USB接口, USBDM和DP可做GPIO使用, 休眠状态下只支持输入状态; 12.MIC0/1内置PGA,隔直输入幅度≤1Vpp,Audio ADC采样; 13.AINL/R隔直输入幅度≤2Vpp, 纯模拟通路输出到DAC, linein需要ADC采样时, 可输入到MIC0/1; 14.DAC输出方式:单声道DACL; 15.AVSS音频地和VSS数字地必须短接,外置功放时请参考硬件指南原理图中说明; 16.必要测试点: VBAT/VPWR, USBDM, USBDP, VSS; 17.开发和量产,芯片必须使用IT2烧写校验,flash方案支持USB升级;

18.IO分配时, MIC, AUX和DAC等模拟信号必须远离PWM, CLK, DAT等数字翻转信号, 避免相邻干扰。



AD165A0没有内置flash, pin1,2,3分别是PD1/PA11,PD0/PA10,PD3/PA9两个IO合邦AD165A4有内置flash, pin1,2,3分别是PA11,PA10,PA9,没有PD1,PD0,PD3



**MCU**