ЛАБОРАТОРНАЯ РАБОТА №4: СОПРОЦЕССОР CORDIC-АЛГОРИТМА

1.1. Цель работы

Составить VHDL описание CORDIC-процессора, получить временные диаграммы его работы, оценить объем занимаемых ресурсов и быстродействие.

1.1.1. Теоретические сведения

1.1.1.1. 2-D CORDIC-алгоритм Вычислительный алгоритм CORDIC, предложенный Волдером и позднее развитый Вальтером, представляет собой алгоритм, оперирующий двумерными (2D) векторами для вычисления вращений, используя простые арифметические примитивы: сдвиг и сложение. Вращение вектора $\mathbf{x} = [x_1 \ x_2]^T$ на угол φ может быть описан произведением данного вектора на соответствующую матрицу вращения $\mathbf{R}_2(\varphi)$:

$$\begin{bmatrix} y_1 \\ y_2 \end{bmatrix} = \underbrace{\begin{bmatrix} \cos \varphi & -\sin \varphi \\ \sin \varphi & \cos \varphi \end{bmatrix}}_{\mathbf{R}_2(\varphi))} \underbrace{\begin{bmatrix} x_1 \\ x_2 \end{bmatrix}}_{\mathbf{x}}$$
(1.1)

С другой стороны это выражение описывает произведение комплексного числа $(x_1 + jx_2)$ на комплексную экспоненту $e^{-j\varphi}$. CORDIC-алгоритм аппроксимирует матрицу вращения произведением N элементарных вращений $\mathbf{R}_2(i)$:

$$\mathbf{R}_{2}\left(\varphi\right) = \prod_{i=0}^{N-1} \mathbf{R}_{2}(i). \tag{1.2}$$

$$\mathbf{R}_{2}(i) = \left(1 + \delta t_{i}^{2}\right)^{-1/2} \mathbf{U}_{2}(i),$$

$$\mathbf{U}_{2}(i) = \begin{bmatrix} 1 & -\delta \cdot \sigma(i)t_{i} \\ \delta \cdot \sigma(i)t_{i} & 1 \end{bmatrix},$$
(1.3)

где $U_2(i)$ — ненормализованная часть $\mathbf{R}_2(i)$, $\delta=1$, если вращение в евклидовом пространстве, $\delta=-1$, если вращение осуществляется в псевдоевклидовом пространстве (гиперболическое вращение), $t_i=2^{-i}$. Параметры $N, \sigma(i), i,$ подбираются таким образом, что результат произведения (1.2) аппроксимирует вращение на угол

$$\varphi \approx \sum_{i=0}^{N-1} \sigma(i) \cdot 2^{-i}, \tag{1.4}$$

где N —число вращений, а параметр $\sigma(i) \in \{-1,1\}$ определяет направление вращения для оставшейся части угла.

СОRDIC-алгоритм состоит из двух процессов: итерационного процесса вращения и процесса масштабирования. На каждой итерации входной вектор $\mathbf x$ поворачивается на угол 2^{-i} , но результат вращения не соответствует фиксированному радиусу — длина вектора увеличивается на величину $(1+2^{-2i})^{1/2}$, т. е. необходима нормализация размера вектора, которая выполняется в процессе масштабирования. Таким образом, на итерации для соответствующего входного вектора $\mathbf x = [x_1(i) \ x_2(i)]^T$ выходной вектор $\mathbf x(i+1) = [x_1(i+1) \ x_2(i+1)]^T$ вычисляется следующим образом:

$$\mathbf{x}(i+1) = \mathbf{U}_2 \cdot \mathbf{x}(i),\tag{1.5}$$

$$\varphi(i+1) = \varphi(i) - \sigma(i)2^{-i}, \text{ для } i = \overline{0, N-1}, \tag{1.6}$$

где U_2 представляет собой оператор микровращения на i-й итерации CORDIC алгоритма; $\varphi(i)$ — оставшийся угол после i-й итерации. Структура модуля CORDIC алгоритма (1.5) и (1.6) показана на рисунке 1.1.




Рисунок 1.1. - Структура модуля CORDIC-алгоритма

Амплитуда результата нормализуется на этапе масштабирования после окончания итерационного этапа: выходной вектор $\mathbf{x}(N)$ делится на масштабный фактор $T = \prod_{i=0}^{N-1} \left(1 + 2^{-2i}\right)^{1/2}$. Итак, окончательный результат \mathbf{x}_{out} CORDIC-алгоритма может быть представлен как

$$\mathbf{x}_{out}(N) = \frac{1}{T}\mathbf{x}(N) = \left(\prod_{i=0}^{N-1} \left(1 + 2^{-2i}\right)^{1/2}\right)^{-1} \cdot \mathbf{x}(N)$$
 (1.7)

Таким образом, масштабирование требует дополнительной вычислительной операции, но, если масштабный фактор представить в виде

$$\frac{1}{T} = \sum_{i=0}^{S-1} \sigma(s) \cdot 2^{-i(s)},\tag{1.8}$$

где $\sigma(s)$ и $0 \le i(s) \le N-1$, тогда процесс масштабирования может быть описан рекурсивным выражением: пусть $\mathbf{x}(0) = 0$ и $\mathbf{S} = \mathbf{x}_{out}(N)$, тогда

$$\mathbf{x}(s+1) = \mathbf{x}(s) + \sigma(s) \cdot 2^{-i(s)} \mathbf{x}(N) \tag{1.9}$$

В стандартной CORDIC-технике параметры алгоритма равны: $\sigma(i) \in \{-1, 1\}$, $i = \overline{0, N-1}$ и N = B, где B — число разрядов в двоичном представлении компонент векторов, т. е. сдвиг и знак оператора направления вращения для обоих процессов как итерационного, так и масштабирования определяются в режиме онлайн на основе входных данных. Выбор соответствующих параметров алгоритма определяет фиксированное число микровращений (итераций).

1.1.1.2. Структура вычислительного модуля сопроцессора CORDIC-алгоритма Вычислительный модуль CORDIC-алгоритма рассматриваемый в данном разделе, выполняет арифметические операции и операции сдвига над числами с фиксированной запятой формата Q16.15 (правильные дроби с длиной слова 16 бит). Структурная схема АЛУ сопроцессора CORDIC-алгоритма показана на рис. 1.2.




Рисунок 1.2. - АЛУ сопроцессора CORDIC

В состав АЛУ входят пять регистров: Р1 и Р2 — хранят промежуточные значения координат вектора, в регистры Р3 и Р4 записываются результаты вычисления CORDIC-алгоритма после масштабирования, Р5 хранит закодированную последовательность, задающую угол поворота. Кроме регистров в АЛУ находятся два сумматора (SM), два сдвигателя (СД), а также четыре мультиплексора (МUХ) и схема масштабирования. Поскольку сопроцессор CORDIC-алгоритма предназначен для совместной работы с RISC-процессором, его интерфейс должен быть совместим с упрощенным интерфейсом шины данных для выполнения транзакций чтения и записи:

```
entity CORDIC_coprocessor is

Port (

address : in STD_LOGIC_VECTOR (31 downto 0);

we : in STD_LOGIC;

clk : in STD_LOGIC;

data_w : in STD_LOGIC_VECTOR (31 downto 0);

data_r : out STD_LOGIC_VECTOR (31 downto 0)

);

end CORDIC coprocessor;
```

С точки зрения RISC-процессора сопроцессор CORDIC-алгоритма является портом ввода-вывода отображенным на память. С точки зрения разработчика программного обеспечения работа с сопроцессором аналогична записи в ячейки физической памяти.

В начале работы RISC-процессор должен обратиться к регистру состояния сопроцессора CORDIC по адресу 80000810h, если в младшем прочитанном разряде находится «1», то сопроцессор занят, иначе можно начать работу с сопроцессором. Для запуска сопроцессора необходимо записать в регистр данных сопроцессора по адресу 80000800h входную информацию в следующем виде:

Координата Х			Координата Ү			Угол поворота		
31		20	19			7		0

Рисунок 1.3. – Формат данных передаваемых в сопроцессор CORDIC-алгоритма

Предполагается, что координаты передаются в формате с фиксированной запятой (в дополнительном коде) в виде дроби, при этом под знак отводится один бит, а под дробную часть 11 бит. Как известно, последовательность определяющая угол поворота, содержит либо «1», либо «-1». В данном случае «1» кодируется единицей, а «-1» кодируется нулем. Так как для кодирования угла отводится только 8 бит, то следовательно используется 8 базовых углов в алгоритме CORDIC, из этого следует, что масштабирование выходных результата

можно выполнить как аппросимацию множителя степенями двойки. На основании структурной схемы на рис.1.2 можно составить VHDL-описание АЛУ сопроцессора CORDIC (раздел 1.4.1).

1.1.1.3. Варианты заданий лабораторных работ В таблице 1.1 приведены варианты заданий.

Таблица 1.1. — Варианты заданий

Вариант	Устройство				
1	Устройство вращения на основе CORDIC-алгоритма в евклидовом простран-				
	стве ($\delta = +1$) на фиксированный угол $\varphi = \pi/6$, разрядность слова $B = 12$, число				
	итераций алгоритма $N=6$				
2	Устройство вращения на основе CORDIC-алгоритма в евклидовом простран-				
	стве ($\delta = +1$) на фиксированный угол $\varphi = 3\pi/7$, разрядность слова $B = 8$, число				
	итераций алгоритма $N=8$				
3	Устройство вращения на основе CORDIC-алгоритма в евклидовом простран-				
	стве ($\delta = +1$) на фиксированный угол $\varphi = 3\pi/8$, разрядность слова $B = 6$, число				
	итераций алгоритма $N=6$				
4	Устройство вращения на основе CORDIC-алгоритма в евклидовом простран-				
	стве ($\delta = +1$) на фиксированный угол $\varphi = 5\pi/9$, разрядность слова $B = 14$, число				
	итераций алгоритма $N=7$				

1.2. Порядок выполнения работы

- 1. Изучить теоретические сведения по теме лабораторной работы.
- 2. Получить у преподавателя задание для выполнения практической части работы.
- 3. На языке VHDL составить структурное описание устройства в соответствии с вариантом.
- 4. Синтезировать устройство, проверить его работу. Оценить быстродействие, количество занимаемых в ПЛИС ресурсов и энергопотребление.
- 5. Показать результат работы устройства преподавателю.
- 6. Оформить и защитить отчет по лабораторной работе.

1.3. Содержание отчёта

- 1. Цель работы.
- 2. Схема синтезируемого устройства.

- 3. Описание устройства на VHDL с комментариями, листинг исходных текстов.
- 4. Временные диаграммы симуляции работы устройства.
- 5. Листинг отчета синтезатора о быстродействии, количестве занятых ресурсов.
- 6. Выводы по работе.

1.4. Задание повышенной сложности

Задание не является обязательным. Выполняется на выбор.

- 1. Реализовать на основе CORDIC-процессора генератор функций $\sin u \cos c$ заданной угловой скоростью ω .
- 2. Параметры и состояние CORDIC-процессора задаются через регистровый файл с помощью интерфейса AXI-Lite.
- 3. CORDIC-процессор выполнен по полностью конвейерной схеме и реализует axi_stream_master и axi_stream_slave для соответствующих входов и выходов.

1.4.1. Реализация CORDIC-алгоритма в режиме вращения

VHDL-описание реализации сопроцессора для фиксированных углов вращения:

```
library ieee;
     use ieee.std logic 1164.all;
     use ieee.numeric std.all;
  entity CORDIC coprocessor is
       Port (
          address: in STD_LOGIC_VECTOR (31 downto 0);
           reset : in STD LOGIC;
           we : in STD LOGIC;
           clk : in STD LOGIC;
10
           data w : in STD LOGIC VECTOR (31 downto 0);
11
           data r : out STD LOGIC VECTOR (31 downto 0)
       );
  end CORDIC coprocessor;
14
15
  architecture rtl of CORDIC coprocessor is
17
18
  -- Выходные сигналы мультиплексоров (MUX)
20 signal mux X, mux Y : std_logic_vector(15 downto 0);
21 -- Выходные сигналы сумматоров (SM)
  signal add X, add Y : std logic vector(15 downto 0);
23 -- Выходные регистров Р1 и Р2
```

```
signal reg X, reg Y : std_logic_vector(15 downto 0);
  -- Выходные сигналы сдвигателей (СД)
   signal shf X, shf Y : std logic vector(15 downto 0);
   -- Выходной сигнал мультиплексора для блока масштабирования
27
   signal mux sc : std logic vector(15 downto 0);
   -- Промежуточные сигналы для блока масштабирования
  signal sc_tmp_1 : std_logic_vector(15 downto 0);
   signal sc tmp 3 : std logic vector(15 downto 0);
31
   signal sc tmp 6 : std logic vector(15 downto 0);
   signal sc tmp 9 : std_logic_vector(15 downto 0);
33
  signal sc tmp 13 : std logic vector(15 downto 0);
34
  -- Выход блока масштабирования
  signal sc output : std logic vector(15 downto 0);
  -- Выходные регистры координат Х и Ү
37
   signal reg out X : std logic vector(15 downto 0);
   signal reg out Y : std logic vector(15 downto 0);
   signal reg angle : std_logic_vector(7 downto 0);
42
   --....ДЕКЛАРАЦИЯ СИГНАЛОВ
   -- Состояния автомата управления
  constant a1 : STD LOGIC VECTOR (2 downto 0) := "000";
  constant a2 : STD LOGIC VECTOR (2 downto 0) := "001";
   constant a3 : STD LOGIC VECTOR (2 downto 0) := "010";
  constant a4 : STD LOGIC VECTOR (2 downto 0) := "011";
   constant a5 : STD LOGIC VECTOR (2 downto 0) := "111";
   -- Управляющие сигналы
50
  signal c1 : std logic:='0'; -- управление мультиплексорами
  signal c2 : std logic:='0'; -- управление регистрами
  signal c3 : std_logic:='0'; -- сигнал управления счетчиком (cnt++)
  signal c4 : std logic:='0'; -- управление сумматорами/вычитателями
  signal c5 : std logic:='0'; -- управление мультиплексором
   signal c8 : std logic:='0'; -- управление регистром, хранящим угол.
  signal c6 : std logic:='0'; -- управление записью в регистр РЗ
  signal c7 : std logic:='0'; -- управление записью в регистр Р4
  signal ff busy : std logic:='0'; -- флаг занятости
  signal ff busy rst : std logic:='0'; -- сброс флага занятости
   signal cnt : std logic vector (2 downto 0):="000";
   signal state, next state : std_logic_vector(2 downto 0):="000";
63
  begin
65
66
   --...ОПИСАНИЕ APXИTEКТУРЫ
   --....Флаг занятости
  busy: process(clk)
69
  begin
   if rising_edge(clk) then
71
       if (c1 = '1') then
72
           ff busy <= '1'; -- установка флага занятости
73
       elsif (ff busy rst='1') then
74
           ff busy <= '0';
75
       end if;
   end if;
  end process;
```

```
79
   --...Управляющий автомат (Мили)
   -- Память автомата
81
   SYNC PROC: process (clk)
82
   begin
83
   if rising edge(clk) then
        if (reset = '1') then
85
            state <= a1;
86
87
        else
            state <= next state;</pre>
88
        end if;
   end if;
   end process;
91
92
    --Декодирование выходных сигналов
   OUTPUT DECODE: process (state, we, address)
94
   begin
95
96
        case (state) is
            when a1=>
97
                 -- Проверка условия х1
98
                 if address = x''80000800'' and we = '1' and ff busy = '0' then
99
                     -- управление входными мультиплексорами и сброс счетчика cnt
100
                     c1 <= '1';
101
                     c2 <= '1'; -- запись данных в регистры P1/P2
102
                     с8 <= '1'; -- запись данных в регистр угла поворота (Р5)
103
                 else
104
                     c1 <= '0'; c2 <= '0';
105
                     c8 <= '0';
                 end if;
107
                 c3 <= '0';
108
109
                 -- Подключаем к блоку масштабирования регистр Р1
                 c5 <= '0'; c6 <= '0';
110
                 c7 <= '0'; ff busy rst<='0';
111
            when a2=>
112
                 -- управление входными мультиплексорами
113
                 c1 <= '0';
114
                 -- запись результата сложения/вычитания в регистры Р1/Р2
115
                 c2 <= '1';
116
                 c3 <= '0'; c5 <= '0';
117
                 c6 <= '0'; c7 <= '0';
118
                 c8 <= '0'; ff busy_rst<='0';
119
            when a3=>
120
                 c1 <= '0'; c2 <= '0';
121
                 c3 <= '1'; -- увеличиваем счетчик (cnt) на единицу
122
                 c5 <= '0'; c6 <= '0';
123
                 c7 <= '0'; c8 <= '0';
124
                 ff busy rst<='0';</pre>
125
            when a4=>
126
                 if (cnt="111") then
127
                     c6 <= '1'; -- запись результата в регистр Р3
128
                 else
129
                     c6 <= '0';
130
                 end if;
131
                 c1 <= '0'; c2 <= '0';
132
                 c3 <= '0'; c5 <= '0';
133
```

```
c7 <= '0'; c8 <= '0';
134
                                                          ff busy rst<='0';</pre>
135
                                           when a5=>
136
                                                          c1 <= '0'; c2 <= '0';
137
                                                          c3 <= '0';
138
                                                          c5 <= '1'; -- подключаем регистр Р2 к блоку масштабирования
139
                                                          c6 <= '0'; c8 <= '0';
140
                                                          c7 <= '1'; -- запись результата в регистр P4
141
                                                          ff busy rst<='1';
142
                                           when others=>
143
                                                          c1 <= '0'; c2 <= '0';
144
                                                          c3 <= '0'; c5 <= '0';
145
                                                          c6 <= '0'; c7 <= '0';
146
                                                          c8 <= '0'; ff busy rst<='0';
147
                            end case;
             end process;
149
150
151
            NEXT STATE DECODE: process (state, we, address, cnt)
152
            begin
153
                            next state <= state; -- по-умолчанию остаемся в том же состоянии
154
155
                            case (state) is
                                           when a1 \Rightarrow
156
                                                           if address = x''80000800'' and we = '1' and ff busy = '0' then
157
                                                                         next state <= a2;</pre>
158
                                                          end if;
159
                                           when a2 => next_state <= a3;</pre>
160
                                           when a3 => next state <= a4;</pre>
                                           when a4 =>
162
                                                           -- Если не выполнили все микроповороты - продолжаем.
163
                                                          if (cnt="111") then
164
                                                                         next state <= a5;</pre>
165
                                                          else
166
                                                                         next state <= a2;</pre>
                                                          end if;
168
                                           when a5 => next state <= a1;</pre>
169
                                           when others =>
170
                                                          next state <= a1;</pre>
171
                            end case;
172
            end process;
173
174
             -- выдача на шину либо сигнала занятости, либо выходных данных
175
            data r<= reg out X\&reg out Y when ((address = x"80000800") and (we='0'))
176
             else
177
                             (x"00000000"\&"000"\&ff busy) when ((address = x"80000810") and (we='0'))
178
            else "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;;
179
180
181
             ----- АЛУ сопроцессора CORDIC -----
182
             --.... Мультиплексор для координаты Х
           mux_X \le data_w(31) \& data_w(3

    c1='1' else add X;

             --.... Мультиплексор для координаты Ү
185
          mux Y <= data w(19) &data w(19
              \hookrightarrow c1='1' else add Y;
```

```
187
                188
               process (clk)
189
               begin
190
                if rising edge(clk) then
191
                                  if (c2='1') then
192
                                                   reg_X <= mux_X;</pre>
193
                                                   req Y <= mux Y;
194
                                  end if;
195
               end if;
196
               end process;
197
198
                --....Регистр угла поворота (на схеме Р5)
199
               process (clk)
200
               begin
201
               if rising edge(clk) then
202
                                  if (c8='1') then
203
204
                                                    reg angle <= data w (7 downto 0);
                                  end if;
205
               end if;
206
                end process;
207
208
                 --....Сдвигатель для регистра Х
209
                shf X <=reg X when cnt="000" else reg X(15) &reg X(15 downto 1) when cnt="001"
210
                  ⇔ else
                                                   reg_X(15)&reg_X(15)&reg_X(15 downto 2) when cnt="010" else
211
                                                    reg X(15) &reg X(15) &reg X(15) &reg X(15) &reg X(15) downto 3) when cnt ="011" else
212
                                                   reg X(15) &reg X(15) &reg X(15) &reg X(15) &reg X(15 downto 4) when cnt="100"
213

→ else

                                                   reg X(15) &reg X(15) &
214

    cnt="101" else

                                                    reg X(15)&reg X(15)&reg X(15)&reg X(15)&reg X(15)&reg X(15)
215

    downto 6) when cnt="110" else

216
                                                       \rightarrow reg_X(15) &reg_X(15) &reg_X(
                                                       \hookrightarrow downto 7);
217
                            ..... Сдвигатель для регистра Ү
218
                 shf Y <=reg Y when cnt="000" else
219
                                                   reg Y(15) & reg Y(15 downto 1) when cnt="001" else
220
                                                    reg Y(15)&reg Y(15)&reg Y(15 downto 2) when cnt="010" else
221
                                                   reg Y(15) &reg Y(15) &reg Y(15) &reg Y(15 downto 3) when cnt="011" else
222
                                                   reg Y(15)&reg Y(15)&reg Y(15)&reg Y(15) &reg Y(15 downto 4) when cnt="100"
223
                                                       → else
                                                   reg Y(15) &reg Y(15) &
224

    cnt="101" else

                                                    reg Y(15)&reg Y(15)&reg Y(15)&reg Y(15)&reg Y(15)&reg Y(15)&reg Y(15)
225

    downto 6) when cnt="110" else

226
                                                                   reg Y(15) & reg

    downto 7);

227
                  --.......Сумматоры (на схеме SM)
228
               process (shf X, shf Y, reg X, reg Y, c4)
              begin
230
```

```
if c4 = '1' then -- 1 coded as 1; -1 coded as 0
231
                                                                         add X <= std logic vector(signed(reg X) - signed(shf Y));</pre>
232
                                                                         add Y <= std logic vector(signed(reg Y) + signed(shf X));</pre>
233
                                               else
234
                                                                         add X <= std logic vector(signed(req X) + signed(shf Y));
235
                                                                        add Y <= std logic vector(signed(reg_Y) - signed(shf_X));</pre>
                                                end if;
237
                      end process;
238
                       --.... Мультиплексор выбора направления поворота
240
                       c4 <= reg angle(7) when cnt="000" else
241
                                                         reg angle(6) when cnt="001" else
242
                                                          reg angle(5) when cnt="010" else
243
                                                         reg angle (4) when cnt="011" else
244
                                                           reg angle(3) when cnt="100" else
                                                         reg angle(2) when cnt="101" else
246
                                                         reg angle(1) when cnt="110" else
247
                                                          reg angle (0);
248
249
                      250
                    mux sc \leq reg X when c5='0' else reg Y;
251
252
                  --....Блок масштабирования
253
                      -- sc = 2^{-1} + 2^{-3} - 2^{-6} - 2^{-9} - 2^{-13}
                 sc tmp 1 \le \max sc(15) \& \max sc(15 \ downto \ 1);
                  sc tmp 3 \le \max sc(15) \cdot \min sc(15) 
256
                  sc tmp 6 <=
                         → mux sc(15) &mux sc(15) &mux sc(15) &mux sc(15) &mux sc(15) &mux sc(15) &mux sc(15)

    downto 6);

                   sc tmp 9 <=
258
                         \rightarrow mux sc(15) &mux sc(15) &m

    downto 9);

                      sc tmp 13 <= mux sc(15) &mux 
259
                                                                                                        mux sc(15) &mux sc
260
                                                                                                        mux sc(15) &mux sc(15) &mux sc(15 downto 13);
261
262
                      sc output <= std logic vector(</pre>
263
                                                                                                        signed(sc tmp 1) + signed(sc tmp 3) - signed(sc tmp 6) -

    signed(sc tmp 9) - signed(sc tmp 13));

265
                       --....Выходные регистры для координат X и Y (на схеме Р3 и Р4)
                    process (clk)
267
                    begin
268
                      if rising edge(clk) then
                                               if (c6='1') then
270
271
                                                                       reg_out_X <= sc_output;</pre>
                                               end if;
272
                                               if (c7='1') then
273
                                                                       reg out Y <= sc output;
274
                                                end if;
                  end if;
276
                    end process;
277
                        --....Счетчик циклов
                    process(clk)
                begin
280
```

```
if rising edge(clk) then
281
            if (c1='1') then -- сброс счетчика
282
                 cnt<=(others=>'0');
283
            elsif c3='1' then -- увеличение счетчика на единицу
284
                 cnt<= std logic vector(unsigned(cnt) + 1);</pre>
285
            end if;
286
        end if;
287
    end process;
288
   end;
290
291
292
    --- Запуск в симуляторе Modelsim:
293
   --- 1) Перейти в директорию c vhdl файлами
294
    --- 2) vlib work
   --- 3) vmap work
296
   --- 4) vcom cordic.vhdl
297
   --- 5) vsim -novopt work.cordic module tb
   --- 6) do wave.do
   --- 7) run 2000 ns
300
   --- Перезапуск и компиляция:
302
   --- 1) vcom cordic.vhdl
303
    --- 2) restart -f ; run 2000 ns
304
305
   library ieee;
306
        use ieee.numeric std.all;
307
        use ieee.std logic 1164.all;
309
    entity cordic module tb is
310
311
312
    architecture cordic module tb arch of cordic module tb is
313
314
        constant clk period : time := 10 ns; -- ! clk period
315
316
        component CORDIC coprocessor is
317
        Port (
            address: in STD_LOGIC_VECTOR (31 downto 0);
319
            reset : in STD LOGIC;
320
                    : in STD LOGIC;
            we
321
            clk
                   : in STD LOGIC;
322
            data w : in STD LOGIC VECTOR (31 downto 0);
323
            data r : out STD LOGIC VECTOR (31 downto 0)
325
        );
        end component CORDIC coprocessor;
326
327
        signal clk : std logic := '1';
328
        signal reset : std logic := '1';
329
        signal we : std logic;
        signal data w : STD LOGIC VECTOR (31 downto 0);
331
        signal data r : STD LOGIC VECTOR (31 downto 0);
332
        signal address: STD_LOGIC_VECTOR (31 downto 0) := x"80000800"; -- адресс
333
        ⇔ регистра данных
334
```

```
signal test : STD_LOGIC_VECTOR(31 downto 0);
335
336
        alias X : STD LOGIC VECTOR(11 downto 0) is test (31 downto 20);
337
        alias Y : STD_LOGIC_VECTOR(11 downto 0) is test (19 downto 8);
338
        alias MU : STD_LOGIC_VECTOR( 7 downto 0 ) is test (7 downto 0);
339
340
   begin
341
342
        clk <= not clk after clk period;</pre>
343
        reset <= '0' after 2*clk period;</pre>
344
345
        DUT: CORDIC coprocessor
            port map ( clk => clk, reset => reset, we => we, address => address,
347
             \hookrightarrow data_w => data_w, data_r => data_r);
348
            process
349
            begin
350
                    we <= '0';
351
                    address <= x"80000800";
352
                    X <= "011111111111";
353
                    Y <= "00000000000";
354
                    MU <= "10101101";
355
                 wait for 10*clk period;
356
                    data w <= test;</pre>
357
                    we <= '1';
358
                 wait for 2*clk period;
359
                      we <= '0';
360
361
                 wait for 200*clk period;
             end process;
362
363
   end;
```