


Institutt for datateknikk og informasjonsvitenskap

Eksamensoppgåve i TDT4160 datamaskiner og digitalteknikk

Fagleg kontakt under eksamen: Johannes H. Je	nsen	
Tlf.: 454 71 010		
Eksamensdato: 7. august 2018		
Eksamenstid (frå-til): 9:00 – 13:00		
Hjelpemiddelkode/Tillatne hjelpemiddel: D: Inge	n prenta eller handskrivne	hjelpemiddel
tillatne. Bestemt, enkel kalkulator tillaten.		J 1
Annan informasjon:		
Målform/språk: nynorsk		
Sidetal (utan framside): 8		
Sidetal vedlegg: 3		
Informasjon om trykking av eksamensoppgåve		
Originalen er:		Kontrollert av:
1-sidig x 2-sidig □		
svart/kvit x fargar □	Dato	Sign
Skjema for fleire val? □		

Oppgåve 1 Oppstart, litt av kvart (25 %)



Forklar kort:

Samanheng mellom samleband (pipeline) djupn (mengd steg) og ILP. i)

ii) Even	tuelle ulemper med djupe samleband.	
		J
Iemory wa osessorar o	all» (minnevegg) kan mellom anna skape problem innan skalering. Kva utfordring for og minne gjer memory wall?	
		1
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		ı
		J
	esse eigenskapane for statisk RAM (SRAM) og dynamisk RAM (DRAM):	
i) ii)	Areal. Svar Energibruk.	
iii)	Aksesstid S	
•		


Oppgåve 2 Digitalt Logisk Nivå (25 % (a: 5 %, b: 10 %, c: 10 %))

a)

Forklar kort skilnaden på asynkron og synkron bussoverføring?

b)

I eit innvevd system (embedded system) nyttast det ein mikrokontroller med 8-bit instruksjonar og 16-bit data. Figur 2 viser det eksterne bussgrensesnittet med adressedekodingslogikk for mikrokontrollaren. Det er ein ROM-brikke for program og to RAM-brikkar for data. Alle einingane nyttar eit aktivt lågt (logisk "0") CS (Chip Select)-signal.




Figur 2 Address decoding.

- i) Finn adresseområda for RAM og ROM. Eventuelt ledig minneområde og overlapp.
- ii) Angi tal på byte som kan adresserast i programminne (ROM) og dataminne (RAM).

c)


c)

Figur 3 viser ei FSM (Finite State Machine). Datavippe med D0 og Q0 til venstre. Datavippe med D1 og Q1 til høgre.



Figur 3 Finite State Machine logikk.

- i) Finn dei logiske uttrykka for D0 og D1 (excitation equation).
- ii) Figuren under viser eit forsøk på å teikne tilstandsdiagram for tilstandsmaskina. Er diagrammet korrekt?



Figur 4 Finite State Machine tilstandsdiagram.

a) Kva type instruksjonar nyttar JMPC-signalet (figur 7)?
b) Utifrå tilgjengeleg informasjon. Er IJVM mest lik ein RISC- eller CISC-type prosessor? Forklar kort
c) OpCode i IJVM er 8-bit. Kvifor nyttar då IJVM 9-bit til adressering av control store?
d) I control store for IJVM vist i figur 6 ligg følgjande mikroinstruksjonar for den tenkte instruksjonen ADDaLotSUB:
MI 1: H = OPC MI 2: H = TOS + H MI 3: H = CPP + H MI 4: H = LV + H MI 5: OPC = SP - H
i) Oppgje mikroinstruksjonar for ADDaLotSUB. Sjå vekk frå Addr- og J-felta i mikroinstruksjonsformatet. Angi korrekte bit for ALU, C, Mem og B gitt i figur 8.
ii) Forklar korleis ADDaLotSUB kan endrast for å få ein meir effektiv instruksjon når mikroarkitekturen i figur 6 endrast til mikroarkitekturen i figur 11.

ADDaLotSUB utføres med følgjande registerverdiar H = 0x00 00 00 FF, OPC = 0x00 00

 $00\ 01$, $TOS = 0x00\ 00\ 02$, $CPP = 0x00\ 00\ 00\ 03$, $LV = 0x00\ 00\ 04$ og $SP = 0x00\ 00$

00 0A. Vil utføringa påverke Z-flagget eller N-flagget? Forklar kort.

iii)

Oppgåve 3 Mikroarkitektur og mikroinstruksjoner (20 % (a: 5 %, b: 5 % og 10 % på c))

Bruk vedlagte diagram i figur 7, figur 8, figur 9, figur 10 og figur 11 for IJVM til å løyse oppgåva.

Oppgåve 4 Instruksjonssett arkitektur (ISA) (25 % (a: 5 %, b: 5 %, c: 10 og 5 % på d))

SKYNETi42 er en svært enkel prosessor. SKYNETi42 har ein «load», ein «store», åtte ALU-instruksjonar og nokre spesialinstruksjonar, inkludert NOP-instruksjonen og tre flytkontrollinstruksjonar (flow control instructions). Instruksjonsformatet for instruksjonane er vist i figur 5. Figur 6 visar instruksjonssettet. Alle register og bussar er 32-bit. Det er 32 generelle register tilgjengeleg. Prosessoren har en Harvard-arkitektur. Bruk figur 5 og figur 6 til å løyse oppgåva.

a) SKYNETi42 har ingen subtraksjonsinstruksjon, men det er mulig å utføre subtraksjon på
SKYNETi42. Kort forklaring for korleis (metode) og kvifor SKYNETi42 med sitt instruksjonssett
kan utføre subtraksjon.

b) Følgande psaudokode for en SKYNETi42 versjon med samleband kjøres:

ADD R1, R1; R2 ADD R1, R1; R3 ADD R1, R1; R4

Er det avhengigheitar i koden som kan bli problematisk når koden køyrer på ein SKYNETi42 mikroarkitektur som nyttar samleband? Angi eventuelle avhengigheitar.

c)
R0 har følgande verdi: 0xFFFF 0000, R16 har følgande verdi: 0x0001 0009, R17 har følgande Verdi: 0xFFFF 0010, R18 har følgande verdi: 0x0001 0003 og R19 har følgande Verdi: 0xFFFF EFFF. I dataminnet ligger følgande data frå adresse 0xFFFF 0000:


```
Adresse
             Data
0xFFFF 0000: 0xFF FF F0 00
0xFFFF 0001: 0x00 00 00 02
0xFFFF 0002: 0x00 00 00 03
0xFFFF 0003: 0x00 00 00 04
0xFFFF 0004: 0x00 00 00 00
0xFFFF 0005: 0x00 00 00 05
0xFFFF 0007: 0x00 00 00 06
0xFFFF 0008: 0x00 00 00 07
0xFFFF 0009: 0x00 00 00 08
0xFFFF 0010: 0x00 00 00 01
0xFFFF 0011: 0x00 00 00 02
0xFFFF 0012: 0x00 00 00 03
0xFFFF 0013: 0x00 00 00 04
0xFFFF 0014: 0x00 00 00 42
0xFFFF EFFF: 0x00 00 00 42
0xFFFF F000: 0x00 00 00 03
```

Følgande psaudokode er en del av et større program. Kodesnutten starter på adresse 0000 FFFD i programminnet. Svar på spørsmåla ut frå tilgjengelig informasjon.

```
1 0x0000 FFFD: MOVC R10, 0x0000;
2 0x0000 FFFE: MOVC R9, 0x0000;
3 0x0000 FFFF: LOAD R2, R0;
4 0x0001 0000: LOAD R1, R2;
5 0x0001 0001: CMP R9, R1;
6 0x0001 0002: BZ; R16
7 0x0001 0003: LOAD R8, R17;
8 0x0001 0004: ADD R9, R8; R9;
9 0x0001 0005: DEC R1, R1
10 0x0001 0006: INC R17, R17;
11 0x0001 0007: CMP R1, R10;
12 0x0001 0008: BNZ R18;
13 0x0001 0009: STORE R9, R19;
```

Forklar kva som skjer i koden. Kva verdi vil være lagra i minneadresse 0xFFFF EFFF etter at koden har kjørt?

d)
I ei anna køyring blir alle verdiar (register og minne) sett tilbake til gitt utgangspunkt med unntak av minneadresse 0xFFFF F000 som no blir gitt verdien: 0xFFFF 0004 (0xFFFF F000: 0x00 00 00 04). Kva verdi vil R9 ha viss programmet no blir køyrt på ny?



Figur 5 Instruction format SKYNETi42

Instructions set:

LOAD: Load data from memory.

load Ri, Rj Load register Ri from memory location in Rj.

STORE: Store data in memory.

store Ri, Rj Store register Ri in memory location in Rj.

ALU: Data manipulation, register-register operations.

ADD Ri, Rj, Rk ADD, Ri = Rj + Rk. Set Z-flag if result =0.

NAND Ri, Rj, Rk Bitwise NAND, $Ri = \overline{Rj \cdot Rk}$. Set Z-flag if result =0.

OR Ri, Rj, Rk Bitwice OR, Ri = Rj + Rk. Set Z-flag if result =0.

INV Ri, Rj Bitwice invert, $Ri = \overline{Rj}$. Set Z-flag if result =0.

INC Ri, Rj Increment, Ri = Rj + 1. Set Z-flag if result =0.

DEC Ri, Rj Decrement, Ri = Rj - 1. Set Z-flag if result =0.

MUL Ri, Rj, Rk Multiplication, Ri = Rj * Rk. Set Z-flag if result =0.

CMP, Ri, Rj Compare, Set Z-flag if Ri = Rj

Special: Misc.

CP Ri, Rj Copy, Ri < -Rj (copy Rj into Ri)

NOP Waste of time, 1 clk cycle.

MOVC Ri, constant Put a constant in register Ri = C.

Flow control: Branch.

BZ, Ri Conditional branch on zero (Z-flag = 1), PC = Ri.

BNZ, Ri Conditional branch on non zero (Z-flag = 0), PC = Ri.


RT Return, return from branch.

Ri, Rj and Rk: Any user register.


DC: Don't care.

Figur 6 Instruction set SKYNETi42.

Vedlegg IJVM



Figur 7 IJVM



Figur 8 Microinstruction format.

F _o	F,	ENA	ENB	INVA	INC	Function
0	1	1	0	0	0	А
0	1	0	1	0	0	В
0	1	1	0	1	0	Ā
1	0	1	1	0	0	В
1	1	1	1	0	0	A + B
1	1	1	1	0	1	A+B+1
1	1	1	0	0	1	A + 1
1	1	0	1	0	1	B + 1
1	1	1	1	1	1	B-A
1	1	0	1	1	0	B – 1
1	1	1	0	1	1	-A
0	0	1	1	0	0	A AND B
0	1	1	1	0	0	A OR B
0	1	0	0	0	0	0
1	1	0	0	0	1	1
1	1	0	0	1	0	-1


SLR1 SLL8 Function

0 0 No shift


0 1 Shift 8 bit left

1 0 Shift 1 bit right

Figur 9 ALU functions.



Figur 10 Timing diagram.



Figur 11 MIC 2.