Multi Operation ALU

Progetto 2

Introduzione

Il Sistema Multi-Operation ALU (MOALU) è composto da una unità centrale (logico-aritmetica, ALU) che esegue le seguenti operazioni su due numeri A e B di Nb bits:

- Moltiplicazione per 2 di entrambi i numeri
- 2. Divisione per 2 di entrambi i numeri
- Comparazione (A>B)


Componente MOALU

Input:


- bit_in: input seriale dei numeri
- ready: segnala il termine dell'inserimento seriale dei due numeri
- op [1:0]: seleziona l'operazione da effettuare
- enable: abilita il componente
- rst: reset asincrono attivo basso
- clk: clock

Output:


- y1: [N-1:0] risultato dell'operazione sul primo numero
- y2: [N-1:0] risultato dell'operazione sul secondo numero
- result: [2:0] risultato della comparazione o segnale di overflow sull'operazione eseguita




Schema a blocchi



Unità di controllo




All'occorrenza di un reset la macchina a stati torna allo stato di reset, da cui può uscire solo dopo un segnale di ready da parte dell'utente.




Unità di controllo - funzione di transizione

	000	001	010	011	100	101	110	111
reset	reset	reset	reset	reset	mul	div	com	error
mul_h	mul_h	div	com	error	mul	div	com	error
div_h	mul	div_h	com	error	mul	div	com	error
com_h	mul	div	com_h	error	mul	div	com	error
mul	mul_h	div	com	error	mul	div	com	error
div	mul	div_h	com	error	mul	div	com	error
com	mul	div	com_h	error	mul	div	com	error
error	error	error	error	error	mul	div	com	error


Testbench 1 - prodotto per 2




Testbench 1 - prodotto per 2




Testbench 2 - divisione per 2




Testbench 2 - divisione per 2



Testbench 3 - comparazione



Testbench 3 - comparazione



Implementazione VHDL - ENTITY

```
6 ENTITY MOALU IS
     GENERIC(
      DATA WIDTH: integer := 4
 9
      );
10
11
    PORT(
       clk
           : IN std_logic;
              : IN std logic;
13
      rst
14
      enable : IN std_logic;
      bit_in : IN std_logic;
15
      ready : IN std_logic;
16
              : IN std_logic_vector(1 DOWNTO 0);
17
      op
              : OUT std_logic_vector((DATA_WIDTH - 1) DOWNTO 0);
18
19
              : OUT std_logic_vector((DATA_WIDTH - 1) DOWNTO 0);
       result : OUT std_logic_vector(2 DOWNTO 0)
20
21
      );
22 END ENTITY MOALU:
```

Implementazione VHDL - ARCHITECTURE

```
25 ARCHITECTURE MOALU_arch OF MOALU IS
26
                           : std_logic_vector((DATA_WIDTH*2)-1 DOWNTO 0) := (OTHERS => '0');
27
    SIGNAL spi_bus_out
    SIGNAL alu_enable
                           : std_logic;
28
                          : std_logic_vector(1 DOWNTO 0);
29
    SIGNAL alu_op
                                                                  := (OTHERS => '0');
    SIGNAL alu_x1
                          : unsigned(DATA_WIDTH-1 DOWNTO 0)
30
    SIGNAL alu_x2
                          : unsigned(DATA_WIDTH-1 DOWNTO 0)
                                                                      := (OTHERS => '0');
31
    SIGNAL alu_y1
                          : unsigned(DATA_WIDTH-1 DOWNTO 0);
32
    SIGNAL alu_y2
                          : unsigned(DATA_WIDTH-1 DOWNTO 0);
33
    SIGNAL alu_result : std_logic_vector(2 DOWNTO 0);
34
    SIGNAL alu_master_enable : std_logic;
35
36
37 BEGIN
38
39
    alu_x1 <= unsigned(spi_bus_out(DATA_WIDTH-1 DOWNTO 0));</pre>
    alu_x2 <= unsigned(spi_bus_out((DATA_WIDTH*2)-1 DOWNTO DATA_WIDTH));</pre>
40
41
42
    alu_master_enable <= alu_enable AND enable;
```

Implementazione VHDL - MAPPING

```
SPI : ENTITY work.SPI
 GENERIC MAP (
   DATA WIDTH => DATA WIDTH
 PORT MAP (
   clk
           => clk.
           => rst,
    rst
   bit_in => bit_in,
   ready => ready,
   enable => enable,
   bus out => spi bus out
   );
FSM : ENTITY work. FSM
 PORT MAP (
   clk
               => clk,
               => rst,
    rst
   enable
               => enable,
               => ready,
   ready
               => op,
    OD
   alu enable => alu enable,
               => alu op
   alu_op
   );
```

```
ALU: ENTITY work.ALU
 GENERIC MAP (
   DATA WIDTH => DATA WIDTH
 PORT MAP (
   enable => alu_master_enable,
          => alu_op,
          => alu x1,
          => alu x2.
          => alu v1,
          => alu_y2,
   result => alu_result
   );
reg out : ENTITY work.reg out
 GENERIC MAP (
   DATA WIDTH => DATA WIDTH
 PORT MAP (
              => clk.
   clk
              => rst.
   rst
              => alu_master_enable,
   enable
              => std_logic_vector(alu_y1),
   y1_in
              => std_logic_vector(alu_y2),
   y2_in
   result_in => alu_result,
   v1 out
              => v1,
   y2_out
              => y2,
   result out => result
   );
```

15

Conclusioni

- Il sistema rispetta le specifiche definite nella traccia
- Tutti i testbench ottengono in output il risultato atteso