

Prova Finale - Reti Logiche

Alessandro Cogollo - 10571078

Mario Cella - 10685242



POLITECNICO
MILANO 1863

Consegna 01 Dicembre 2022

Indice

1	Introduzione	1
1.1	Descrizione globale del progetto	1
1.2	Note sulla specifica	1
1.3	Struttura del convolutore	2
1.4	Struttura della RAM	3
1.5	Interfaccia del componente	4
1.6	Esempio di funzionamento	5
2	Architettura	6
2.1	Segnali utilizzati	6
2.2	Descrizione della FSM	7
3	Risultati Sperimentali	9
3.1	Sintesi	9
3.2	Report Utilization	9
3.3	Report Timing	10
3.4	Simulazioni	10
4	Conclusioni	12
4.1	Ulteriori note	12

Capitolo 1

Introduzione

Il gruppo di lavoro è composto dagli studenti: Alessandro Cogollo (Cod. Persona: 10571078, Matricola: 938296) e Mario Cela (Cod. Persona: 10685242, Matricola: 937675).

1.1 Descrizione globale del progetto

Il progetto consiste nella realizzazione in linguaggio VHDL di una componente hardware in grado di dialogare con una memoria RAM (descritta nel dettaglio nella sezione successiva), ed elaborare un flusso di bit generato dalla lettura delle parole salvate nella suddetta memoria. Il flusso di bit in output dal convolutore dovrà poi essere salvato in memoria a partire da un dato indirizzo.

In altre parole, l'hardware da progettare può essere modellizzato con due componenti tra loro strettamente interconnesse: un convolutore di Viterbi, e la struttura di supporto deputata al dialogo con la RAM, alla generazione del bitstream a partire dalle parole di memoria, e al salvataggio delle parole in output.

1.2 Note sulla specifica

Alcune note sulla specifica, fondamentali per la comprensione progettazione dell'hardware, sono riportate in questa sezione.

Il modulo inizierà l'elaborazione quando il segnale `i_start` viene portato a 1, mentre consideriamo terminata l'esecuzione quando `o_done` viene portato a 1. Ulteriori note sulla relazione tra `i_start` e `o_done` sono illustrate nell'apposita sezione relativa all'interfaccia del componente.

L'hardware deve quindi essere progettato per poter codificare più flussi in serie; ad ogni nuova elaborazione, il convolutore viene portato nel suo stato iniziale (**S_IDLE**), così come vengono reinizializzati gli indirizzi di lettura e scrittura.


Assumiamo infine che prima della prima codifica verrà sempre ricevuto dal componente un segnale di `i_rst`, mentre una seconda elaborazione non dovrà attendere il reset del

modulo, ma solo il termine dell'elaborazione.

Assumiamo infine che la dimensione massima della sequenza di ingresso sia di 255 byte.

1.3 Struttura del convolutore

Il convolutore rappresenta il cuore del progetto, e il suo funzionamento schematico è riportato in figura qui sotto; il rapporto di codifica utilizzato è $1/2$.




In ingresso al convolutore viene fornito un bitstream che chiameremo U , mentre in uscita vengono generati due bitstream P_1 e P_2 . Nello specifico del problema in questione, l'uscita Y è composta dall'alternanza, nell'ordine, di P_1 e P_2 (mostrati in figura). Il convolutore è composto da due flip-flop di tipo D; la codifica convoluzionale descritta è considerabile come un caso di codifica con memoria, in quanto l'influenza di un bit in ingresso al tempo t si protrae sull'elaborazione di bit in input al tempo $t+1$ e $t+2$.

La funzione di convoluzione invece è descrivibile come segue:

$$\begin{aligned} p_{1k} &= u_k + u_{k-2} \\ p_{2k} &= u_k + u_{k-1} + u_{k-2} \end{aligned}$$

Lo schema della Finite State Machine (FSM) è riportato nella figura sottostante:



Il codice convoluzionale 1/2 genera 2 bit di output a partire da un singolo bit in input, pertanto è evidente che per ogni parola letta ne verranno salvate due in memoria.

1.4 Struttura della RAM

L'hardware sintetizzato deve interfacciarsi con una memoria RAM di tipo “**Single-Port Block RAM Write-First Mode**”, in particolare la Random Access Memory è fornita dai template di Xilinx, produttore del software di simulazione e sintesi. Si tratta di una memoria RAM ad accesso **sequenziale** (single port), che **prioritizza la scrittura rispetto alla lettura** (write-first mode); entrambe le proprietà vengono specificate in quanto costituiscono casistiche limite che hanno influito sulla progettazione della componente, e nella scrittura dei casi di test, come spiegato nella sezione dedicata.

L'interfaccia della memoria è riportata di seguito:

```

port(
  clk : in std_logic;
  we : in std_logic;
  en : in std_logic;
  addr : in std_logic_vector(15 downto 0);
  di : in std_logic_vector(7 downto 0);
  do : out std_logic_vector(7 downto 0)
);

```

L'indirizzamento della parola avviene grazie al segnale **addr**, che è rappresentato da un array di 16 bit, mentre **we** ed **en** costituiscono i segnali di accesso alla memoria, rispettivamente in scrittura ed in lettura; l'accensione del segnale di scrittura richiede l'accensione del segnale di lettura. **clk** propaga il segnale di clock, mentre **di** e **do** rappresentano i segnali in input e output alla memoria. Da specifica, la memoria può essere idealmente divisa in due parti:

- **Input:** all'indirizzo 0: si trova il numero di parole di input attese, mentre agli indirizzi successivi (fino all'indirizzo 1000 escluso) si trovano le parole che dovranno essere effettivamente elaborate.
- **Output:** dall'indirizzo 1000 alla fine della memoria si riserva lo spazio per la scrittura delle parole elaborate.

Un esempio di caricamento della RAM è riportato nella tabella a seguire:

Indirizzo	Parola (binary)	Valore (decimal)
0000 0000 0000 0000	0000 0011	3
0000 0000 0000 0001	0111 0000	112
0000 0000 0000 0010	1010 0100	164
0000 0000 0000 0011	0010 1101	45
[...]	[...]	[...]
0000 0011 1110 1000	0011 1001	57
0000 0011 1110 1001	1011 0000	176
0000 0011 1110 1010	1101 0001	209
0000 0011 1110 1011	1111 0111	247
0000 0011 1110 1100	0000 1101	13
0000 0011 1110 1101	0010 1000	40

1.5 Interfaccia del componente

La specifica del componente richiede che l'interfaccia dell'hardware da implementare sia dotata dei seguenti segnali in ingresso (i_) e uscita (o_).

```

port (
    i_clk : in std_logic;
    i_rst : in std_logic;
    i_start : in std_logic;
    i_data : in std_logic_vector(7 downto 0);
    o_address : out std_logic_vector(15 downto 0);
    o_done : out std_logic;
    o_en : out std_logic;
    o_we : out std_logic;
    o_data : out std_logic_vector (7 downto 0)
);

```

In particolare, `i_clk` è il segnale di clock in ingresso (generato dal TestBench); garantisce un fronte di salita comune tra memoria e componente, fondamentale per eseguire correttamente i test. `i_rst` è il segnale di reset che inizializza la macchina e la prepara alla ricezione del primo segnale di start. `i_start` è il segnale di start generato dal TestBench; è richiesto dalla specifica che `i_start` rimanga alto finché `o_done` non verrà portato alto, ossia il segnale che notifica la fine dell'elaborazione. Anche il segnale di done deve rimanere alto finché il segnale di start non è riportato a zero. `i_data` e `o_data` contengono le

parole di memoria in input e output verso la RAM, mentre `o_address`, `o_en`, e `o_we` sono state descritte in precedenza.

1.6 Esempio di funzionamento

Un esempio del funzionamento atteso dal componente è il seguente:

Indirizzo	Parola (binary)	Valore (decimal)	Note
0000000000000000	0000 0011	3	Sequenza in input
0000000000000001	0111 0000	112	1 ^a parola di input
0000000000000010	1010 0100	164	2 ^a parola di input
0000000000000011	0110 1101	45	3 ^a parola di input
...	

Le parole in input W sono tre: 01110000 10100100 00101101. Seguendo la codifica convoluzionale illustrata precedentemente, ci aspettiamo in output Z le seguenti sei parole: 00111001 10110000 11010001 11110111 00001101 00101000, salvate in memoria come segue:

Indirizzo	Parola (binary)	Valore (decimal)	Note
...	
0000001111101000	0011 1001	57	1 ^a parola di output
0000001111101001	1011 0000	176	2 ^a parola di output
0000001111101010	1101 0001	209	3 ^a parola di output
0000001111101011	1111 0111	247	4 ^a parola di output
0000001111101100	0000 1101	13	5 ^a parola di output
0000001111101101	0010 1000	40	6 ^a parola di output

Capitolo 2

Architettura

2.1 Segnali utilizzati

Gli stati utilizzati dalla componente, e la loro funzione, sono elencati di seguito:

```

signal state_curr, state_future, state_last: state;
signal length, word_to_process, word_to_save: std_logic_vector (7 downto 0);
signal writing_counter : INTEGER range 0 to 16385 := 0;
signal reading_counter : INTEGER range 0 to 16385 := 0;
signal local_counter   : INTEGER range 0 to 8 := 0;
signal write_index      : INTEGER range 0 to 16 := 0;
constant READ_BOTTOM    : std_logic_vector (15 downto 0) := "0000000000000000";
constant WRITE_BOTTOM   : std_logic_vector (15 downto 0) := "0000001111101000";

```


I segnali `state_curr`, `state_future` e `state_last`, di tipo `state`, sono, come appare evidente, necessari al salvataggio dello stato corrente, futuro e passato. Lo stato corrente tiene traccia dello stato in cui si trova la FSM, ed esegue le istruzioni in esso contenute; lo stato `state_last`, invece, tiene traccia dell'ultimo stato visitato, al fine di capire la provenienza del flusso del componente, ed indirizzare correttamente ad un nuovo stato. `state_future`, infine, è necessario in quanto tra la convoluzione di un bit e l'altro, la macchina passa attraverso lo stato **S_CONV**, è pertanto necessario tenere traccia dello stato a cui la macchina dovrà essere indirizzata dopo la visita dello stato **S_CONV**.

I segnali `length`, `word_to_process` e `word_to_save`, tutti di tipo `std_logic_vector (7 downto 0)` sono necessari per tenere traccia rispettivamente del numero di parole da leggere ed elaborare, della parola letta e da sottoporre al convolutore, e della parola elaborata e da salvare nella RAM.

I segnali `writing_counter`, `reading_counter`, `local_counter` e `write_index` sono tutti indici e contatori necessari per indicizzare, nell'ordine, gli indirizzi di memoria su cui salvare, da cui leggere, e il numero di convoluzioni da effettuare, e i bit della parola da salvare su cui scrivere. `writing_counter` e `reading_counter` vengono sommati rispettivamente alle costanti `READ_BOTTOM` e `WRITE_BOTTOM`, ossia i valori delle porzioni iniziali e finali di memoria che indicano la parte di scrittura e lettura.

2.2 Descrizione della FSM

Viene mostrato in figura uno schema della FSM progettata:



Di seguito riportiamo gli stati utilizzati per progettare il comportamento del componente, associando ad ogni stato della FSM una specifica funzione spiegata qui sotto:

- **S_IDLE**: corrisponde allo stato di reset; vi si accede quando la componente riceve il segnale `i_rst`, serve all'inizializzazione dei valori necessari al funzionamento della macchina. Lo stato di reset persiste ad ogni giro di clock, fintanto che la componente non riceve un segnale di `i_start`.
- **S_DONE**: corrisponde allo stato di fine elaborazione; è raggiungibile solo dallo stato **S_READ_WORD**, e vi si accede quando la sequenza di parole attese da elaborare è uguale al numero di parole in input elaborate. Lo stato **S_DONE** porta alto il segnale `o_done` e abbassa invece lo stato `i_start`, raggiungendo, al successivo segnale di clock, lo stato **S_IDLE**.
- **S_READ_LENGTH**: è lo stato deputato alla richiesta di lettura della lunghezza, ossia lo stato che richiede alla RAM la lettura (`o_en = 1`) della parola di memoria all'indirizzo 0000. Successivamente, reindirizza allo stato **S_WAIT_RESPONSE**, in

attesa di risposta dalla RAM, e, al ritorno dal suddetto segnale, salva la lunghezza della sequenza attesa nello `std_logic_vector(7 downto 0) "length"`, successivamente reindirizza allo stato **S_READ_WORD**.


- **S_READ_WORD**: è lo stato deputato alla richiesta di lettura di una parola di memoria, il cui indirizzo è gestito dallo `std_logic_vector(7 downto 0) "reading_counter"`, che viene incrementato ad ogni iterazione. Lo stato **S_READ_WORD** si occupa inoltre di controllare se il numero di parole elaborate è minore della lunghezza di valori attesa; se così fosse, lo stato reindirizzerà allo stato **S_WAIT_RESPONSE**, per finalizzare la lettura (`o_en = 1`) e quindi per procedere con l'elaborazione della nuova parola; alternativamente, si verrà reindirizzati ad **S_DONE**.
- **S_WAIT_RESPONSE**: è uno "stato cuscinetto", utile in attesa della risposta della RAM, che, in quanto memoria asincrona, richiede un giro di clock per fornire alla componente interrogante una risposta di lettura e/o scrittura.
- **S_WRITE_WORD**: è lo stato deputato alla scrittura in memoria della parola elaborata. Vi si accede sempre e solo dallo stato **S_CONV**, a seguito di 4 o 8 letture di bit in ingresso, ossia quando in output è pronta per il salvataggio una parola di 8 bit. Lo stato alza quindi i segnali di `o_en` e `o_we`, e provvede a scrivere all'indirizzo la cui gestione è affidata al segnale `writing_counter`, che viene incrementato ad ogni salvataggio. Successivamente si viene indirizzati allo stato **S_WAIT_RESPONSE**, al fine di permettere il salvataggio in memoria, e successivamente allo stato **S_CONV** per continuare la convoluzione, o alla lettura di una nuova parola (stato **S_READ_WORD**), nel caso in cui siano stati consumati tutti i bit della parola in ingresso.
- **S_CONV**: funge da controller della convoluzione, permette infatti di controllare, tra l'analisi di un bit e l'altra, se sono state eseguite 4 o 8 convoluzioni, ossia se sono state prodotte in output dal convolutore una o due parole, e se quindi è necessario andare a leggere un'ulteriore parola dalla memoria. Lo stato successivo a **S_CONV** è, nel caso in cui siano state eseguite 4 o 8 convoluzioni, lo stato di scrittura in memoria della parola, mentre in tutti gli altri casi lo stato corrente viene indirizzato al `future_state` di cui si è tenuta traccia nell'ultima convoluzione di bit. Se il convolutore non ha mai ricevuto bit in ingresso, `future_state` sarà settato a C00.
- **C00, C01, C10, C11**: sono gli stati deputati alla convoluzione. Il loro funzionamento è descritto nel dettaglio nella sezione 1.3. Il segnale `future_state` tiene traccia del futuro stato di convoluzione da visitare, affinché vi ci si possa spostare una volta visitato lo stato **S_CONV**, cosa che accade successivamente alla visita di ogni stato di convoluzione.

Capitolo 3

Risultati Sperimentali

3.1 Sintesi

La sintesi schematica della componente si presenta come nella figura sottostante.



3.2 Report Utilization

Segue la tabella che descrive la slice logic della macchina a seguito della sintesi, ottenuta grazie al comando `report_utilization` fornito da Vivado:

Site Type	Used	Fixed	Prohibited	Available	Util%
Slice LUTs*	101	0	0	134600	0.08
LUT as Logic	101	0	0	134600	0.08
LUT as Memory	0	0	0	46200	0.00
Slice Registers	102	0	0	269200	0.04
Register as Flip Flop	102	0	0	269200	0.04
Register as Latch	0	0	0	269200	0.00
F7 Muxes	1	0	0	67300	<0.01
F8 Muxes	0	0	0	33650	0.00

Capitolo 4

Conclusioni

Un’ottimizzazione effettuata è stata la rimozione di uno stato intermedio tra la lettura della parola di memoria e l’inizio della sua convoluzione. Abbiamo ovviato al suddetto stato indirizzando direttamente allo stato **S_CONV**, successivo allo stato **S_WAIT_RESPONSE**.

Un’eventuale ulteriore ottimizzazione potrebbe essere introdotta accorpendo le funzionalità dello stato **S_CONV** negli stati del codificatore convoluzionale (C00, C01, C10, C11), per evitare che la componente debba passare sempre attraverso uno stato “cuscinetto” tra uno stato di convoluzione e l’altro, rallentando la codifica dell’ingresso. Questa strada non è stata seguita per questioni di manutenzione del codice, infatti accorpendo le funzionalità dello stato **S_CONV** in un solo stato risulta meno dispersivo piuttosto che replicarle per tutti gli stati di convoluzione.

4.1 Ulteriori note

La versione del software utilizzato per la progettazione e sintesi è **Vivado ML 2022.2**, la FPGA target scelta, come da specifica, è stata **Artix-7 FPGA xc7a200tfbg484-1**.