

LABORATORIO DE FUNDAMENTOS DE COMPUTADORES 1

# PRÁCTICA 2: DISEÑO Y SIMULACIÓN DE UN SUMADOR BINARIO DE 2 BITS MEDIANTE VHDL Y LA HERRAMIENTA MODELSIM

El objetivo de esta práctica es tomar contacto con la herramienta de simulación de circuitos integrados *ModelSim* de *Mentor Graphics* y con el lenguaje de descripción de hardware VHDL. Para ello se va a implementar y simular un sumador binario de 2 bits.

## DISEÑO CON VHDL


Un diseño VHDL tiene dos partes:

- Entity.
- Architecture.

La *entity* describe la interfaz del módulo, es decir, define las entradas, las salidas y sus tipos. En este laboratorio sólo estudiaremos dos tipos, a saber:

- Tipo bit
- Tipo bit\_vector (n-1 downto 0) que define un vector de n bits.

En la siguiente figura se puede ver la caja negra que describe el interfaz del sumador total que vamos a implementar inicialmente:



La declaración de entidad para esta caja negra es la siguiente:

ENTITY sumador IS

PORT(op1, op2 : IN bit; c\_ent : IN bit; sum : OUT bit; c\_sal : OUT bit);
END sumador;


Como se puede apreciar, el módulo tiene:

- Tres entradas de datos de tipo bit.
- Dos salidas, c\_sal y sum de tipo bit.

Por otro lado, la *arquitectura* describe la funcionalidad del módulo. Una misma entidad puede tener muchas arquitecturas diferentes. En este curso nos centraremos en dos tipos de arquitecturas:

- Descripción de la estructura del módulo mediante instancias de componentes previamente diseñadas y conectadas entre sí mediante señales.
- Descripción del comportamiento del módulo mediante expresiones lógicas.

En esta práctica vamos a realizar una descripción estructural de la arquitectura del sumador total utilizando las puertas lógicas and2, or2 y xor2 incluidas en el archivo *sumador.vhd* que se proporciona al alumno. En concreto ese archivo implementa la siguiente red de puertas lógicas:



A las conexiones internas de esta red las vamos a nombrar de la siguiente manera:

- sal\_and1: la conexión entre and1 y or
- sal\_and2: conexión entre and2 y or
- sal\_xor1 la conexión entre xor1 y xor2 y and2

Visto lo anterior, la arquitectura estructural del sumador total es la siguiente:

```
ENTITY full adder IS
        PORT(ai, bi : IN bit; ci : IN bit; si : OUT bit; co : OUT bit);
END full adder;
--USE work.ALL:
ARCHITECTURE puertas OF full_adder IS
--declaración de componentes
 COMPONENT or 2
        PORT(i1, i2 : IN bit; o : OUT bit);
 END COMPONENT;
 COMPONENT and2
        PORT(i1, i2 : IN bit; o : OUT bit);
 END COMPONENT:
 COMPONENT xor2
         PORT(i1, i2 : IN bit; o : OUT bit);
 END COMPONENT;
 --declaración de señales internas
 SIGNAL sal_and1,sal_and2,sal_xor1: bit;
--empieza el cuerpo de la arquitectura
BEGIN
 i_and1: and2 PORT MAP(ai, bi, sal_and1);
 i_xor1 : xor2 PORT MAP(ai, bi, sal_xor1);
 i_and2 : and2 PORT MAP(sal_and1, ci, sal_and2);
 i_xor2 : xor2 PORT MAP(sal_xor1, ci, si);
```

```
i_or : or2 PORT MAP(sal_and1, sal_and2, co);
END puertas;
```

En este fragmento de código se pueden observar los siguientes elementos:

Después de la cabecera de la arquitectura aparece la declaración de los componentes que se van a utilizar en el diseño. La declaración de componentes sirve para establecer el tipo de diseños que se van a utilizar como elemento de construcción de otro diseño. En nuestro caso se declaran tres componentes: la puerta lógica or2, la and2 y la xor2. Por ejemplo, el fragmento de código:

```
COMPONENT or2

PORT(i1, i2 : IN bit; o : OUT bit);
END COMPONENT;
```

declara el componente or2, definido por dos entradas y una salida, de tipo bit.

A continuación, se declaran las señales internas que conectan las diferentes puertas lógicas entre sí, en concreto se declaran las señales sal\_and1, sal\_and2 y sal\_xor1.

```
SIGNAL sal and1, sal and2, sal xor1 : bit;
```

Ya dentro del cuerpo de la arquitectura aparecen las instancias de las componentes que vamos a utilizar. Como hemos visto, un componente es el tipo de diseño que utilizamos como elemento de construcción, y una instancia es el elemento de construcción propiamente dicho. Si nos fijamos en la figura que contiene la red de puertas lógicas que implementa el sumador total, vemos que éste necesita puertas de tipo and2, or2 y xor2. Estos son los tipos de componentes que tiene que utilizar. En concreto necesita dos puertas and, dos puertas xor y una puerta or. Estas son las instancias de las componentes que se pueden ver en el fragmento de código.

Nota: Los componentes deben estar implementados previamente a su uso. En este laboratorio se le proporcionarán al alumno en el archivo *full\_adder.vhd*.

## **MODELSIM**

#### **DESCARGA E INSTALACIÓN**


El ModelSim es un simulador de lenguajes de descripción de hardware. Nos podemos descargar una versión gratuita del mismo, llamada ModelSim PE Student Edition, del siguiente enlace:

https://www.mentor.com/company/higher\_ed/modelsim-student-edition


Cuando os lo descarguéis os enviarán un correo con una descripción detallada de todos los pasos que tenéis que seguir para instalar la herramienta.

#### CREAR UN PROYECTO EN MODELSIM


- 1. Lo primero es crear un directorio que vamos a llamar fc1\_practica2.
- 2. En este directorio copiamos el archivo *full adder.vhd* proporcionado al alumno.
- 3. Abrimos el ModelSim, y cerramos la ventana de bienvenida.




4. Seleccionamos File→New→Project...




5. Se rellena la ventana que aparece con el nombre del proyecto (fc1\_practica2) y se busca el directorio fc1\_practica2 que hemos creado con anterioridad. A continuación pulsamos OK.




6. En la ventana que aparece seleccionamos la opción Add Existing File.




7. Seleccionamos con el browser el archivo full\_adder.vhd que hemos almacenado con anterioridad en el directorios fc1\_practica2.




8. En la ventana proyecto aparece el archivo full\_adder.vhd con una interrogación azul, lo que indica que todavía no se ha compilado.




9. Para compilar, seleccionar Compile → Compile Selected.




Si la compilación ha sido correcta la interrogación se ve sustituida por una "v" verde.




Además, seleccionando la pestaña Library




se abre una ventana en la que aparece, entre otras, la librería work en la que se incluyen las entidades vhdl compiladas. Nótese que en work aparecen las cuatro entidades contenidas en el archivo full\_adder.vhd:




10. Para simular el archivo seleccionar Simulate→Start Simulation.




Aparece la ventana Start Simulation, desplegamos el contenido del directorio work y seleccionamos el archivo full\_adder. A continuación pulsamos OK.



En la ventana Transcript aparece la siguiente información indicando que se han cargado correctamente todas las entidades necesarias del diseño:




Además, se abre una nueva ventana bajo la pestaña sim:




En la parte izquierda de esta ventana aparece la jerarquía del diseño con sus instancias, en este caso de full\_adder cuelgan las instancias i\_and1, i\_and2,...,etc. En la parte de la derecha aparece la ventana Objetos que incluye todas la entradas, salidas y señales internas del diseño. En ocasiones esta ventana no se abre automáticamente, para abrirla seleccionar View→Objects.


11. Selección de señales que se quieren simular. Para ello seleccionamos todas las señales que se quieren simular, pinchamos con el botón derecho y seleccionamos Add Wave.



Como resultado se abre la ventana de ondas en la que se van a observar los cronogramas de la simulación:




12. Añadir señales de entrada al simulador. En nuestro caso las señales de entrada al sumador son ai, bi y ci, por lo que debemos dar valores a estas entradas para comprobar si el diseño es correcto. Por ejemplo, vamos a dar los valores 1,1,1 a estas tres entradas y vamos a comprobar en el cronograma que las dos salidas si y co se ponen a 1. Para ello seleccionamos la señal ai, y tras pulsar el botón derecho del ratón, seleccionamos Force, poniendo un 1 en el campo Value.



Hacemos lo mismo para bi y ci y selecciona el icono Run.




Tras ello, en la ventana de ondas aparece:




Se puede ver que si y co valen 1 cuando ai, bi y ci valen 1.


13. Generar relojes para la simulación. Existe una forma de generar todas las posibles entradas del sumador y es utilizando relojes. Seleccionamos la entrada ai, y tras pulsar el botón derecho del ratón seleccionamos Clock.



Aparece la siguiente ventana:



Dejamos todo como está y seleccionamos OK. Hacemos lo mismo para las señales bi y si pero cambiando el periodo, en el primer caso lo fijamos a 200 y en el segundo a 400.



# DESARROLLO DE LA PRÁCTICA

- 1. Crear un proyecto que incluya el fichero full\_adder.vhd proporcionado al alumno, compilarlo y simularlo comprobando que el sumador funciona correctamente.
- 2. Modificar el archivo full\_adder.vhd de manera que implemente un sumador binario de 2 bits mediante una arquitectura estructural que utilice el full\_adder.vhd del apartado anterior como componente, siguiendo la estructura explicada en las trasparencias.

