

بسم الله الرحمن الرحيم

گزارش نهایی پروژه دوم ساختار

پردازنده superscalar

محمد جوشقانی

۹۵۲۰۴۵۶۹

فهرست

۱	الگوریتم استفاده شده و شکل کلی بلوک دیاگرام
۲	نحوه پردازش دستورات فرمت R و I و branch
۳	بلوک دیاگرام کامل برنامه و توضیح وظایف هر بخش
۱۴	نتایج شبیه سازی
۱۶	قابلیت های بعدی (شامل قابلیت اضافه شدن cache و branch prediction)
۱۶	اشتباهات و نکات آموزنده

الگوریتم استفاده شده و شکل کلی بلوک دیاگرام

شکل کلی بلوک دیاگرام به صورت صفحه بعد می باشد. الگوریتم استفاده شده به این شکل است که دستورات به صورت خارج از ترتیب و با بالاترین سرعت اجرا شده و در زمان مناسب عمل **write back** صورت پذیرد. مراحل پنج گانه اجرا به ترتیب زیر می باشد:

Fetch: در این مرحله ، همزمان ۸ دستور متوالی یا غیر متوالی (با توجه به تحقق **branch**) به ورودی فلیپ فلاپ رفته و به **control unit** تحویل داده می شود. مقادیر **PC** توسط کنترل یونیت داده شده است.

Decode: در این مرحله ، اگر منتظر دستور جدید باشیم (تمام شدن تمامی دستورها یا تحقق برنج) دستورات جدید گرفته شده، و سپس دیکود شده و به سمت یکی از ۴ واحد عملیاتی **EXE1** و **EXE2** و **Store** و **Load** می رود. تحقق برنج هم با ارتباط با **ROB** برای چک کردن آماده بودن دو طرف برنج و در صورت نیاز استفاده از **forwarding** صورت می گیرد. مساله مهمی که در این مرحله صورت می گیرد این است که به همراه هر دستورالعمل، شماره ترتیبی آن نیز ارسال می گردد و در آینده این شماره همانند یک شناسه برای یافتن مقادیر صحیح **forwarding** و **WB** در زمان مناسب ما را یاری می کند.

نحوه چک کردن دستورات پرش هم به این صورت است که هر وقت یک پرش تشخیص داد شد، دستورات بعد از آن دیکود نمی گردند تا تکلیف آن پرش مشخص شود. هر وقت که طرفین برنج در **ROB** با **register file** وجود داشتند سیگنال های مربوطه یک شده و کنترل یونیت در سریع ترین زمان ممکن آن را اعمال می کند، یعنی **PC** های بعدی را تغییر مقدار می دهد و دستورات جدید مطابق شکل فوق مجددا دیکود می گردند.

Execute: در ابتدای این مرحله ، یک بافر وجود دارد که این بافر (در صورت خالی بودن) دستورات ارسال شده از کنترل یونیت را می گیرد. با هر لبه بالا رونده کلاک، این بافر با کمک **ROB** به ترتیب از اول به آخر

دستورات را چک می‌کند که اگر آماده بودند (اینکه آماده بودن عملگر ها به چه معناست در بخش ROB توضیح داده می‌شود. با هر کلاک، بافر این بخش ۲ دستور را به سمت دو واحد اجرایی ارسال می‌کند.

Address generation: در این مرحله، مانند مرحله **Execute** یک بافر وجود دارد که دستورات ارسالی از کنترل یونیت را به ترتیب ذخیره کرده، با هر لبه بالارونده کلاک به ترتیب با ارتباط با **ROB** آماده بودن دستورات را چک کرده، آدرس ها را چک کرده و به سمت فلیپ فلاپ متصل به مموری می‌فرستد تا در کلاک بعدی از مموری خوانده یا در آن بنویسد.

نکته حائز اهمیت در این بخش، اضافه شدن یک نوع **hazard** جدید است، به این شکل که ممکن است دو دستور **save** و **load** متوالی بخواهند در یک آدرس بنویسند که لزوماً مقادیر رجیستر ها و آفست ها برابر نباشند ولی آدرس یکی باشد، در این صورت **ROB** باید این مشکل را با به ترتیب اجرا کردن این دستورات حل کند. **Write Back:** این مرحله نیز توسط **ROB** انجام می‌گیرد. دستورات هنگام دیکود شدن به اطلاع این بخش می‌رسند تا بعداً به ترتیب **write back** صورت بگیرد.

نحوه پردازش دستورات فرمت **R** و **I** و نیز **branch**

دستورات نوع **R** و **I**:

این دستورات توسط بخش دیکود، دیکود می‌شوند و در صورتی که بافرهای **ALU** و **Load** و **Save** خالی باشند این دستورات را به سمت این بافرها می‌فرستد. اگر این بافرها خالی نباشند از همانجا متوقف شده تا بافرها خالی گردند (طبیعتاً این عمل لطمه ای به سرعت سیستم نمیزند چرا که وقتی بافرها پر باشند یعنی اینقدر دستورالعمل در صف وجود دارد تا بتوان دستورات مستقل را از میان آنها پیدا کرد).


وقتی دستورات به سمت بافرها فرستاده می گردند، باید شماره دستورالعمل و خود دستورالعمل به **ROB** ارسال گردد تا برای به ترتیب ارسال کردن دستورالعمل ها و همچنین وارد کردن این شماره ها در بخش **register** **status** که بعدا توضیح داده می شود ، مشکلی وجود نداشته باشد.

دستورات پرش:

پردازش این دستورات به این نحو است که هنگامی که نوبت به دیکود کردن این دستور میرسد (دیکود به ترتیب صورت می گیرد) سایر دستورها دیکود نشده و کنترل یونیت با ارتباط با **ROB** ، به تشخیص وضعیت دو رجیستر موجود در رجیستر ها می پردازد. به محض اینکه این دو رجیستر از طریق فورواردینگ و یا خود رجیسترفایل قابل دسترسی باشند **ROB** به کنترل یونیت اطلاع می دهد که این دو رجیستر آماده هستند و خود او مالتی پلکس های بیرون کنترل یونیت را راهنمایی می کند.


بلوک دیاگرام کامل برنامه و توضیح وظایف هر بخش

دیاگرام بلوکی پردازنده به شکل زیر است:



وظایف هر کدام از اجزا و بلوک دیاگرام آن به شکل زیر است:

Control unit




وظایف:

- دیکود کردن دستورات و ارسال آن به واحدهای مناسب
- سرپرش ها می ایستد

- هر وقت هر ۸ دستور تمام شد ۸ دستور بعدی لود می گردد. اعمال پرش هم به شکلی است که مستقل از دستورات قبل است و تغییر PC برای پرش و بعد از آن صورت می گیرد.
- هر ۸ تا دستور در یک for ارسال میگردند، مگر اینکه یکی جا نداشته باشد یا برنچ داشته باشیم که تا سر برنچ چک میشود در هر کلاک (از اول).
- هر دستوری را که به ALU یا سایرین می فرستد به ROB اطلاع میدهد تا ROB آن را در لیست دستورالعمل ها بوجود آورده و وضعیت آن را بعدا در ارتباط با سایر بخش ها به روز کند.

:ALUs Buffer


شکل آن به صورت زیر است:



وظایف:


- چک کردن وضعیت آماده بودن عملگر های دستورات به ترتیب از بالا (چک کردن با ارتباط با ROB به دست می آید)
- با هر کلاک حداکثر دو دستور (در صورت آماده بودن) به سمت ALU ها روانه می شود (به ترتیب) .
- ALU Buffer با توجه به نوع دستورالعمل rs, rt, rd و addr را تشخیص داده و به همراه InstrNO به ROB می فرستد و با توجه به جواب تصمیم می گیرد که کدام دستور را روانه مسیرهای Execution کند.
- پس از اینکه دستوری را برای ALU ها فرستاد صرفا شماره Instruction Number را به ROB اطلاع می دهد. همانطور که قبلا گفته شد این شماره به عنوان شناسه دستورالعمل استفاده می شود.
- در برنامه نوشته شده، ظرفیت این بافر ۱۵ دستورالعمل در نظر گرفته شده است.
- هر دستورالعمل به همراه شماره آن در این بافر ذخیره می شود.

Load Buffer



وظایف این بافر مشابه بافر ALU می باشد.

Store Buffer




ALU Operand Provider

- در هر کلاک یک دستور برای این بخش می آید که سعی در آماده کردن آدرس برای ALU دارد.

:Execution Path


این بخش به شکل زیر است



این بخش وظیفه انجام دستورالعمل به شکل مناسب را دارد.

:Load Path

این بخش به شکل زیر است:




:Store Path

دیاگرام این بخش به صورت زیر است

- یک رجیستر به نام Register status درون این بخش وجود دارد که شامل این است که هر رجیستر، توسط چه شماره دستورالعملی استفاده می‌شود و تخت چه عنوان (عملگر است یا قرار است در آن نوشته شود). اینکه یک رجیستر آماده است توسط بیتی در این رجیستر چک می‌شود.
- آماده بودن رجیستر ، برای عملگر به این معنی است که این دستور می‌تواند این رجیستر را استفاده کند و تغییر آن به هیچ دستوری لطمه نمی‌زند، و آماده بودن برای یک رجیستری که قرار است مقداری در آن ریخته شود این است که دستورات بالا و پایین مقادیرشان وابستگی به تغییر این مقدار ندارد.

- شکل ROB به صورت زیر است



نتایج شبیه سازی

نتایج شبیه‌سازی در دو بخش مورد بررسی قرار می‌گیرد:

بخش اول: اجرای برنامه تا قبل از شروع sort کردن اعداد تولید و ذخیره شده در حافظه

خروجی، برنامه تا این حالت مطابق شکل زیر است. قابل ذکر است این مرحله ۲۸۹۰ ثانیه به طول می انجامد

[illegible]

مقایسه این بخش با حالت پایب لاین: در پایب لاین این پر نامه حدود ۷۷۰۰ نانوثانه به طول می انجامد.

[illegible]

نتیجه مقایسه این بخش: این قسمت از برنامه با سرعت ۲,۶۶ بر این حالت پایدارین عادی اجرا می گردد.

بخش دوم: اجرای کامل برنامه

در این بخش خروجی برنامه به شکل زیر است:

```
# ffff8a4f ff49a03e ed9232cf ed9232cf ec6c3298 ec6c3298 e6663185 e6663185 dddd8526 dbdb842d b6b6e9be b4b4e947 aac70a4f aaaaec60 a48e7be0 a48e7be0
# 9c7a4305 9c7a4305 99bd6c60 8bd654a6 8bd654a6 8894b185 878c0526 86b259c7 86b259c7 82846947 826e5d18 826e5d18 81da5ead 81da5ead 8183b298 8081042d
# 807f69be 802ab2cf 8019f6e0 8008c305 8007d4a6 8002d9c7 8001dd18 8000dead 8000203e 8000203e 7fff8a4f 7fff8a4f 7f49a03e 7f49a03e 6d9232cf 6c6c3298
# 66663185 5ddd8526 5ddd8526 5bdb842d 5bdb842d 36b6e9be 36b6e9be 34b4e947 34b4e947 2ac70a4f 2ac70a4f 2aaaec60 2aaaec60 248e7be0 1c7a4305 19bd6c60
# 19bd6c60 0bd654a6 0894b185 0894b185 078c0526 078c0526 06b259c7 02846947 02846947 026e5d18 01da5ead 0183b298 0183b298 0081042d 007f69be
# 007f69be 002ab2cf 002ab2cf 0019f6e0 0019f6e0 0008c305 0008c305 0007d4a6 0007d4a6 0002d9c7 0002d9c7 0001dd18 0001dd18 0000dead 0000203e
# Break in Module multi_cycle_mips_tb at Z:/MSc/I/Adv Arch/PrpjectII/Code version3/multi_cycle_mips_tb_basic.v line 41
VSIM 6>
Now: 199,005 ns Delta: 1 sim:/multi cycle mips tb/#ALWAYS#33
```

اجرای کامل برنامه حدود ۱۹۹ نانوثانیه به طول می‌انجامد که حدود ۱,۹۶ برابر بهبود در سرعت اجرای پایپ‌لاین عادی است.

قابلیت‌های بعدی (شامل قابلیت اضافه شدن cache و branch prediction)

در مورد قابلیت اضافه شدن **cache**، طراحی اولیه این برنامه همراه کش بود اما به دلیل ساده تر شدن کار این کش حذف شد. برای این کار صرفاً نیاز به استفاده از **icache** داریم تا دستورات یک کلاک زودتر در اختیار ما قرار بگیرند. این قابلیت وجود دارد تا زیر کنترل یونت این **cache** اضافه گردد.

قابلیت **branch prediction** در این برنامه وجود ندارد اما جای آن بسیار خالی است و قطعاً قابلیت اضافه شدن را دارد. اگر از **icache** استفاده کنیم این واحد می‌تواند کنار کنترل یونیت مشغول به کار شود.

اشتباهات و نکات آموزنده

در مورد نکات آموزنده، مهم‌ترین نکته این است که برای کارهای وسیع این چنینی حتماً از دیاگرام بلوکی واضح و صریح استفاده شود تا از سردرگمی و فراموشی جلوگیری گردد. همچنین تا جای ممکن در برخی کارها که

ارتباط بین دو واحد زیاد است، اگر این دو واحد درون یک بخش قرار دارند منطقی است که این دو در دو ماژول جداگانه نوشته نگردند، چرا که برای صحت دریافت و ارسال سیگنال‌های صحیح نیاز به استفاده از تاخیر می‌گردد که می‌تواند روند اجرای برنامه را مختل کند.

در مورد اشتباهات انجام شده به طور خیلی خلاصه، اشتباهات زمانبر عبارت بودند از:

- با توجه به حساس بودن وریلاگ به بزرگی و کوچکی حروف، بسیار محتمل است که یک وایر که برای ارتباط بین دو ماژول است را سهوا تعریف نکرده باشیم و یا اسم آن را اشتباهی با یک حرف بزرگ و کوچک جابجا نوشته باشیم، در این حالت متاسفانه کامپایلر، این متغیر را یک وایر یک بعدی در نظر گرفته، که در حالتی که در ماژول کپی شده هم این متغیر یک بعدی باشد بدون هیچ خطا و هشدارى برنامه شبیه سازی شده و مشغول به کار می‌شود.
- بهتر است برای هر چیزی بدترین حالت در نظر گرفته شود، مثلا برای `Reg_stat` اشتباهها در ابتدا برای هر رجیستر ۸ خانه (مربوط به ۴ دستورالعمل) در نظر گرفته شده بود که مشکلات زیادی را به وجود آورد. با توجه به اینکه ۸ دستورالعمل حداکثر از یک رجیستر ۲۴ بار استفاده می‌کنند و ۴۸ خانه نیاز است ، لذا ۶۴ خانه برای هر رجیستر اختصاص داده شد.
- در یک حلقه ای که تعداد خاصی انجام می‌شود، اگر تاخیر استفاده می‌شود خیلی مهم است که این تاخیر ها طوری تنظیم شوند که قبل از تحریک مجدد بلاک `always` این حلقه تمام شده باشد.
- استفاده از متغیرهای یکسان در بلاک های `always` مختلف ایجاد خطای ران تایم می‌کنند.