بسم الله الرحمن الرحيم

گزارش نهایی پروژه دوم ساختار پردازنده superscalar

> محمد جوشقانی ۹۵۲۰٤٥٦٩

فهرست

لگوریتم استفاده شده و شکل کلی بلوک دیاگرام ۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰
R حوه پردازش دستورات فرمت R و R عرفه R ترکارش دستورات فرمت R عرفه پردازش دستورات فرمت R
لموک دیاگرام کامل برنامه و توضیح وظایف هر بخش ۲۰۰۰۰۰۰۰۰۰۰ تا
تایج شبیه سازی ۲۶۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰
فابلیت های بعدی (شامل قابلیت اضافه شدن cache و cache و branch prediction) ۱۲۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰
شتاهات و نکات آموزنده ۲۶،۰۰۰،۰۰۰،۰۰۰،۰۰۰،۰۰۰،۰۰۰،۰۰۰،۰۰۰،۰۰۰،۰

الگوریتم استفاده شده و شکل کلی بلوک دیاگرام

شکل کلی بلوک دیاگرام به صورت صفحه بعد می باشد. الگوریتم استفاده شده به این شکل است که دستورات بذیرد. به صورت خارج از ترتیب و با بالاترین سرعت اجرا شده و در زمان مناسب عمل write back صورت پذیرد. مراحل پنج گانه اجرا به ترتیب زیر می باشد:

Fetch: در این مرحله ، همزمان ۸ دستور متوالی یا غیر متوالی (با توجه به تحقق branch) به ورودی فلیپفلاپ رفته و به control unit تحویل داده می شود. مقادیر PC توسط کنترل یونیت داده شده است.

Decode: در این مرحله ، اگر منتظر دستور جدید باشیم (تمام شدن تمامی دستورها یا تحقق برنچ) دستورات جدید گرفته شده، و سپس دیکود شده و به سمت یکی از ٤ واحد عملیاتی EXE1 و EXE2 و Store و جدید گرفته شده، و سپس دیکود شده و به سمت یکی از ٤ واحد عملیاتی Load می رود. تحقق برنچ هم با ارتباط با ROB برای چک کردن آماده بودن دو طرف برنچ و در صورت نیاز استفاده از forwarding صورت می گیرد. مساله مهمی که در این مرحله صورت می گیرد این است که به همراه هم دستورالعمل، شماره ترتیبی آن نیز ارسال می گردد و در آینده این شماره همانند یک شناسه برای یافتن مقادیر صحیح forwarding و WB در زمان مناسب ما را یاری می کند.

نحوه چک کردن دستورات پرش هم به این صورت است که هر وقت یک پرش تشخیص داد شد، دستورات بعد register file با ROB با register file با آن دیکود نمی گردند تا تکلیف آن پرش مشخص شود. هر وقت که طرفین برنچ در وقت که طرفین برنچ در وجود داشتند سیگنالهای مربوطه یک شده و کنترل یونیت در سریع ترین زمان ممکن آن را اعمال می کند، یعنی PC های بعدی را تغییر مقدار می دهد و دستورات جدید مطابق شکل فوق مجددا دیکود می گردند.

Execute: در ابتدای این مرحله ، یک بافر وجود دارد که این بافر (در صورت خالی بودن) دستورات ارسال شده از کنترل یونیت را می گیرد. با هر لبه بالا رونده کلاک، این بافر با کمک ROB به ترتیب از اول به آخر

دستورات را چک می کند که اگر آماده بودند (اینکه آماده بودن عملگر ها به چه معناست در بخش ROB توضیح داده می شود. با هر کلاک، بافر این بخش ۲ دستور را به سمت دو واحد اجرایی ارسال می کند.

Address generation: در این مرحله، مانند مرحله Executeیک بافر وجود دارد که دستورات ارسالی از کنترل یونیت را به ترتیب ذخیره کرده، با هر لبه بالارونده کلاک به ترتیب با ارتباط با ROB آماده بودن دستورات را چک کرده، آدرس ها را چک کرده و به سمت فلیپ فلاپ متصل به مموری می فرستد تا در کلاک بعدی از مموری خوانده یا در آن بنویسد.

نکته حائز اهمین در این بخش، اضافه شدن یک نوع hazard جدید است، به این شکل که ممکن است دو دستور save و load متوالی بخواهند در یک آدرس بنویسند که لزوما مقادیر رجیستر ها و آفست ها برابر نباشند ولی آدرس یکی باشد، در این صورت ROB باید این مشکل را با به ترتیب اجرا کردن این دستورات حل کند. Write Back: این مرحله نیز توسط ROB انجام می گیرد. دستورات هنگام دیکود شدن به اطلاع این بخش می رسند تا بعدا به ترتیب عدا به ترتیب write back صورت بگیرد.

\mathbf{branch} نحوه یردازش دستورات فرمت \mathbf{R} و \mathbf{I} و نیز

${f I}$ و ${f R}$ دستورات نوع

این دستورات توسط بخش دیکود ، دیکود می شوند و در صورتی که بافرهای Load و Load خالی باشند این دستورات را به سمت این بافرها می فرستد. اگر این بافرها خالی نباشند از همانجا متوقف شده تا بافرها خالی گردند (طبیعتا این عمل لطمه ای به سرعت سیستم نمیزند چرا که وقتی بافرها پر باشند یعنی اینقدر دستورالعمل در صف وجود دارد تا بتوان دستورات مستقل را از میان آنها پیدا کرد.)


وقتی دستورات به سمت بافرها فرستاده می گردند، باید شماره دستورالعمل و خود دستورالعمل به ROBارسال **register** گردد تا برای به ترتیب ارسال کردن دستورالعملها و همچنین وارد کردن این شماره ها در بخش status که بعدا توضیح داده می شود ، مشکلی وجود نداشته باشد.

دستورات پرش:

پردازش این دستورات به این نحو است که هنگامی که نوبت به دیکود کردن این دستور میرسد (دیکود به ترتیب صورت می گیرد) سایر دستورها دیکود نشده و کنترل یونیت با ارتباط با ROB، به تشخیص وضعیت دو رجیستر موجود در رجیستر ها می پردازد. به محض اینکه این دو رجیستر از طریق فورواردینگ و یا خود رجیسترفایل قابل دسترسی باشند ROB به کنترل یونیت اطلاع می دهد که این دو رجیستر آماده هستند و خود او مالتی پلکس های بیرون کنترل یونیت را راهنمایی می کند.


بلوک دیاگرام کامل برنامه و توضیح وظایف هر بخش

دیاگرام بلوکی پردازنده به شکل زیر است:



وظایف هر کدام از اجزا و بلوک دیاگرام آن به شکل زیر است:

:Control unit




وظايف:

- دیکود کردن دستورات و ارسال آن به واحدهای مناسب
 - سر پرش ها می ایستد

- هر وقت هر ۸ دستور تمام شد ۸ دستور بعدی لود می گردد. اعمال پرش هم به شکلی است که مستقل از دستورات قبل است و تغییر PC برای پرش و بعد از آن صورت می گیرد.
- هر ۸ تا دستور در یک forارسال میگردند، مگر اینکه یکی جا نداشته باشد یا برنچ داشته باشیم که تا سر برنچ چک میشود در هر کلاک (از اول).
- هر دستوری را که به ALU یا سایرین می فرستد به ROB اطلاع میدهد تا ROB آن را در لیست دستورالعمل ها بوجود آورده و وضعیت آن را بعدا در ارتباط با سایر بخش ها به روز کند.

:ALUs Buffer


شكل آن به صورت زير است:



وظايف:


- چک کردن وضعیت آماده بودن عملگر های دستورات به ترتیب از بالا (چک کردن با ارتباط با ROB به دست می آید)
 - با هر کلاک حداکثر دو دستور (درصورت آماده بودن) به سمت ALU ها روانه می شود (به ترتیب) .
- ALU Buffer با توجه به نوع دستورالعمل rs, rt, rd و rs, rt, rd با توجه به نوع دستورالعمل ALU Buffer به ALU Buffer به ROBمی فرستد و با توجه به جواب تصمیم می گیرد که کدام دستور را روانه مسیرهای کند.
- پس از اینکه دستوری را برای ALU ها فرستاد صرفا شماره Instruction Number را به ROB طلاع می دهد. همانطور که قبلا گفته شد این شماره به عنوان شناسه دستورالعمل استفاده می شود.
 - در برنامه نوشته شده، ظرفیت این بافر ۱۵ دستورالعمل در نظر گرفته شده است.
 - هر دستورالعمل به همراه شماره آن در این بافر ذخیره می شود.

Load Buffer



وظایف این بافر مشابه بافر ALU می باشد.

Store Buffer




ALU Operand Provider

- در هر کلاک یک دستور برای این بخش می آید که سعی در اماده کردن آدرس برای ALU دارد.

:Execution Path


این بخش به شکل زیر است



این بخش وظیفه انجام دستورالعمل به شکل مناسب را دارد.


:Load Path

این بخش به شکل زیر است:



:Store Path

دیاگرام این بخش به صورت زیر است




:ROB

عملکرد این بخش به صورت زیر است:

- یک رجیستر به نام Register status درون این بخش وجود دارد که شامل این است که هر رجیستر، توسط چه شماره دستورالعملی استفاده می شود و تخت چه عنوان (عملگر است یا قرار است در آن نوشته شود). اینکه یک رجیستر آماده است توسط بیتی در این رجیستر چک می شود.
- آماده بودن رجیستر ، برای عملگر به این معنی است که این دستور می تواند این رجیستر را استفاده کند و تغییر آن به هیچ دستوری لطمه نمی زند، و آماده بودن برای یک رجیستری که قرار است مقداری در آن ریخته شود این است که دستورات بالا و پایین مقادیرشان وابستکی به تغییر این مقدار ندارد.

- یک قابلیت اضافه Register status این است که وقتی یک رجیستر مقدار می گیرد، رجیسترهای پایین را تا جایی که عملگر هستند به روز می کند و مقادیر آنها را به روز می کند لذا برای فورواردینگ بسیار مورد توجه است.
- بخش که وظیفه commit کردن دستورات را دارد، دستورات را در رجیستری به نام commit بخش که وظیفه Register قرار می دهد. در این رجیستر مقادیر نهایی و نیز رجیسترهایی که باید در ان نوشته شوند وجود دارد. پس از commit شر دستور تمامی رجیستر های Register Status و غیره شیفت به بالا پیدا می کنند.
 - شكل ROBبه صورت زير است



نتایج شبیه سازی


نتایج شبیه سازی در دو بخش مورد بررسی قرار می گیرد:

بخش اول: اجرای برنامه تا قبل از شروع sort کردن اعداد تولید و ذخیره شده در حافظه

خروجی برنامه تا این حالت مطابق شکل زیر است. قابل ذکر است این مرحله ۲۸۹۰ نانو ثانیه به طول می انجامد

```
Memory Data - /multi_cycle_mips__tb/uut/DataMemory/memory - Default =
00000000
      0000000b
      0001dd18 0002d9c7 0007d4a6 0008c305 0019fbe0 002ab2cf 007f69be 0081042d 0183b298 02846947 078c0526
 00000021
      0894b185 19bd6c60 2ac70a4f 7f49a03e 81da5ead 826e5d18 86b259c7 8bd654a6 9c7a4305 a48e7be0 ed9232cf
      36b6e9be 5bdb842d ec6c3298 34b4e947 5ddd8526 e6663185 2aaaec60 7fff8a4f 8000203e 8000dead 8001dd18
      8002d9c7 8007d4a6 8008c305 8019fbe0 802ab2cf 807f69be 8081042d 8183b298 82846947 878c0526 8894b185
 0000004d 99bd6c60 aac70a4f ff49a03e 01da5ead 026e5d18 06b259c7 0bd654a6 1c7a4305 248e7be0 6d9232cf b6b6e9be
      dbdb842d 6c6c3298 b4b4e947 dddd8526 66663185 aaaaec60 ffff8a4f 0000203e 0000dead 0001dd18 0002d9c7
 00000063
      0007d4a6 0008c305 0019fbe0 002ab2cf 007f69be 0081042d 0183b298 02846947 078c0526 0894b185 19bd6c60
 0000006e
      2ac70a4f 7f49a03e 81da5ead 826e5d18 86b259c7 8bd654a6 9c7a4305 a48e7be0 ed9232cf 36b6e9be 5bdb842d
      00000084
```

مقایسه این بخش با حالت پایپ لاین: در پایپ لاین این برنامه حدود ۷۷۰۰ نانوثانیه به طول می انجامد.



نتیجه مقایسه این بخش: این قسمت از برنامه با سرعت ۲٫٦٦ برابر حالت پایپلاین عادی اجرا می گردد.

بخش دوم: اجرای کامل برنامه

در این بخش خروجی برنامه به شکل زیر است:

```
# ffff8a4f ff49a03e ed9232cf ed9232cf ec6c3298 e
```

Now: 199,005 ns Delta: 1 sim:/multi cycle mips tb/#ALWAYS#33

اجرای کامل برنامه حدود ۱۹۹ نانوثانیه به طول می انجامد که حدود ۱,۹۲ برابر بهبود در سرعت اجرای پایپلاین عادی است.

قابلیت های بعدی (شامل قابلیت اضافه شدن cache و branch prediction)

در مورد قابلیت اضافه شدن cache، طراحی اولیه این برنامه همراه کش بود اما به دلیل ساده تر شدن کار این کش حذف شد. برای این کار صرفا نیاز به استفاده از icache داریم تا دستورات یک کلاک زودتر در اختیار ما قرار بگیرند. این قابلیت وجود دارد تا زیر کنترل یونت این cache اضافه گردد.

قابلیت branch prediction در این برنامه وجود ندارد اما جای آن بسیار خالی است و قطعا قابلیت اضافه شدن را دارد. اگر از icache استفاده کنیم این واحد می تواند کنار کنرل یونیت مشغول به کار شود.

اشتباهات و نكات آموزنده

در مورد نکات آموزنده، مهم ترین نکته این است که برای کارهای وسیع این چنینی حتما از دیاگرام بلوکی واضح و صریح استفاده شود تا از سردرگمی و فراموشی جلوگیری گردد. همچنین تا جای ممکن در برخی کارها که ارتباط بین دو واحد زیاد است، اگر این دو واحد درون یک بخش قرار دارند منطقی است که این دو در دو ماژول جداگانه نوشته نگردند، چرا که برای صحت دریافت و ارسال سیگنالهای صحیح نیاز به استفاده از تاخیر می گردد که می تواند روند اجرای برنامه را مختل کند.

در مورد اشتباهات انجام شده به طور خیلی خلاصه، اشتباهات زمانبر عبارت بودند از:

- با توجه به حساس بودن وریلاگ به بزرگی و کوچکی حروف، بسیار مختمل است که یک وایر که برای ارتباط بین دو ماژول است را سهوا تعریف نکرده باشیم و یا اسم آن را اشتباهی با یک حرف بزرگ و کوچک جابجا نوشته باشیم، در این حالت متاسفانه کامپایلر، این متغیر را یک وایر یک بعدی در نظر گرفته، که در حالتی که در ماژول کپی شده هم این متغیر یک بعدی باشد بدون هیچ خطا و هشداری برنامه شبیه سازی شده و مشغول به کار می شود.
- بهتر است برای هر چیزی بدترین حالت در نظر گرفته شود، مثلا برای Reg_stat اشتباها در ابتدا برای هر رجیستر ۸ خانه (مربوط به ٤ دستورالعمل) در نظر گرفته شده بود که مشکلات زیادی را به وجود آورد. با توجه به اینکه ۸ دستورالعمل حداکثر از یک رجیستر ۲۶ بار استفاده می کنند و ٤٨ خانه نیاز است ، لذا ۲۶ خانه برای هر رجیستر اختصاص داده شد.
- در یک حلقه ای که تعداد خاصی انجام می شود، اگر تاخیر استفاده می شود خیلی مهم است که این تاخیر ها طوری تنظیم شوند که قبل از تحریک مجدد بلاک always این حلقه تمام شده باشد.
 - استفاده از متغیرهای یکسان در بلاک های always مختلف ایجاد خطای ران تایم میکنند.