

دانشگاه تهران

پردیس دانشکده های فنی





تمرین کامپیوتری ششم

درس VLSI

تاريخ تحويل


91/4/10

در این تمرین کامپیوتری هدف بررسی نحوه تغییرات تاخیر ، توان استاتیک و دینامیک در اثر scaling می باشد.

گیت مورد بررسی ،NAND دو ورودی می باشد که ساختار آن در شکل ۱ آمده است.

با فرض L=Lmin و $(W/L)_1 = (W/L)_2 = (W/L)_3 = (W/L)_4 = 2$ با فرض $(W/L)_4 = (W/L)_2 = (W/L)_3 = (W/L)_4 = 2$ و ۶۵ و ۳۲ نانومتر و با دمای ۲۵ درجه انجام دهید.

90nm: vdd = 1.2 65nm: vdd = 1.1 32nm: vdd = 0.9



شکل۱

الف) از طریق شبیه سازی t_{pd} (تاخیر) را بدست آورید . درصد تغییرات تاخیر با scaling چقدر است؟ \mathbf{v}_{pd} ماکزیمه فرکانس کاری مدار چقدر است؟

ج) توان استاتیک را بدست آورید. نحوه تغییرات توان استاتیک با scaling چگونه است؟

د) توان دینامیک را حساب کرده و میزان تغییرات آن را در اثر scaling بررسی کنید.

* برای محاسبه توان دینامیک از وکتور ورودی 'VectorTest.txt' ضمیمه شده استفاده نمایید.

 * توجه دا شته با شید برای هر سه طول * و * 9 نانومتر دنباله ورودی م شابهی تو سط * 9 کو * 9 داده می شود اما دامنه ورودی و * 9 (با توجه به مقدار * 1 مربوطه) متفاوت است. (زمان * 2 زمان * 3 داده می شود اما دامنه ورودی و * 4 در نظر بگیرید.)

توضيحات:

- بدنه ترانزیستور های nmos را به gnd و بدنه ترانزیستور های pmos را به vdd وصل کنید .
- گزارش خود را با فرمت PDF به همراه فایلهای شبیه سازی در یک فایل زیپ قرار دهید و در سایت درس آپلود کنید. نام فایل به صورت زیر باشد:

Name_StudentNumber_CA6

• آخرین مهلت آپلود این تمرین ۱۵خردادماه می باشد و امکان تحویل این تمرین با تاخیر وجود ندارد.

سوالات خود را به آدرس ایمیل زیر ارسال نمایید

zsh9494@gmail.com

موفق باشيد