Χρήση κυκλωμάτων Serializer / Deserializer.

Γιαννόπουλος Νικόλαος 9629 , Ανδρονίκου Δημήτριος 9836 ngiannop@ece.auth.gr dimitriosa@ece.auth.gr

Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης

Abstract—Στην παρούσα εργασία θα παρουσιάσουμε την ανάγκη υπάρξεις τον κυκλωμάτων Serializer / Descrializer καθώς θα δείξουμε την ανάγκη ύπαρξει τους. Επιπλέον πως χρησιμοποιούνται σε εφαρμογές όπως καθώς πως μπορούμε να έχουμε ενεργειακή απόδοση με υψηλές ταχύτητες κάνοντας χρηση σειριακής διαπαφής

Keywords: Ser, Der, FPGA, 8b/10b

Ι. Τι είναι SERIALIZER / DESERIALIZER

Ένα είδος χυχλώματος οπου ειναι υπεθυνο για την μετατροπη της παραλληλης διαπαφεις σε σειριαχη (και το ανάποδο). Τα οποια πρέπει να γίνονται με μεγάλη αξιοπιστία καθώς και μεγάλη ταχύτητα για να μην υπράχει υποβάθμιση σε αυτον.

Serializer

Είναι ένα κύκλωμα μετατροπής παράλληλης μετάδοσεις δεδομένων σε σειριακή μετάδοσει. Αυτό είναι αναγκαίο γιατί πολλές εφαμοργές δεν είναι απαραίτητο η παράλληλη μεταφορά δεδομένων. Στην Εικόνα 1φαίνεται μια τυπική δομή ενός Serializer.




Figure 1: Τυπική δομή ενός Serializer.

Όπως αποτελειται απο

- Ν παράλληλες εισόδους δεδομένων
- clock σήμα ρολογίου
- reset σήμα ρολογίου
- start σήμα οπου υποδειχνύει την εχχίνηση της μετατροπής
- data-out οπου παράγει τα παράλληλα δεδομένα εισόδου σε σειριαχά (το ένα μέτα το άλλο bit)
- done σήμα ειδοποίηση στην μέρια του παραλήπτη οτι τελείωσε η αποστολή δεδομένων

Στην Εικόνα 2φαίνεται μια τυπική δομή ενός Deserializer.




Figure 2: Τυπική δομή ενός Desecrializer.

- 1 σειριαχή εισόδους δεδομένων
- Ν παράλληλες εξόδους δεδομένων
- clock σήμα ρολογίου
- reset σήμα ρολογίου
- start σήμα οπου υποδειχνύει την εχχίνηση της μετατροπής
- data-out N παράλληλες εξόδους δεδομένων
- done σήμα ειδοποίηση στην μέρια του παραλήπτη οτι τελείωσε η αποστολή δεδομένων

ΙΙ. Ανάλυση σειροποιητή για μετάδοση υψηλής ταχύτητας

Ο Serializer επίσης πραγματοποιεί ίσες πληροφορίες και διαδοχική έξοδο. Εδώ η ίση πληροφορία κοινοποιείται ως διαδοχική. Εδώ καθώς έχουμε πάρει πέντε κύκλους πληροφοριών θα λάβουμε ένα μόνο κομμάτι πληροφορίας σε κάθε παλμό ρολογιού.

Στο σημείο που η εχχίνηση ενδυναμώνεται τότε η οι πληροφορίες θα μεταδίδονται με διαδοχιχή σειρά, πέντε χρησιμοποιούνται πέντε χαρδιαχοί παλμοί ρολογιού για πλήρη πληροφόρηση. μετάδοση. Σε αντίθεση με έναν deserializer, ένας σειροποιητής χρησιμοποιεί λιγότερη περιοχή και ισχύ. Τα κομμάτια πληροφοριών εισάγονται με τον ίδιο τρόπο. Το χύχλωμα που παρουσιάζεται στην Ειχόνα 3 είναι ένα καταχωρητής διαδοχιχών αποτελεσμάτων ίσων πληροφοριών τεσσάρων bit. Το αποτέλεσμα του προηγούμενου Flip Flop συνδέεται με τη συνεισφορά του επόμενου μέσω ενός συνδυαστιχού χυχλώματος. Το λέξη πληροφοριών B0, B1, B2, B3 εφαρμόζεται μέσω ενός παρόμοιου συνδυαστιχό χύχλωμα. Υπάρχουν δύο τρόποι με τους οποίους αυτό το

κύκλωμα μπορεί να λειτουργήσει συγκεκριμένα - λειτουργία μετατόπισης ή φορτίου.




Figure 3: Δομή ενός 4-bit Serializer.

Deserializer είναι επίσης πραγματοποιηθεί διαδοχικές πληροφορίες και εξισώνεται. Εδώ οι διαδοχικές πληροφορίες αποστέλλονται ως ίσες. Εδώ έχουμε πάρει 1 bit πληροφορίας, τότε θα πάρουμε 5 bits των πληροφοριών αποτελέσματος σε κάθε παλμό ρολογίου. Deserializer είναι επιπλέον πραγματοποιείται διαδοχική πληροφορίες και εξισώνεται. Εδώ οι διαδοχικές πληροφορίες είναι κοινοποιούνται εξίσου, όπως φαίνεται στην Εικόνα 4. Εδώ πήραμε 1 bit πληροφορίας πληροφοριών, τότε θα πάρουμε 5 bits πληροφοριών αποτελέσματος σε κάθε παλμό ρολογίου.




Figure 4: Δομή ενός 4-bit Deserializer.

Ενεργειακά αποδοτική κωδικοποίηση για υψηλές ταχύτητες σειριακές διασυνδέσεις

Σημαντικό ποσό της ενέργειας που καταναλώνεται στα σύγχρονα ολοκληρωμένα κυκλώματα (ICs) οφείλεται στην επικοινωνία δεδομένων. Αυτό το τμήμα της ενέργειας εκτιμάται μεταξύ 18% και40% της συνολικής ενέργειας του συστήματος για επιστημονικές εφαρμογές.

Επιπλέον, η ενέργεια, που καταναλώνεται στην επικοινωνία, κλιμακώνεται με πολύ βραδύτερο ρυθμό σε σύγκριση με την ενέργεια που απαιτείται για τους υπολογισμούς. Πράγματι, η διαφορά στην απορριπτόμενη ενέργεια μεταξύ μιας μεταφοράς δεδομένων εκτός του chip και μιας κινητής υποδιαστολής διπλής ακρίβειας είναι μεγαλύτερη από δύο τάξεις μεγέθους.

Οι σειριακές διεπαφές υψηλής ταχύτητας χρησιμοποιούνται ευρέως, καθώς προσφέρουν σημαντικά πλεονεκτήματα έναντι των παράλληλων διαύλων, ιδίως για διασυνδέσεις μεγάλου μήκους (δηλ. αρκετών χιλιοστών). Οι σειριακές

διασυνδέσεις λειτουργούν σε πολύ υψηλότερους ρυθμούς δεδομένων σε σύγκριση με τις παράλληλες διασυνδέσεις καθώς η διάδοση πολλαπλών σημάτων εκτός του chip με την ίδια ταχύτητα είναι ένα δύσκολο έργο. Επιπλέον, η παράλληλη επικοινωνία απαιτεί πολύ περισσότερες ακίδες εισόδου/εξόδου και περιοχή δρομολόγησης και υποφέρει από υψηλές διασυμβολικές παρεμβολές (ISI) και διασταυρώσεις. Για τους λόγους αυτούς, οι ιδιαίτερα βελτιστοποιημένοι σειροποιητές/αποδιαφοροποιητές (SerDes), όπως οι συσκευές διασύνδεσης περιφερειακών στοιχείων (Peripheral Component Interconnect) Express (PCIe) και Serial AT Attachment (SATA), έχουν κερδίσει δημοτικότητα.

Η μείωση των μεταβάσεων bit με την κωδικοποίηση των μεταδιδόμενων δεδομένων οδηγεί σε αξιοσημείωτη μείωση της δυναμικής ενέργειας ζήτησης. Με αυτόν τον τρόπο, ένα μικρό μέρος της υπολογιστικής ενέργειας στο τσιπ ανταλλάσσεται με υψηλή μείωση της ενέργειας επικοινωνίας. Η κωδικοποίηση για σειριακές διεπαφές έχει προταθεί. Ωστόσο, αυτές οι μέθοδοι είναι κατάλληλες μόνο για σύγχρονη επικοινωνία πηγής και όχι για υψηλές ταχύτητες ασύγχρονες διεπαφές, όπως οι PCIe και SATA, όπου το ρολόι ανακτάται από τα μεταδιδόμενα δεδομένα στο δέκτη.

Στην παρούσα εργασία προτείνεται μια τεχνική κωδικοποίησης, δηλαδή η κωδικοποίηση σειριακής συντονισμένης μετάβασης (STTE), η οποία είναι ειδικά για αυτόν τον τύπο σειριακής διασύνδεσης. Η STTE ρυθμίζει τη μείωση στις μεταβάσεις bit, έτσι ώστε το ρολόι να μπορεί να ανακτηθεί ενώ επιτυγχάνοντας σημαντική εξοικονόμηση ισχύος. Το υπόλοιπο του παρόντος άρθρου είναι οργανωμένο ως εξής. Περιγράφονται τα χαρακτηριστικά των σειριακών διασυνδέσεων υψηλής ταχύτητας. Αποτελέσματα προσομοίωσης στο ενεργειακής απόδοσης της STTE παρουσιάζονται στην ενότητα V, ενώ η ικανότητα του STTE να διατηρεί την ακεραιότητα της ζεύξης και να περιορίζει δεδομένων αξιολογείται πειραματικά. Τέλος, εξάγονται συμπεράσματα.

Σε σειριαχές διασυνδέσεις υψηλής ταχύτητας, όπως PCIe και SATA,το ρολόι δεν μεταδίδεται σε ξεχωριστή λωρίδα διαύλου. Αντ' αυτού, ο δίαυλος ροής δεν μεταδίδεται μέσω του δικτύου,το ρολόι εξάγεται από τα μεταδιδόμενα δεδομένα στο δέκτη χρησιμοποιώντας ανάκτηση δεδομένων ρολογιού (CDR). Ο δέκτης παράγει ένα ρολόι αναφοράς ευθυγραμμίζοντας τη φάση του ρολογιού με το μεταβάσεις του εισερχόμενου σήματος δεδομένων με τη χρήση ενός κλειδωμένου στη φάση βρόχου (PLL). Ο δέκτης δειγματοληπτεί τα δεδομένα εισόδου χρησιμοποιώντας το παραγόμενο ρολόι αναφοράς. Επομένως, μεγάλες πρέπει να αποφεύγονται τα μεγάλα μήκη διαδρομής, δηλαδή ο αριθμός των διαδοχικών 0 ή 1. Εάν ανιχνεύονται πολύ λίγες μεταβάσεις από το CDR λογική, οι πληροφορίες χρονισμού δεν μπορούν να εξαχθούν και η PLL του μπορεί να απομακρυνθεί από τη συχνότητα του πομπού.

Έτσι, τα σήματα δεδομένων δεν λαμβάνονται

δειγματοληπτικά στη σωστή χρονική στιγμή. οδηγώντας σε σφάλματα δεδομένων. Επιπλέον, τα μεταδιδόμενα δεδομένα πρέπει να παρουσιάζουν περίπου ίσο αριθμό 0 και 1 για να διατηρηθεί το σήμα ακεραιότητα του σήματος και την αποφυγή σφαλμάτων δεδομένων. Αυτό το χαρακτηριστικό ονομάζεται ισορροπία dc. Η επιχράτηση ενός επιπέδου τάσης προκαλεί την ολίσθηση του μέσου επικοινωνίας προς αυτή την τάση επίπεδο. Κατά συνέπεια, το σήμα μπορεί να μην μεταβαίνει εντός του απαιτούμενο χρόνο. Επομένως, η απουσία ισορροπίας συνεχούς ρεύματος μπορεί να οδηγήσει σε απώλεια δεδομένων. Η λογική κωδικοποίησης και αποχωδιχοποίησης προστίθεται στις συσχευές SerDes για να διασφαλίζουν ότι η ροή δεδομένων περιέχει τόσο επαρχή αριθμό αχμών για CDR και, επιπλέον, ένα περίπου ίσο αριθμό 0 και 1. Η κωδικοποίηση 8Β/10Β είναι ένα δημοφιλές τεχνική που αντιστοιχίζει χαρακτήρες 8-bit σε σύμβολα 10-bit και εγγυάται ότι το μήκος εκτέλεσης δεν υπερβαίνει τα πέντε διαδοχικά bits. Επιπλέον, διενεργείται έλεγχος ανομοιομορφίας δεδομένων για την επίτευξη ισορροπία dc. Η ανομοιογένεια ενός μπλοχ δεδομένων ορίζεται ως η διαφορά μεταξύ του αριθμού των 1 και των 0 και μπορεί να είναι θετικό (πλεονάζων αριθμός 1), αρνητικό (πλεονάζων αριθμός 0), ή μηδέν (ο αριθμός των 1 και 0 είναι ίσος). Με την παρεμβολή μπλοχ δεδομένων με θετιχή και αρνητιχή ανομοιογένεια, η ισορροπία dc επιτυγχάνεται με την πάροδο του χρόνου.

Ένα κρίσιμο μειονέκτημα της κωδικοποίησης 8Β/10Β είναι η επιβάρυνση του εύρους ζώνης κατά 20% λόγω των δύο πρόσθετων bits για κάθε byte δεδομένων, το οποίο περιορίζει σημαντικά την απόδοση της της σύνδεσης. Εναλλακτικά, η κωδικοποίηση 64Β/66Β και 128Β/130Β μέθοδοι παρουσιάζουν 3,03% και 1,53% επιβάρυνση στο εύρος ζώνης ως 2 bit προστίθενται σε κάθε 64 και 128 bit, αντίστοιχα. Ωστόσο, αυτά τα συστήματα εγγυώνται μόνο μία μετάβαση κάθε 66 και 130 bits, η οποία μπορεί να μην είναι επαρχής για το ρολόι ανάλογα με τις απαιτήσεις μετάβασης του κυκλώματος CDR. Επιπλέον, αυτές οι τεχνικές δεν έχουν μηχανισμό για τη διατήρηση της ισορροπίας dc- κατά συνέπεια, τα δεδομένα σφάλματα μπορεί να προχύψουν λόγω dc bias. Στις πρώτες γενιές του PCIe χρησιμοποιείται η κωδικοποίηση 8Β/10Β, ενώ στις πιο πρόσφατες εκδόσεις, χρησιμοποιείται η κρυπτογράφηση για την παροχή επαρχείς μεταβάσεις και τη διατήρηση της ισορροπίας dc με τυχαίο τρόπο τη ροή δεδομένων . Ο scrambler παράγει μια ψευδοτυχαία ακολουθία bit (PRBS) χρησιμοποιώντας μια γραμμική ανατροφοδοτούμενη μετατόπιση καταχωρητή (LFSR). Η έξοδος του LFSR γίνεται ΧΟΡ με το ροή δεδομένων. Με αυτόν τον τρόπο, αν και το μέγιστο μήκος εκτέλεσης δεν είναι εγγυημένο, η πιθανότητα εμφάνισης ενός μεγάλου μήκους ακολουθίας bit χωρίς μετάβαση μειώνεται δραστικά.

Επιπλέον, το scrambling διατηρεί την ισορροπία dc για μεγάλο χρονικό διάστημα. και, ωστόσο, η ισορροπία αυτή δεν εξασφαλίζεται για βραχυχρόνιες περιόδους, καθώς μεγάλες ακολουθίες 0 ή 1 εξακολουθούν να

δυνατές. Τα δεδομένα αποδιαμορφώνονται από το δέκτη χρησιμοποιώντας την αντίστροφη συνάρτηση. Συνεπώς, δεν απαιτούνται πλεονάζοντα bits και, ως εκ τούτου, δεν υπάρχει επιβάρυνση στο εύρος ζώνης. Η κωδικοποίηση 8Β/10Β και η κρυπτογράφηση διατηρούν την ακεραιότητα του σήματος, ωστόσο, με κόστος την υψηλή αύξηση των μεταβάσεων και, συνεπώς, την κατανάλωση ενέργειας. Οι τεχνικές κωδικοποίησης που μειώνουν μεταβάσεις bit για τη μείωση της κατανάλωσης ενέργειας των σειριακών επιχοινωνίας έχουν προταθεί. Σειριαχά χαμηλής ενέργειας μετάδοση (SILENT) εκτελεί μια πράξη XOR μεταξύ διαδοχικών λέξεων δεδομένων και μεταδίδει το αποτέλεσμα. Ωστόσο, αυτή η τεχνική μειώνει τις μεταβάσεις μόνο όταν οι διαδοχικές λέξεις δεδομένων είναι συσχετισμένες. Ο κωδικοποιητής που αναφέρεται στο αντικαθιστά τα bits που παρουσιάζουν διαδοχικές μεταβάσεις με μια χαμηλότερη μοτίβο μετάβασης- ωστόσο, απαιτούνται δύο περιττά bits για κάθε byte για να παρακολουθούνται οι τροποποιήσεις. Μετάβαση αναστροφής (TIC) αντιστρέφει τα ζυγά bits μιας λέξης σε σε περίπτωση που ο αριθμός των μεταβάσεων εντός της λέξης είναι μεγαλύτερος από το μήχος της λέξης. Η ΤΙC χρησιμοποιεί ένα περιττό bit ανά λέξη για να υποδειχνύει αν τα ζυγά bits αντιστρέφονται ή όχι.

Ορισμένες τεχνικές εκμεταλλεύονται την ανοχή σε σφάλματα των εφαρμογών που επεξεργάζονται δεδομένα αισθητήρων για να μειώσουν τη δραστηριότητα μεταγωγής. προσεγγιστική διαφορική κωδικοποίηση στρογγυλοποιεί ορισμένα από των λιγότερο σημαντικών ψηφίων (LSB) των λέξεων δεδομένων πριν από τη μετάδοση της διαφοράς κατά ψηφία διαδοχικών λέξεων. Σε αυτότρόπο, ελαχιστοποιείται ο αριθμός των μεταβάσεων στα LSBs και ωστόσο, κάποια απώλεια πληροφοριών είναι αναπόφευκτη. Ο κωδικοποιητής σειριακής κωδικοποίησης με διαφορά τιμής (VDBS) αντιστρέφει τα bits των λέξεων σε παράγει μεγάλες ακολουθίες 0 ή 1 και, ως εχ τούτου, μειώνει τις τις μεταβάσεις εντός μιας λέξης. Μια μέγιστη απόκλιση μεταξύ της αρχικής και της κωδικοποιημένης λέξης. Το Serial μεταδίδει ένα μοτίβο μηδενικής μετάβασης όταν διαδοχικές λέξεις συσχετίζονται και είναι ιδιαίτερα αποτελεσματικό για τις καταγεγραμμένες από κάμερα δεδομένα. Ο προσεγγιστικός σειριακός δίαυλος (AXSERBUS) μεταδίδει ένα μοτίβο μηδενικής μετάβασης όταν η διαφορά μεταξύ διαδοχικών λέξεων είναι χαμηλή, ενώ η διαφορά κωδικοποιείται ως μοτίβο μετάβασης όταν η διαφορά αυτή θεωρείται ενδιάμεση. Ο στόχος όλων των υφιστάμενων σχημάτων είναι να επιτευχθεί η μεγαλύτερη μείωση του αριθμού των μεταβάσεων. Κατά συνέπεια, αυτές οι τεχνικές είναι συμβατές μόνο με συγχρονισμένες πηγές διασυνδέσεις, όπως το διασυνδεδεμένο κύκλωμα (I2C) και η σειριαχή περιφερειαχή διεπαφή (SPI).

Οι αρχιτεκτονικές που βασίζονται στο χρόνο είναι εναλλακτικές σειριακές τεχνικές επικοινωνίας που μπορούν να επιτύχουν σημαντική εξοικονόμηση στην κατανάλωση ενέργειας. Ο πομπός αυτών των αρχιτεκτονικών χρησιμοποιεί έναν διαμορφωτή θέσης παλμού (PPM) για την

καθυστέρηση του ρολογιού ανάλογα με την τιμή των δεδομένων εισόδου. Το παραγόμενο σήμα και το σήμα ρολογιού μεταδίδονται μέσω του καναλιού. Ο δέκτης απαιτεί έναν μετατροπέα χρόνου σε ψηφιακό (TDC), ο οποίος μετατρέπει τη χρονική διαφορά μεταξύ του σήματος ρολογιού και του του καθυστερημένου σήματος σε δυαδικό αριθμό για την ανάκτηση των δεδομένων. Αν και οι αρχιτεκτονικές που βασίζονται στο χρόνο μπορούν να επιτύχουν υψηλούς ρυθμούς δεδομένων, η ανάχτηση δεδομένων μπορεί να παρεμποδιστεί λόγω της αναντιστοιχίας καθυστέρησης υπό επεξεργασία, τάσης και θερμοκρασίας (PVT) , περιορίζοντας έτσι τις την εφαρμοσιμότητα της επιχοινωνίας με βάση το χρόνο. Επιπλέον, αυτές οι αρχιτεκτονικές απαιτούν μια πρόσθετη λωρίδα για τη μετάδοση των ρολόι αναφοράς, και ως εχ τούτου, αυτές οι τεχνιχές είναι πηγή συγχρονισμένες. Εναλλακτικά, στην παρούσα εργασία, προτείνεται ένα σχήμα κωδικοποίησης που είναι προσαρμοσμένο στις ασύγχρονες διασυνδέσεις SerDes πηγής. Το STTE εξισορροπεί τον αριθμό των μεταβάσεων, έτσι ώστε τα CDR και dc ισορροπία διατηρείται και, ταυτόχρονα, η ενέργεια η κατανάλωση περιορίζεται σε σύγκριση με την κρυπτογράφηση.

• Αλγόριθμος αναδιάταξης

Το προτεινόμενο σύστημα κωδικοποίησης βασίζεται στην ιδέα της αναδιάταξης ενός πεπερασμένου αριθμού λέξεων πριν από τη μετάδοση ως διερευνήθηκε στη μέθοδο ΑWR. Καθώς η AWR αναπτύχθηκε για ευρείς παράλληλους διαύλους, η εφαρμογή μιας τεχνικής που μοιράζεται τις ίδιες αρχές με την ΑWR σε σειριαχή επιχοινωνία δεν είναι απλή. Ο στόχος της κωδικοποίησης σε παράλληλους διαύλους είναι η μείωση των μεταβάσεων bit μεταξύ διαδοχικών λέξεων, ενώ ο σκοπός της κωδικοποίησης σε σειριακούς διαύλους είναι η μείωση των bit μεταβάσεων εντός κάθε λέξης. Επιπλέον, η σύγχρονη πηγή επιχοινωνία υποτίθεται στο ΑWR, ενώ αυτό δεν ισχύει για όλες τις σειριαχές επιχοινωνίες, όπως οι PCIe και SATA. διεπαφές, όπου το ρολόι ανακτάται από το μεταδιδόμενο δεδομένα. Το προτεινόμενο σύστημα STTE είναι προσαρμοσμένο στο τελευταίο τύπο επικοινωνίας και, κατά συνέπεια, η μείωση της μεταβάσεων πρέπει να περιοριστεί για να διευχολυνθεί η CDR. Το STTE είναι κατάλληλο για την επικοινωνία SerDes. Στο SerDes συσκευές, οι λέξεις δεδομένων οργανώνονται σε παχέτα χαι η αναδιάταξη είναι εφαρμόζεται στις λέξεις εντός κάθε πακέτου. Με αυτόν τον τρόπο, η καθυστέρηση δεν μπορεί να προκληθεί από το STTE, καθώς όλες οι λέξεις δεδομένων ενός παχέτου πρέπει να είναι πλήρως διαθέσιμες πριν αρχίσει η μετάδοση.

Ο ψευδοχώδικας του νέου αλγορίθμου παρουσιάζεται στην Εικόνα 5. Αφού είναι διαθέσιμο ένα μπλοχ Ν λέξεων, πρώτα, ένας μοναδικός χωδικός Κ = log2 N bits ανατίθεται σε κάθε λέξη. Ως εκ τούτου, υποθέτοντας ότι κάθε λέξη έχει μήχος M bit, η νέα λέξη Ο μοναδικός αυτός κώδικας χρησιμοποιείται από το δέχτη. για να επανατοποθετήσει τα δεδομένα στην αρχική σειρά. Στη συνέχεια, ο η αναδιάταξη αρχίζει. Ο αλγόριθμος του πλησιέστερου γείτονα (NN) χρησιμοποιείται για την αναδιάταξη όπως και

στον AWR. Κάθε λέξη στο μπλοχ (word[j]) που δεν έχει αχόμη μεταδοθεί, γίνεται XORed με την προηγουμένως μεταδιδόμενη λέξη (word_pre). Ο αριθμός των μεταβάσεων της word_xored[j], ο οποίος είναι το αποτέλεσμα της XOR, υπολογίζεται. Το αποτέλεσμα του XOR με τη μιχρότερη αριθμό μεταβάσεων (word_xored[jmin]) επιλέγεται στη συνέχεια για το μετάδοση. Ο δείχτης jmin υποδηλώνει τη word_xored με το μιχρότερο αριθμό μεταβάσεων.

1: Initialise word_pre

```
2: while Queue with words not empty do
       Update the block of N words to be reordered
       Assign a unique code of K bits to all N words
4:
       for i \leftarrow 0 to N-1 do
5:
6:
          for j \leftarrow 0 to N-1 do
7:
              if word[j] not transmitted then
8:
                  word\_xored[j] = word[j] \oplus word\_pre
                  Calculate the number of transitions of
   word\_xored[j]
           Select the word\_xored[j_{min}] with the minimum
   number of transitions
11:
           Update word\_pre = word[j_{min}]
```

Figure 5: Αλγόριθμος 1.

Στις διασυνδέσεις SerDes, τα δεδομένα απαιτείται να παρουσιάζουν συχνές μεταβάσεις bit για CDR, και ως εκ τούτου, ένας μηχανισμός που αποτρέπει μεγάλα μήκη διαδρομής. Επομένως, ο μηχανισμός πρέπει να είναι αποτελεσματικός, προστίθεται κατάλληλος αριθμός μεταβάσεων bit με αντιστροφή τμημάτων του word_xored. Συγκεκριμένα, ένα μέγεθος βήματος S είναι όπου $1 \le S \le ((M+K+1)/2)$. $Tabitsword_[jmin][0..S-1]$ μεταδίδονται αναλλοίωτα, ενώ τα επόμενα S bits $(word_xored[jmin][S..2*S-1]$ αντιστρέφονται κ.ο.κ. $\Omega_{\rm S}$ εκ τούτου, οι περιοχές των αναλλοίωτων και των ανεστραμμένων bits παρεμβάλλονται μεταξύ τους. Ο ψευδοκώδικας που περιγράφει αυτή τη συνάρτηση παρουσιάζεται στην Εικόνα 6, όπου L είναι ο αριθμός των τμημάτων και, επομένως, είναι ένας ακέραιος αριθμός ίσος με ${\rm L}=({\rm M}+{\rm K/S})$.

```
1: Select the word\_xored[j_{min}] with the minimum number of transitions
2: for i \leftarrow 0 to M + K - 1 do
3: if ((i \geq S) \ and \ (i < 2 * S)) \ or \ ((i \geq 3 * S) \ and \ (i < 4 * S)) \ or \ ((i \geq 5 * S) \ and \ (i < 6 * S)) \ ... \ or \ ((i \geq L * S) \ and \ (i < (L + 1) * S)) then
4: Invert word\_xored[j_{min}][i]
```

Figure 6: Αλγόριθμος 2.

• Ανταλλαγή ενέργειας έναντι αξιοπιστίας

5: Transmit $word_xored[j_{min}]$

Οι επιδράσεις του S στην κατανάλωση ενέργειας και στο CDR είναι παρουσιάζονται στα στην Εικόνα 7 & 8

αντίστοιχα. Στην Εικόνα 7 η μείωση στις μεταβάσεις bit της χωδιχοποιημένης χαι σειριοποιημένης ροής δεδομένων σε σύγχριση με την χωδιχοποιημένη χαι σειριοποιημένη ροή απειχονίζεται ως συνάρτηση του μεγέθους βήματος, S. Στην Εικόνα 8, ο μέσος όρος λειτουργίας μήκος και η τυπική απόκλιση απεικονίζονται σε σχέση με το S. Για αυτές τις προσομοιώσεις, ο αριθμός των αναδιαταγμένων λέξεων είναι N = 16, κάθε λέξη έχει πλάτος M = 64 bits και K = 4. Το ίχνη εισόδου που χρησιμοποιήθηκαν δημιουργήθηκαν χρησιμοποιώντας τον προσομοιωτή gem5. για την εφαρμογή InFoli, η οποία είναι ένας προσομοιωτής του εγκεφάλου Inferior Olive. Η μείωση των μεταβάσεων bit αυξάνεται για μεγαλύτερες τιμές του S, όπως φαίνεται στο Σχήμα 1, καθώς εγχέονται λιγότερες μεταβάσεις. Η κατανάλωση ενέργειας είναι ευθέως ανάλογη του αριθμού των μεταβάσεων και, συνεπώς, η μείωση των μεταβάσεων ισοδυναμεί με με μείωση της ενέργειας. Το μέσο μήχος εκτέλεσης καθώς και η τυπική απόκλιση, επίσης, αυξάνονται με το S, όπως φαίνεται στην Εικόνα 8. Ωστόσο, οι μεγάλες αχολουθίες bits χωρίς μεταβάσεις επιδρούν αρνητικά επηρεάζουν το CDR και μπορούν να προκαλέσουν σφάλματα στη δειγματοληψία δεδομένων στο δέκτη. Ως εκ τούτου, η ενεργειακή απόδοση αυξάνεται για υψηλές τιμές του S, ενώ η αχεραιότητα της ζεύξης ενισχύεται για χαμηλές τιμές του S. Ο κωδικοποιητής τυχαιοποιεί τη ροή δεδομένων και, ως εκ τούτου, προκαλεί μεγαλύτερο αριθμό μεταβάσεων σε σύγκριση με τον προτεινόμενο κωδικοποιητή. Το μέσο μήχος διαδρομής της χωδιχοποιημένης ροής είναι ίσο με 1,84 bits και η τυπική απόκλιση είναι 1,13 bits. Ωστόσο, αυτός ο υψηλός αριθμός μεταβάσεων δεν είναι απαραίτητος για CDR, όπως φαίνεται στην ενότητα VI-Β. Το STTE εκμεταλλεύεται αυτό το γεγονός για να τη μείωση της ενεργειαχής ζήτησης των σειριαχών ζεύξεων.




Figure 7: Μείωση του αριθμού των μεταβάσεων σε σύγχριση με τα χρυπτογραφημένα δεδομένα ως συνάρτηση του μεγέθους βήματος S

• Αρχιτεκτονική κυκλώματος.

Ο αλγόριθμος κωδικοποίησης υλοποιείται ως εξής. Σε κάθε κύκλο ρολογιού, οι λέξεις που δεν έχουν μεταδοθεί και οι προηγούμενη λέξη γίνεται ΧΟR. Το αποτέλεσμα του ΧΟR με τη μικρότερη αριθμό μεταβάσεων επιλέγεται για μετάδοση. Τμήματα των αυτού του αποτελέσματος αντιστρέ-




Figure 8: Μέσο μήκος διαδρομής (δηλαδή, ο αριθμός των διαδοχικών bit χωρίς μετάβαση) και η τυπική απόκλιση σε σχέση με το μέγεθος βήματος S.

φονται πριν από τη μετάδοση. Το διάγραμμα του χυχλώματος του κωδικοποιητή παρουσιάζεται στην Εικόνα 9. Το κύκλωμα χωδιχοποιητή STTE αποτελείται από τρία στάδια όπως AWR το στάδιο του αγώνα, το στάδιο του τερματισμού και το στάδιο του νικητή. στάδιο. Το στάδιο αγώνα περιλαμβάνει το μπλοκ ΧΟΚ και την καθυστέρηση γραμμές. Μέσα στο μπλοκ ΧΟR, κάθε λέξη γίνεται ΧΟR με το μπλοκ λέξη που μεταδόθηκε προηγουμένως (WORD_PRE) για να παραχθούν τα σήματα WORD_XORED. Ο στόχος είναι ο εντοπισμός WORD_XORED με τον ελάχιστο αριθμό μεταβάσεων. Έτσι, τα διαδοχικά bits μέσα σε κάθε WORD_XORED[i] είναι κατά ζεύγη ΧΟR. Η έξοδος αυτού του μπλοχ συμβολίζεται ως DIFF[i][M + K - 1 : 0]. Ο αριθμός των 1 στο DIFF αντιστοιχεί στον αριθμό των μεταβάσεων στο WORD_XORED. Τα σήματα DIFF τροφοδοτούνται στις γραμμές καθυστέρησης, όπου ένα ρολόι διαδίδεται και καθυστερεί ανάλογα με τον αριθμό των 1 στο DIFF[i][M + K -1 : 0]. Επομένως, ο παλμός ρολογιού που αντιστοιχεί στο WORD_XORED με τον μικρότερο αριθμό των μεταβάσεων διαδίδεται γρηγορότερα και φτάνει πρώτος στο τέρμα στάδιο, όπου τίθεται ο αντίστοιχος μανδαλωτής.

Αυτό το μπλοκ επιλέγει τη λέξη που κέρδισε τον αγώνα, WORD[jmin], και την αντίστοιχη WORD_XORED[jmin] και τις αποθηκεύει στο REG0 και στο REG3, αντίστοιχα. Επιπλέον, αυτό το στάδιο παρακολουθεί τις λέξεις που έχουν ήδη μεταδοθεί. Οι πληροφορίες αυτές αποθηκεύονται στο REG1. Οι έξοδοι αυτού του καταχωρητή, EN[0..N-1], αρχικοποιούνται με 1 και σε κάθε κύκλο, EN[jmin], που αντιστοιχεί στο WORD[jmin], μεταβαίνει σε 0. Για την εξισορρόπηση του αριθμού των μεταβάσεων και τη διευχόλυνση του CDR, τμήματα του WORD_XORED[jmin] αντιστρέφονται. Αυτό υλοποιείται στη μερική αντιστροφή μπλοχ, όπου τα ανεστραμμένα και μη ανεστραμμένα τμήματα των S bits είναι αλληλοδιαδοχικά. Σημειώστε ότι η τιμή του ${f S}$ είναι προκα ${f \theta}$ ορισμένη κατά τη διάρκεια της σχεδιασμού. ${f H}$ έξοδος αυτού του μπλοκ αποθηκεύεται στο REG2 και στο μεταδίδεται στον επόμενο κύκλο ρολογιού.

Decoder

Ο αποχωδιχοποιητής παρέχει το αρχικά μη χωδιχοποιη-




Figure 9: STTE Encoder.

μένο και στο σωστή σειρά δεδομένων. Το κυκλωματικό διάγραμμα του αποκωδικοποιητή φαίνεται στην Εικόνα 10. Η είσοδος του αποχωδιχοποιητή επεξεργάζεται πρώτα από το μερικό μπλοκ μερικής αντιστροφής. Το τμήμα αυτό είναι πανομοιότυπο με το τμήμα μεριχής αντιστροφής μπλοχ του κωδικοποιητή, δεδομένου ότι τα ίδια bits πρέπει να αντιστραφούν για να να αποκατασταθεί η αρχική λέξη. Η έξοδος αυτού του μπλοχ είναι XORed με την προηγούμενη αποκωδικοποιημένη λέξη DEC_PRE. Χρησιμοποιείται ένας καταχωρητής για την αποθήκευση της DEC_PRE, η οποία αρχικοποιείται με 0, καθώς ο καταχωρητής REG0 του χυχλώματος χωδιχοποιητή (βλέπε Ειχόνα 9). Για να αποκατασταθεί η αρχική σειρά των λέξεων δεδομένων, οι απομονωτές Ν όπου οι λέξεις αποθηκεύονται με την αρχική σειρά. Το αποχωδιχοποιητής χρησιμοποιεί τα Κ τελευταία bits, τα οποία υποδειχνύουν τη σειρά των λέξεων, για να ενεργοποιήσει τον κατάλληλο απομονωτή για την αποθήκευση της DEC_WORD. Επομένως, χρησιμοποιείται ένας απλός αποκωδικοποιητής Κ-προς-Ν, η έξοδος του οποίου του οποίου ενεργοποιείται ο αντίστοιχος απομονωτής. Καθως φαίνεται στην Εικόνα 11 τα αποτελέσματα της έρευνας.

IV. Αξιολόγηση κωδικοποιητή 8Β/10Β σε FPGA υλοποιήσεις

Οι σειριαχές διασυνδέσεις είναι πανταχού παρούσες στα σύγχρονα ηλεκτρονικά συστήματα, όπου υπάρχουν σήμερα πολλά διαφορετικά πρότυπα. για την επικοινωνία περιφερειακών συσκευών, συσκευών αποθήκευσης, δικτύωσης, μεταξύ άλλων. Αυτές οι διεπαφές, χοινώς γνωστές ως SerDes, περιγράφουν τις λειτουργίες σειριοποίησης και αποσειριοποίησης σε πομπού και του δέκτη, αντίστοιχα, μπορεί να είναι πολύ πολύπλοκες και απαιτούν ποικίλες λειτουργίες, όπως κωδικοποίηση, διόρθωση σφαλμάτων, εξισορρόπηση, κλιμάκωση σήματος, κ.λπ. Η ανάπτυξη γρήγορων συστημάτων SerDes χαμηλής ισχύος συνεπάγεται την πρόκληση της ανάχτησης των ροών δεδομένων με το σωστό συγχρονισμό, αυτό συνήθως επιλύεται με στάδια ρολογιού και δεδομένων (CDR), κυκλώματα βρόχου κλειδώματος φάσης (PLL) και παρεμβολείς φάσης. Για το το σκοπό αυτό, ωστόσο, το σχήμα μετάδοσης και το σήμα έχουν επίσης μεγάλη σημασία, προχειμένου να περιοριστεί η το συχνοτιχό περιεχόμενο του σήματος και την αποφυγή ανεπιθύμητων γεγονότων όπως τα σφάλματα ριπής. Η κωδικοποίηση




Figure 10: STEE Decoder.

POWER OVERHEAD IN MILLIWATTS OF THE STTE ENCODER AND DECODER CIRCUITS OPERATING AT 250 MHz

Step	N = 16		N = 32	
	Enc.	Dec.	Enc.	Dec.
S = 5	2.35	0.21	3.45	0.21
S = 18	2.35	0.21	3.49	0.21
$S = 34/35^{-1}$	2.36	0.21	3.48	0.21

1 S = 34 for N = 16 and S = 35 for N = 32.

Figure 11: Αποτελέσματα.

8b/10b είναι μια εναλλακτική λύση για τη διασφάλιση της ισορροπίας ψηφιακών ροών, εξασφαλίζοντας έναν ελάχιστο αριθμό μεταβάσεων ανά μονάδα χρόνου. Επί του παρόντος, χρησιμοποιείται ως μέθοδος κωδικοποίησης στο πρότυπο του καθολικού σειριακού διαύλου (USB). Αυτή η προσέγγιση ήταν πρωτοεφαρμόστηκε το 1983 από την IBM και αποτελείται από μια σειρά πινάκων, οι οποίοι αντιστοιχίζουν τα bits από μια τυχαία πληροφορία πηγή σε μια κατανεμημένη ροή με βάση τα σύμβολα. Αυτή η κωδικοποίηση διευκολύνει την ανάκτηση ρολογιού στο δέκτη περιορίζοντας τη χαμηλότερη συχνότητα της ροής και την αποφυγή μεγάλων ακολουθιών με το ίδιο στάδιο, παρέχοντας τυχαιότητα στο σήμα.

Η παρούσα έρευνα ασχολείται με την υλοποίηση του κωδικοποιητή 8b/10b σε επίπεδο FPGA. Αξιολογούνται τρεις διαφορετικές υλοποιήσεις, η πρώτη μέσω της χρήσης αποχωδιχοποιητών, η δεύτερη με τη χρήση πινάχων αναζήτησης που υλοποιούνται στη μνήμη RAM μνήμης, και μια τρίτη με τη χρήση ενός πίνακα πνευματικής ιδιοκτησίας της Xilinx (IP) SerDes. Κάθε εναλλακτική λύση περιγράφεται σε Verilog HDL για μετέπειτα σύνθεση και υλοποίηση FPGA με τη χρήση του Vivado. Η σύγχριση μεταξύ αυτών των τεχνικών παρουσιάζεται από την άποψη της χρήσης της περιοχής της πλακέτας, του χρονισμού καθυστερήσεων και της κατανάλωσης ισχύος, αναζητώντας συμβιβασμούς μεταξύ ταχύτητας, ισχύος και απαιτήσεων σε έκταση με σκοπό να να παρέχει μια χρήσιμη αξιολόγηση της υλοποίησης του χωδιχοποιητή προσεγγίσεις που μπορούν να ενσωματωθούν σε πιο σύνθετους SerDes λύσεις FPGA. Το μοντέλο πομπού στην παρούσα εργασία αποτελείται από τα εξής στάδια που

απειχονίζονται στην Ειχόνα 12, το οποίο αντιστοιχεί στο χτίριο μιας απλουστευμένης επιχοινωνίας ζεύξης SerDes για το προδιαγραφή USB 3.0. Αυτά είναι ο χωδιχοποιητής, το 8b/10b χωδιχοποιητής και ένας σειροποιητής στο τμήμα πομπού. Στο εσωτεριχό του του μπλοχ χωδιχοποιητή 8b/10b, όπως αναφέρθηκε προηγουμένως, τρεις διαφορετιχές υλοποιήσεις είναι δυνατές. Η πρώτη πραγματοποιείται με ένα μνήμη τυχαίας προσπέλασης (RAM) που λειτουργεί ως μνήμη μόνο για ανάγνωση (ROM)- η δεύτερη υλοποίηση γίνεται με αποχωδιχοποιητές και πολυπλέχτες, και η τρίτη χρησιμοποιεί ένα διαθέσιμο IP. Για να επιχυρωθεί η σειριαχή σύνδεση πομπού, ένας βρόγχος επιστροφής διαμόρφωση απαιτεί επίσης έναν αποδιαταξινομητή, αποχωδιχοποιητή 8b/10b και έναν αποχωδιχοποιητή, που αναπαρίσταται ως το τμήμα δέχτη στην Ειχόνα 12.




Figure 12: Αρχιτεκτονική Συστήματος.

Ο κωδικοποιητής 8b/10b μετατρέπει ένα μπλοκ δεδομένων εισόδου 8 bit σε ένα μπλοκ 10 bit. Στην Εικόνα ??, φαίνεται μια γενιχή περιγραφή για τον τρόπο με τον οποίο τα δεδομένα εισόδου διαχωρίζονται σε 3 MSB και 5 LSB. Τα 3 bits μετατρέπονται σε 4 bits και τα 5 bits μετατρέπονται σε σε 6 bits- για το σχοπό αυτό, χρησιμοποιούνται δύο πίναχες μετατροπής, με δύο διαφορετιχούς τρόπους αντιστοίχισης ανάλογα με την ανομοιογένεια παραγωγή. Η παραγωγή ανομοιότητας υλοποιήθηκε με μια μηχανή κατάστασης: εάν τα εισερχόμενα δεδομένα παρουσιάζουν άρτια ισοτιμία, η τα επόμενα δεδομένα εισόδου αντιστοιχούν σε διαφορετική ανομοιομορφία σε σχέση με την τα πραγματικά δεδομένα, αλλά αν τα εισερχόμενα δεδομένα έχουν περιττή ισοτιμία, η το επόμενο μπλοχ δεδομένων θα χρησιμοποιεί την ίδια ανομοιομορφία. Υπάρχουν ειδικές χαρακτήρες που χρησιμοποιούνται για τον έλεγχο. Η πρώτη είσοδος ονομάζεται Κίη για να γνωρίζει ο χωδιχοποιητής πώς να αντιστοιχίσει την είσοδο των 8 bit. Σε περίπτωση που η είσοδος είναι ένας άχυρος ειδικός χαρακτήρας, ο δεύτερος σήμα Kerr αλλάζει και η έξοδος θα είναι ο αντίστοιχος μπλοκ πληροφοριών. Οι τρεις υλοποιήσεις κωδικοποιητή που διερευνήθηκαν στην παρούσα εργασία εξηγούνται στη συνέχεια. Η πρώτη υλοποίηση με αποκωδικοποιητές και πολυπλέκτες απεικονίζεται στην Εικόνα 13. Οι πίνακες 8b/10b χωρίζονται σε μπλοχ των 3 έως 4 bits και των 5 έως 6 bits, που ορίζονται ως MSB και LSB, αντίστοιχα. Ο αποκωδικοποιητής αντιστοιχίζει τα δεδομένα εισόδου σε ένα συγκεκριμένη τιμή και ο πολυπλέκτης καθορίζει ποια δεδομένα πηγαίνουν για

κάθε αποκωδικοποιητή, δεδομένου ότι το σήμα ανομοιότητας λειτουργεί ως σήμα ελέγχου.




Figure 13: Decoder με πολυπλεκτες.

Η δεύτερη προσέγγιση, απαιτεί τη χρήση μνημών, όπως φαίνεται στην Ειχόνα 14. Δημιουργούνται μέσω αρχείων μνήμης που υλοποιούνται σε Verilog και λειτουργούν ως μνήμες ROM, επειδή το διεύθυνση στην οποία γίνεται πρόσβαση γράφεται μόνο μία φορά: τα δεδομένα εισόδου χρησιμοποιούνται ως διεύθυνση και στο εσωτερικό της μνήμης η αντίστοιχη μετάφραση χώδιχες μπορούν να βρεθούν. Αυτή η υλοποίηση ονομάζεται γενικά πίναχας αναζήτησης.

Η τελευταία υλοποίηση, που εκμεταλλεύεται την πνευματική ιδιοκτησίας που αναπτύχθηκε από μηχανικούς της Xilinx, χρησιμοποιήθηκε το Aurora 8b/10b LogiCORE. Αυτό το σύστημα υλοποιείται με χρήστη εκτιμήσεις, όπως ένας scrambler και ο καθορισμός της συχνότητας ρολογιού ως την ίδια που χρησιμοποιήθηκε και για τις δύο υλοποιήσεις που συζητήθηκαν νωρίτερα. Ο στόχος με αυτή τη μέθοδο είναι η σύγκριση των ρυθμίσεων που αναπτύχθηκαν από το μηδέν και μία στο πλαίσιο της αξιοποίησης των παρεχόμενων πόρων FPGA.





Figure 14: Decoder με lookup tables.

Το πλαίσιο που χρησιμοποιείται για την εφαρμογή του σειριαχής σύνδεσης αποτελείται από ένα Kintex-7 FPGA, το οποίο περιλαμβάνει όλα τα τα μπλοχ στην Ειχόνα 12, μια εξωτεριχή γεννήτρια σήματος για την τροφοδοσία του θύρα ταλαντωτή της FPGA σε συχνότητα 600 MHz, και ένα ψηφιαχό σειριαχό αναλυτή (DSA) για την εξωτεριχή χαταγραφή των χυματομορφών. Το διάγραμμα ματιού χρησιμοποιείται για την επαλήθευση των ρυθμών δεδομένων και της αχεραιότητας του σήματος. Αυτή η διάταξη και το διάγραμμα σύνδεσής της απειχονίζονται στην Ειχόνα 15, ενώ οι υλοποιήσεις των σταδίων SerDes συζητούνται εν συντομία στη συνέχεια. Η χρυπτογράφηση δεδομένων είναι απαραίτητη για σειριαχές συνδέσεις λόγω ατελειών στις

γραμμές μετάδοσης. Η κακή ακεραιότητα των γραμμών οδηγεί σε διαδοχικά bit σε σφάλμα και τα σφάλματα αυτά δεν μπορούν να διορθωθούν ή ακόμη και να ανιχνευθούν. Η κωδικοποίηση των δεδομένων επιλύει αυτό το πρόβλημα, με προσθέτοντας μια ελεγχόμενη τυχαιότητα και διασκορπίζοντας τα bit σφάλματος σε σε κοντινή απόσταση. Η υλοποίηση που χρησιμοποιήθηκε για το scrambler αποτελείται από έναν καταχωρητή μετατόπισης γραμμικής ανάδρασης με το πολυώνυμο (1).

(1)
$$G(X) = X^{16} + X^5 + X^4 + X^3 + 1$$

Ένα σημαντικό στάδιο είναι ο σειροποιητής, ο οποίος μετατρέπει τα δεδομένα από μια παράλληλη διάταξη σε μια ροή bits που μπορούν να να συγκλίνουν μέσω μιας μόνο λωρίδας. Αυτό επιτρέπει την επίτευξη ρυθμούς μετάδοσης σε gigabits ανά δευτερόλεπτο, όταν η αποκλειστική σειριακά κανάλια είναι κατάλληλα σχεδιασμένα. Η υλοποίηση που χρησιμοποιείται στην παρούσα εργασία είναι κατασκευασμένη με καταχωρητές μετατόπισης και πολυπλέκτες. Για να μεταφερθεί το 10-bit datagram χωρίς να χαθεί κανένα bit μετά το 8b/10b κωδικοποιητή, ο σειροποιητής πρέπει να λειτουργεί δέχα φορές ταχύτερα από ό,τι ο χωδιχοποιητής. Το παγκόσμιο ρολόι τροφοδοτεί αυτό το στάδιο και τους άλλους στάδια λειτουργούν με ένα σήμα αναφοράς 10 φορές πιο αργό. Για να δοχιμαστεί ο πομπός, μια απλοποιημένη υλοποίηση του δέκτη. Στην Εικόνα 12, τα κύρια μπλοκ του δέκτη ορίζονται. Ο αποδιαταξινομητής χρησιμοποιείται για τον μετασχηματισμό της ακολουθίας που λαμβάνεται από τη σειριαχή έξοδο του πομπού. Τα δεδομένα μετατρέπονται από σειριαχή σε παράλληλη μορφή. Είναι του εξαιρετιχά σημαντικό να συγχρονίζεται ο αποδιαταξινομητής με τον με το παγκόσμιο ρολόι του συστήματος. Τα αποδιαταγμένα δεδομένα των 10 bit είναι επεξεργασία με αποχωδιχοποιητή 10b/8b που αντιστοιχίζει το μπλοχ σε 8 bit. Τέλος, εφαρμόζεται μια λειτουργία αποσυμβολισμού για την αποκατάσταση τις αρχικές πληροφορίες και προκυπτει το εξεις αποτελεσμα στην Εικόνα 16.






Figure 15: Decoder με IP της Xilinx.

Implementation	Logic delay (ns)	Net delay (ns)	Total (ns)
Memory	1.929	1.346	3.275
Decoders	0.309	1.059	1.368
Xilinx IP's	-	-	3.03

Figure 16: Αποτελέσματα.

REFERENCES

- [1] R. Seetharaman, A. Menaka and K. Anandan, "Analysis of Serializer for High Speed Transmission," 2022 IEEE International Conference on Nanoelectronics, Nanophotonics, Nanomaterials, Nanobioscience Nanotechnology (5NANO), 2022, pp. 1-4, doi: 10.1109/5NANO53044.2022.9828996.
- [2] R. Thukral, M. Goswami, S. Jagtap, S. Goyal and S. Gupta, "A Multi-Octave Frequency Range SerDes with a DLL Free Receiver," 2021 25th International Symposium on VLSI Design and Test (VDAT), 2021, pp. 1-6, doi: 10.1109/VDAT53777.2021.9600917.
- [3] E. Maragkoudaki, W. Toms and V. F. Pavlidis, "Energy-Efficient Encoding for High-Speed Serial Interfaces," in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 30, no. 10, pp. 1484-1496, Oct. 2022, doi: 10.1109/TVLSI.2022.3194256.
- [4] A. Quesada-Martínez, J. Aparicio-Morales, J. Campos-Araya, A. Chacón-Rodríguez, R. Garcia-Ramirez and R. Rimolo-Donadio, "Evaluation of 8b/10b FPGA Encoder Implementations for SerDes Links," 2020 IEEE 11th Latin American Symposium on Circuits Systems (LASCAS), 2020, pp. 1-4, doi: 10.1109/LASCAS45839.2020.9069001.