UFOP – Universidade Federal de Ouro Preto

BCC 265 – Lista #2

17 de novembro de 2018



a) Seja a equação:

$$S = \left(\left(\sim \left(A \cdot (B + C) \right) \right) \cdot D \right) \cdot \left(\sim (A + B) \right)$$

Aplicando o teorema de De Morgan, temos:

$$S = \left(\left(\sim \left(A + (\sim B \cdot \sim C) \right) \right) \cdot D \right) \cdot (\sim A \cdot \sim B)$$

Realizando a multiplicação, temos:

$$S = (\sim A \cdot D + \sim B \cdot \sim C \cdot D) \cdot (\sim A \cdot \sim B)$$


Multiplicando mais uma vez e simplificando:

$$S = (\sim A \cdot \sim B \cdot D + \sim B \cdot \sim C \cdot D \cdot \sim A)$$

Colocando o termo comum em evidência e simplificando, temos:

$$S = \sim A \cdot \sim B \cdot D$$

Veja a seguir o circuito equivalente:



b) Seja a equação:

$$S = (\sim A + \sim B + \sim C) \cdot (A + B + \sim C)$$

Realizando a multiplicando e simplificando:

$$S = (\sim A \cdot B + \sim A \cdot \sim C + A \cdot \sim B + A \cdot \sim C + \sim B \cdot \sim C + B \cdot \sim C + \sim C)$$


Colocando o termo comum em evidência e simplificando, temos:

$$S = \sim C + \sim A \cdot B + A \cdot \sim B$$

Também como ser reescrito como:

$$S = \sim C + A \oplus B$$

Veja a seguir o circuito equivalente:



c) Seja a equação:

$$S = \{ \sim [(A + B) \cdot C] \} + \{ \sim [D \cdot (C + B)] \}$$

Aplicando o teorema de De Morgan:

$$S = \{ \sim (A + B) + \sim C \} + \{ \sim D + \sim (C + B) \}$$


Aplicando De Morgan novamente:

$$S = \{(\sim A \cdot \sim B) + \sim C\} + \{\sim D + \sim C \cdot \sim B\}$$


Colocando o termo comum em evidência e simplificando:

$$S = \sim A \cdot \sim B + \sim C + \sim D$$

Veja a seguir o circuito equivalente:



Seja o circuito:




As expressões equivalentes são:

$$X = (\sim B \cdot \sim C) \cdot D$$

$$Y = \sim A \cdot B \cdot C \cdot D$$


Montando os circuitos utilizando MUXs, temos para X:



Implementando em Verilog a função X:

```
module mux 8 1 (Vcc, GRD, B, C, D, Xis);
    input B, C, D, Vcc, GRD;
    output Xis;
    reg Xis;
    always @ (*) begin
        case ({B, C, D}) //mux 8 1
            3'b000: Xis = GRD;
            3'b001: Xis = Vcc;
            3'b010: Xis = GRD;
            3'b011: Xis = Vcc;
            3'b100: Xis = GRD;
            3'b101: Xis = Vcc;
            3'b110: Xis = GRD;
            3'b111: Xis = GRD;
        endcase
    end
endmodule
module quest2 mux 8 1;
   reg t_B;
   reg t_C;
   reg t D;
   reg t Vcc;
   reg t_GRD;
   wire t_Xis;
   initial begin: simul stop
       #8 $stop;
     end
   initial begin
       $display("Time \t t B \t t C \t t D \t X");
       $monitor(" %0d \t %b \t %b \t %b",
       $time, t B, t C, t D, t Xis);
   end
   initial begin: start
     t B = 0;
     t C = 0;
     t D = 0;
      t \ Vcc = 1;
      t GRD = 0;
    end
   always begin: process
          #1 \{t B, t C, t D\} = \{t B, t C, t D\} + 1;
    end
    mux_8_1 simul (.B(t_B), .C(t_C), .D(t_D),
                   .GRD(t GRD), .Vcc(t Vcc),
                   .Xis(t Xis));
endmodule
```

Utilizando MUX para Y:




Implementando em Verilog a função Y:

```
module mux_16_1 (Vcc, GRD, A, B, C, D, Y);
    input A, B, C, D, Vcc, GRD;
    output reg Y;
    always @ (*) begin
        case (\{A, B, C, D\}) //mux_16_1
            4'b0000: Y = GRD;
            4'b0001: Y = GRD;
            4'b0010: Y = GRD;
            4'b0011: Y = GRD;
            4'b0100: Y = GRD;
            4'b0101: Y = GRD;
            4'b0110: Y = GRD;
            4'b0111: Y = GRD;
            4'b1000: Y = GRD;
            4'b1001: Y = GRD;
            4'b1010: Y = GRD;
            4'b1011: Y = GRD;
            4'b1100: Y = GRD;
            4'b1101: Y = GRD;
            4'b1110: Y = Vcc;
            4'b1111: Y = GRD;
        endcase
    end
endmodule
```

```
module quest2 mux 16 1;
   reg t A;
   reg t B;
   reg t C;
   reg t D;
   reg t_Vcc;
   reg t_GRD;
   wire t_Y;
   initial begin: simul_stop
     #16 $stop;
     end
   initial begin
     $display("Time \t t_A \t t_B \t t_C \t t_D \t Y");
     $monitor(" %0d \t %b \t %b \t %b \t %b",
      $time, t_A, t_B, t_C, t_D, t_Y);
    end
   initial begin: start
     t A = 0;
     t_B = 0;
     t_C = 0;
     t_D = 0;
     t Vcc = 1;
     t^-GRD = 0;
    end
   always begin: process
       #1 \{t_A, t_B, t_C, t_D\} = \{t_A, t_B, t_C, t_D\} + 1;
    end
    mux_16_1 simul (.A(t_A), .B(t_B), .C(t_C), .D(t_D),
                  .GRD(t GRD), .Vcc(t Vcc),
                  .Y(t_Y));
endmodule
```


Seja o circuito abaixo para implementar a função Z = |A - B|, utilizando circuitos somadores e MUX.



Implementando em Verilog:

```
module somaSub(A, B, Ze);
  input [3:0] A, B;
  output reg [3:0] Ze;
  always @ ( * ) begin
    if (A >= B)
        Ze = A - B;
  else
        Ze = B - A;
  end
  endmodule
```

Seja o circuito abaixo para implementar o deslocamento que o elevador deve realizar para chegar até o usuário, o bit de sinal indica o sentido de deslocamento e os outros 3 bits indicam o número de andares.




Implementando em Verilog:

```
module elevador(A, B, S);
input [3:0] A, B;
output reg [3:0] S;

always @ ( * ) begin
    S = A - B;
end
endmodule
```


Seja a matriz abaixo um teclado numérico, mapeado com linhas e colunas da seguinte forma:



0001 0010 0011

A tecla zero é um número separado da matriz que corresponde a palavra binária 0000.

Sendo assim o circuito abaixo foi montado utilizando somadores para encontrar a combinação de linhas e colunas correspondente ao número pressionado, bem como um decodificador para transformar o código corresponde a posição do número na matriz para o seu valor numérico. O circuito poderia ser melhorado colocando um sensor quando a tecla fosse pressionada para não emitir o número zero quando nada estivesse sendo pressionado.



Pela tabela abaixo, podemos extrair as seguintes equações:

A	В	С	D	W	X
				Z	Y
0	0	0	0		:
0	0	0	1	•	
0	0	1	0	:	
0	0	1	1	•	•
0	1	0	0	•	:
0	1	0	1	•	
0	1	1	0	:	•
0	1	1	1	:	:
1	0	0	0	:	
1	0	0	1		•

$$W = \sim A \cdot (D + C + B) + A \cdot \sim B \cdot \sim C \cdot \sim D$$

$$X = A \cdot \sim B \cdot \sim C \cdot D + \sim A \cdot \sim (C \oplus D) + \sim A \cdot B \cdot C$$

$$Y = \sim A \cdot \sim C \cdot \sim D + \sim B \cdot \sim C \cdot \sim D + \sim A \cdot B \cdot D$$

$$Z = \sim A \cdot \sim B \cdot \sim D + \sim A \cdot B \cdot C + A \cdot \sim B \cdot \sim C$$

Montando o circuito equivalente, temos:

