

分支预测实验-实验报告

姓名：张劲瞰

学号：PB16111485

目录

分支预测实验-实验报告

目录

实验背景补充

实验设计

BTB(btbtb.sv)

对应的修改：(没有修改的部分用"..."省略)

EXSegReg.v

HarzardUnit.v

IDSegReg.v

NPC_Generator.v

RV32Core.v

BHT(bht.sv)

对应的修改：(没有修改的部分用"..."省略)

btbtb.sv

EXSegReg.v

HarzardUnit.v

IDSegReg.v

NPC_Generator.v

RV32Core.v

实验结果与分析

BTB(Branch Target Buffer)

BHT(Branch History Table) (Smith Algorithm)

对比分析

整体CPI和加速比

BTB:

BHT:


BTB & BHT 预测逻辑真值表

实验背景补充

BTB中缓存了先前执行过的分支语句的指令地址BIA，分支跳转的地址BTA，以及分支预测的结果标识。取指令机构工作时，同时检索一级指令缓存和BTB，如果在BTB中找到有关条目的指令地址与当前要读取的指令相同，则按BTB中记录的BTA地址读取下一条指令送入管线中，同时继续执行分支指令，分支指令执行完后若结果与预测不符合，那么将刷新BTB的有关记录，并进行分支误预测的恢复操作。

指令预取队列中的指令按照管道方式(即先进先出)依次进入指令译码器，当译码时发现是一条分支指令，则检查BTB中是否有该种分支指令的记录，若有，则立即按照所记录的目标地址进行预取(目标地址对应的指令及其后面的指令)，替代原先已进入指令预取队列中的指令。在这条指令执行完毕前夕，将该指令的实际目标地址再添入BTB中(当然，在预测正确时，目标地址不会变)，以使BTB中总保持最近遇到的分支指令及其目标地址。

Instruction Fetch Stage



7

实验设计

BTB (btb.sv)

```

`verilog
1  module btb #(
2      parameter ENTRY_NUM = 64    // BTB条目数量
3  ) (
4      input          clk,
5      input          rst,
6      input [31:0]   PCF,
7      input [31:0]   PCE,
8      input [31:0]   BrNPC,
9      input          BranchE,
10     input [6:0]    OpE,
11     output reg [31:0] PredictedPC, // 预测结果
12     output reg      PredictedF    // 预测结果有效
13 );
14 // 分支指令操作码
15 localparam BR_OP    = 7'b110_0011;
16 // Buffer
17 reg [31:0] BranchInstrAddress[ ENTRY_NUM - 1 : 0 ];
18 reg [31:0] BranchTargeAddress[ ENTRY_NUM - 1 : 0 ];
19 reg        Valid[ ENTRY_NUM - 1 : 0 ];
20
21 reg [15:0] Tail; // 采用FIFO的替换策略
    
```

```

22
23 // 组合逻辑产生预测跳转地址
24 always @(/* posedge clk or posedge rst */) begin
25     if( rst ) begin
26         PredictedF   <= 1'b0;
27         PredictedPC  <= 32'b0;
28     end else begin
29         PredictedF   <= 1'b0;
30         PredictedPC  <= 32'b0;
31         for(integer i = 0; i < ENTRY_NUM; i++) begin
32             // if( EqualF[i] && Valid[i] ) begin
33                 if( (PCF == BranchInstrAddress[i]) && Valid[i] ) begin
34                     PredictedF   <= 1'b1;
35                     PredictedPC  <= BranchTargeAddress[i];
36                 end
37             end
38         end
39     end
40 // Buffer更新
41 always @(posedge clk or posedge rst) begin
42     if( rst ) begin
43         for(integer i = 0; i < ENTRY_NUM; i++) begin
44             Valid[i]           <= 1'b0;
45             BranchInstrAddress[i] <= 32'd0;
46             BranchTargeAddress[i] <= 32'd0;
47         end
48         Tail <= 16'd0;
49     end else begin
50         // EX段更新Buffer
51         if( OpE == BR_OP ) begin
52             integer i;
53             for( i = 0; i < ENTRY_NUM; i++) begin
54                 if(PCE == BranchInstrAddress[i]) begin
55                     BranchTargeAddress[i] <= BrNPC;
56                     Valid[i]             <= BranchE;
57                     break;
58                 end
59             end
60             if( i == ENTRY_NUM ) begin
61                 // 如果队列中没有这一项
62                 BranchTargeAddress[Tail] <= BrNPC;
63                 Valid[Tail]             <= BranchE;
64                 BranchInstrAddress[Tail] <= PCE;
65                 Tail                     <= Tail + 1;
66             end
67         end
68     end
69 end
70
71 endmodule

```

对应的修改：（没有修改的部分用“...”省略）

EXSegReg.v

```

`verilog
1  module EXSegReg(
2      ...
3      input wire [1:0] AluSrc2D,

```

```

4  //-----
5      output reg [1:0] AluSrc2E,
6      input wire [6:0] Op,
7      output reg [6:0] OpE,
8      input wire PredictedD,
9      output reg PredictedE
10 //-----
11 );
12 initial begin
13     ...
14     AluSrc2E    = 2'b0;
15 //-----
16     PredictedE  = 1'b0;
17     OpE         = 7'b0;
18 //-----
19 end
20 //
21 always@(posedge clk) begin
22     if(en)
23         if(clear)
24             begin
25                 PCE          <= 32'b0;
26                 ...
27                 AluSrc2E     <= 2'b0;
28             //-----
29                 PredictedE   <= 1'b0;
30                 OpE          <= 7'b0;
31             //-----
32             end else begin
33                 PCE          <= PCD;
34                 ...
35                 AluSrc2E     <= AluSrc2D;
36             //-----
37                 PredictedE   <= PredictedD;
38                 OpE          <= Op;
39             //-----
40             end
41         end
42 end
43 endmodule
44

```

HarzardUnit.v

```

`verilog
1  module HarzardUnit(
2      input wire CpuRst, ICacheMiss, DCacheMiss,
3      input wire BranchE, JalrE, JalD,
4      //-----
5      input wire PredictedE,
6      //-----
7      input wire [4:0] Rs1D, Rs2D, Rs1E, Rs2E, RdE, RdM, RdW,
8      ...
9      output reg [1:0] Forward1E, Forward2E
10 );
11 //
12 //Stall and Flush signals generate
13 always @ (*)
14     if(CpuRst)

```

```

15         {StallF,FlushF,StallD,FlushD,StallE,FlushE,StallM,FlushM,StallW,FlushW} <=
16         10'b0101010101;
17         ...
18         //-----
19         else if(BranchE & PredictedE)
20             {StallF,FlushF,StallD,FlushD,StallE,FlushE,StallM,FlushM,StallW,FlushW} <=
21             10'b0000000000;
22         else if(~BranchE & PredictedE)
23             {StallF,FlushF,StallD,FlushD,StallE,FlushE,StallM,FlushM,StallW,FlushW} <=
24             10'b0001010000;
25         //-----
26         else if(BranchE | JalrE)
27             {StallF,FlushF,StallD,FlushD,StallE,FlushE,StallM,FlushM,StallW,FlushW} <=
28             10'b0001010000;
29         ...
30         //Forward Register Source 1
31         always@(*)begin
32             ...
33         end
34         //Forward Register Source 2
35         always@(*)begin
36             ...
37         end
38     end
39 endmodule
`endmodule

```

IDSegReg.v

```

`verilog
1  module IDSegReg(
2      ...
3      input wire [31:0] PCF,
4      //-----
5      output reg [31:0] PCD,
6      //
7      input wire PredictedF,
8      output reg PredictedD
9      //-----
10     );
11     //-----
12     initial PredictedD = 0;
13     always@(posedge clk)
14         PredictedD <= clear ? 0 : PredictedF;
15     //-----
16     ...
17 endmodule
`endmodule

```

NPC_Generator.v

```

`verilog
1  module NPC_Generator(
2      ...
3      output reg [31:0] PC_In,
4      //-----
5      input [31:0] PCE,
6      input [31:0] PredictedPC,
7      input PredictedF,
8      input PredictedE //

```

```

9  //-----
10 );
11 always @(*)
12 begin
13  //-----
14      if(JalrE)
15          PC_In <= JalrTarget;
16      else if(BranchE & ~PredictedE)
17          PC_In <= BranchTarget;
18      else if(~BranchE & PredictedE)
19          PC_In <= PCE + 4;
20      else if(JalD)
21          PC_In <= JalTarget;
22      else if(PredictedF)
23          PC_In <= PredictedPC;
24      else
25          PC_In <= PCF + 4;
26  //-----
27  end
28 endmodule
29

```

RV32Core.v

```

`` verilog
1  module RV32Core(
2      ...
3  );
4      //wire values definitions
5      ...
6      wire [1:0] LoadedBytesSelect;
7  //-----
8      wire PredictedF;
9      wire PredictedD;
10     wire PredictedE;
11     wire [31:0] PredictedPC;
12     wire [6:0] OpE;
13 //-----
14     //wire values assignments
15     ...
16
17     //Module connections
18     // -----
19     // PC-IF
20     // -----
21     NPC_Generator NPC_Generator1(
22         .PCF(PCF),
23         ...
24         .JalrE(JalrE),
25 //-----
26         .PCE(PCE),
27         .PC_In(PC_In),
28         .PredictedPC(PredictedPC),
29         .PredictedF(PredictedF),
30         .PredictedE(PredictedE)
31 //-----
32     );
33
34     ...

```

```

35
36 // -----
37 // ID stage
38 // -----
39 IDSegReg IDSegReg1 (
40     .clk(CPU_CLK),
41     ...
42     .PCF(PCF),
43 //-----
44     .PCD(PCD),
45     .PredictedF(PredictedF),
46     .PredictedD(PredictedD)
47 //-----
48 );
49
50 ...
51
52 // -----
53 // EX stage
54 // -----
55 EXSegReg EXSegReg1 (
56     .clk(CPU_CLK),
57     ...
58     .AluSrc2D(AluSrc2D),
59 //-----
60     .AluSrc2E(AluSrc2E),
61     .PredictedD(PredictedD),
62     .PredictedE(PredictedE),
63     .Op(OpCodeD),
64     .OpE(OpE)
65 //-----
66 );
67 ...
68 // -----
69 // Harzard Unit
70 // -----
71 HarzardUnit HarzardUnit1 (
72     .CpuRst(CPU_RST),
73     ...
74     .Forward1E(Forward1E),
75 //-----
76     .Forward2E(Forward2E),
77     .PredictedE(PredictedE)
78 //-----
79 );
80 //-----
81 // -----
82 // btb Unit
83 // -----
84 btb # (
85     .ENTRY_NUM(64)
86 ) btb1 (
87     .clk(CPU_CLK),
88     .rst(CPU_RST),
89     .PCF(PCF),
90     .PCE(PCE),
91     .BrNPC(BrNPC),
92     .BranchE(BranchE),
93     .OpE(OpE),
94     .PredictedPC(PredictedPC),

```

```

95         .PredictedF(PredictedF)
96     );
97     //-----
98 endmodule

```

BHT (bht.sv)

```

`` verilog
1  module bht (
2      input          clk,
3      input          rst,
4      input  [7:0]    tag,
5      input  [7:0]    tagE,
6      input          BranchE,
7      input  [6:0]    OpE,
8      output          PredictedF // 预测结果有效
9  );
10 // 分支指令操作码
11 localparam BR_OP    = 7'b110_0011;
12
13 reg [1:0] Valid[ 255 : 0 ];
14
15 assign PredictedF = Valid[tag][1];
16
17 localparam STRONG_NT    = 2'b00;
18 localparam WEAKLY_NT   = 2'b01;
19 localparam WEAKLY_T     = 2'b10;
20 localparam STRONG_T     = 2'b11;
21
22 always @(posedge clk or posedge rst) begin
23     if( rst ) begin
24         for(integer i = 0; i < 256; i++) begin
25             Valid[i] <= WEAKLY_NT;
26         end
27     end else begin
28         if( OpE == BR_OP ) begin
29             if(BranchE) begin
30 Valid[tagE] <= ( Valid[tagE] == STRONG_T ) ? STRONG_T : Valid[tagE] + 2'b01;
31             end else begin
32 Valid[tagE] <= ( Valid[tagE] == STRONG_NT ) ? STRONG_NT : Valid[tagE] - 2'b01;
33             end
34         end
35     end
36 end
37
38 endmodule

```

对应的修改：（没有修改的部分用“...”省略）

btb.sv

```

`` verilog
1  module btb #(
2      parameter ENTRY_NUM = 64 // BTB条目数量
3  )(
4      input          clk,
5      input          rst,

```



```

6     input      [31:0] PCF,
7     input      [31:0] PCE,
8     input      [31:0] BrNPC,
9     input      BranchE,
10    input      [6:0] OpE,
11    output reg [31:0] PredictedPC,      // 预测结果
12    output reg   PredictedPCValid      // BTB Buffer命中
13 );
14 // 分支指令操作码
15 localparam BR_OP    = 7'b110_0011;
16 // Buffer
17 reg [31:0] BranchInstrAddress[ ENTRY_NUM - 1 : 0 ];
18 reg [31:0] BranchTargeAddress[ ENTRY_NUM - 1 : 0 ];
19
20 reg [15:0] Tail;    // 采用FIFO的替换策略
21
22 // 组合逻辑产生预测跳转地址
23 always @(*) begin
24     if( rst ) begin
25         PredictedPCValid <= 1'b0;
26         PredictedPC      <= 32'b0;
27     end else begin
28         PredictedPCValid <= 1'b0;
29         PredictedPC      <= 32'b0;
30         for(integer i = 0; i < ENTRY_NUM; i++) begin
31             if( PCF == BranchInstrAddress[i] ) begin
32                 PredictedPCValid <= 1'b1;
33                 PredictedPC      <= BranchTargeAddress[i];
34             end
35         end
36     end
37 end
38 // Buffer更新
39 always @(posedge clk or posedge rst) begin
40     if( rst ) begin
41         for(integer i = 0; i < ENTRY_NUM; i++) begin
42             BranchInstrAddress[i] <= 32'd0;
43             BranchTargeAddress[i] <= 32'd0;
44         end
45         Tail <= 16'd0;
46     end else begin
47         // EX段更新Buffer
48         if( OpE == BR_OP && BranchE ) begin
49             integer i;
50             for( i = 0; i < ENTRY_NUM; i++) begin
51                 if( PCE == BranchInstrAddress[i] ) begin
52                     break;
53                 end
54             end
55             if( i == ENTRY_NUM ) begin
56                 // 如果队列中没有这一项
57                 BranchTargeAddress[Tail] <= BrNPC;
58                 BranchInstrAddress[Tail] <= PCE;
59                 Tail <= Tail + 1;
60             end
61         end
62     end
63 end
64
65 endmodule

```

EXSegReg.v

与BTB中相同

HarzardUnit.v

与BTB中相同

IDSegReg.v

与BTB中相同

NPC_Generator.v

```
`` verilog
1  module NPC_Generator(
2      ...
3      //-----
4      input  [31:0]  PCE,
5      input  [31:0]  PredictedPC,
6      input                    PredictedPCValid,
7      input                    PredictedF,
8      input                    PredictedE //
9      //-----
10 );
11 always @(*)
12 begin
13     //-----
14     if(JalrE)
15         PC_In <= JalrTarget;
16     else if(BranchE & ~PredictedE)
17         PC_In <= BranchTarget;
18     else if(~BranchE & PredictedE)
19         PC_In <= PCE + 4;
20     else if(JalD)
21         PC_In <= JalTarget;
22     else if(PredictedF & PredictedPCValid)
23         PC_In <= PredictedPC;
24     else
25         PC_In <= PCF + 4;
26     //-----
27 end
28 endmodule
、29
```

RV32Core.v

```
`` verilog
1  module RV32Core(
2      ...
3      );
4      //wire values definitions
5      ...
6      wire [1:0] LoadedBytesSelect;
7      //-----
8      wire PredictedF;
9      wire PredictedD;
```

```

10     wire PredictedE;
11     wire PredictedPCValid;
12     wire [31:0] PredictedPC;
13     wire [6:0] OpE;
14 //-----
15     //wire values assignments
16     ...
17     //Module connections
18     // -----
19     // PC-IF
20     // -----
21     NPC_Generator NPC_Generator1(
22         .PCF(PCF),
23         ...
24         .JalrE(JalrE),
25 //-----
26         .PCE(PCE),
27         .PC_In(PC_In),
28         .PredictedPC(PredictedPC),
29         .PredictedPCValid(PredictedPCValid),
30         .PredictedF(PredictedF),
31         .PredictedE(PredictedE)
32 //-----
33     );
34     ...
35     // -----
36     // ID stage
37     // -----
38     IDSegReg IDSegReg1(
39         .clk(CPU_CLK),
40         ...
41         .PCF(PCF),
42 //-----
43         .PCD(PCD),
44         .PredictedF(PredictedF & PredictedPCValid),
45         .PredictedD(PredictedD)
46 //-----
47     );
48     ...
49     // -----
50     // EX stage
51     // -----
52     EXSegReg EXSegReg1(
53         .clk(CPU_CLK),
54         ...
55         .AluSrc2D(AluSrc2D),
56 //-----
57         .AluSrc2E(AluSrc2E),
58         .PredictedD(PredictedD),
59         .PredictedE(PredictedE),
60         .Op(OpCodeD),
61         .OpE(OpE)
62 //-----
63     );
64
65     ...
66     // -----
67     // Harzard Unit
68     // -----
69     HarzardUnit HarzardUnit1(

```

```

70     .CpuRst(CPU_RST),
71     ...
72     .Forward1E(Forward1E),
73 //-----
74     .Forward2E(Forward2E),
75     .PredictedE(PredictedE)
76 //-----
77 );
78 //-----
79 // -----
80 // btb Unit
81 // -----
82 btb #(
83     .ENTRY_NUM(64)
84 ) btb1 (
85     .clk(CPU_CLK),
86     .rst(CPU_RST),
87     .PCF(PCF),
88     .PCE(PCE),
89     .BrNPC(BrNPC),
90     .BranchE(BranchE),
91     .OpE(OpE),
92     .PredictedPC(PredictedPC),
93     .PredictedPCValid(PredictedPCValid)
94 );
95 // -----
96 // bht Unit
97 // -----
98 bht bht1 (
99     .clk(CPU_CLK),
100    .rst(CPU_RST),
101    .tag(PCF[9:2]),
102    .tagE(PCE[9:2]),
103    .BranchE(BranchE),
104    .OpE(OpE),
105    .PredictedF(PredictedF)
106 );
107 //-----
108 endmodule
109

```

实验结果与分析

BTB(Branch Target Buffer)

分支收益和分支代价：预测准确收益2个Cycle，预测错误惩罚2个Cycle

指令：101 * 3 + 4 = 307 条

未使用分支预测的总周期数 = $(17447 - 16431) / 2 = 508 \text{ Cycle} = 307 + 100 * 2 + 1$ (这一条是把波形图上出循环第一条算上了)

跳转指令101条，正确1次，错误100次

使用分支预测的总周期数 = $(17055 - 16431) / 2 = 312 \text{ Cycle} = 307 + 2 * 2 + 1$

跳转指令101条，正确99次，错误2次


多命中98次，节省196个Cycle

BHT (Branch History Table) (Smith Algorithm)


2-Bit Bimodal Prediction

For each branch, maintain a 2-bit saturating counter: if the branch is **taken**: **counter = min(3, counter+1)** if the branch is **not taken**: **counter = max(0, counter-1)**


2-bit saturating counter有如下状态转换:



Basic Dynamic Two-Bit Branch Prediction:



Or Two-bit saturating counter predictor state transition diagram (Smith Algorithm):



* From: New Algorithm Improves Branch Prediction Vol. 9, No. 4, March 27, 1995 © 1995 MicroDesign Resources

Figure 1. In the two-bit Smith algorithm, the two history bits implement a state machine with four possible states: strongly taken (ST), weakly taken (WT), weakly not taken (WNT), and strongly not taken (SNT). In ST and WT, future branches are predicted taken; in WNT and SNT, branches are predicted not taken.

从01启动，不是00

分支收益和分支代价：预测准确收益2个Cycle，预测错误惩罚2个Cycle

指令：10 * (10 * 3 + 3) + 5 = 335 条

未使用分支预测的总周期数 = (17497 - 16431)/2 = 533 Cycle = 335 + 99 * 2

跳转指令110条，正确11次，错误99次

使用分支预测的总周期数 = $(17153 - 16431) / 2 = 361 \text{ Cycle} = 335 + (11 + 2) * 2$

跳转指令110条，正确 $9 * 9 + 8 + 8 = 97$ 次，错误13次

多命中 $8 * 9 + 7 + 7 = 86$ 次，节省172个Cycle

对比分析

分支收益和分支代价：流水段决定

未使用分支预测的总周期数 = 指令数 + 错误预测数 * 预测错误惩罚

使用分支预测的总周期数 = 指令数 + 错误预测数 * 预测错误惩罚

两者差值 = (未使用分支预测的错误预测数 - 使用分支预测的错误预测数) * 预测错误惩罚

未使用分支预测的错误预测数 = 跳转指令数 - 循环个数(最后一条)

BTB: 使用分支预测的错误预测数 = 循环个数 * 2 (启动与退出)

BHT(从01启动，不是00): 使用分支预测的错误预测数 = 循环个数(最后一条) + 相同循环种数(启动)

整体CPI和加速比

BTB:

测试程序:

```
`` assembly
1  .org 0x0
2  .global _start
3  _start:
4      addi t0, zero, 0
5      addi t1, zero, 0
6      addi t2, zero, 101
7  for:
8      add  t1, t1, t0
9      addi t0, t0, 1
10     bne  t0, t2, for
11     addi t1, t1, 1
12
```

未使用分支预测的整体CPI = $533 / 335 = 1.6547231270358307$

使用分支预测的整体CPI = $361 / 335 = 1.01628664495114$

加速比: $1.6547231270358307 / 1.01628664495114 = 1.6282051282051282 = 1.63$

BHT:

测试程序:

```
`` assembly
1  .org 0x0
2  .global _start
3  _start:
4      addi t0, zero, 0    ;0
5      addi t1, zero, 0    ;4
```

```

6      addi t2, zero, 0      ;8
7      addi t3, zero, 10     ;12
8  for_out:
9      addi t2, t2, 1         ;16
10     for_in:
11         add t1, t1, t0      ;20
12         addi t0, t0, 1      ;24
13         bne t0, t3, for_in  ;28
14         addi t0, zero, 0     ;32
15         bne t2, t3, for_out  ;36
16         addi t1, t1, 1      ;40

```

未使用分支预测的整体CPI = $508/307 = 1.591044776119403$

使用分支预测的整体CPI = $312/307 = 1.0776119402985074$

加速比: $1.591044776119403/1.0776119402985074 = 1.476454293628809 = 1.48$

BTB & BHT 预测逻辑真值表

基于BTB和BHT的分支预测

1. 在取指阶段利用PC寻址BTB，如果命中，则说明这是一条跳转指令，利用从BTB中获取到的地址去取icache；
2. 由于BTB中保存的内容不够多，因此BHT的准确率更高，这个时候索引BHT表格，**如果发现BHT也跳转，则说明这条指令预测是跳转的；如果BHT不跳转，则说明不跳转**，这个时候就取消BTB中的指令地址，重新PC+4去取icache；

- **B在取指阶段没有在BTB查询命中，并且实际分支结果是not taken**

此时**不更新BTB**，**仅仅更新BHT**，以及对应的模式历史表中的表项，按照2bit饱和计数器的状态机进行更新。

- **B在取指阶段没有在BTB查询命中，并且实际分支结果是taken**

此时更新BTB、BHT，其中BHT的更新内容同（1），对于BTB而言，需要在其中新增一个表项，其中存储指令B的地址与分支目标地址。

- **B在取指阶段在BTB查询命中，实际分支结果与预测结果不一致**

此时更新BTB、BHT，其中BHT的更新内容同（1），对于BTB而言，需要更新其中存储的指令B对应的目标地址。

- **B在取指阶段在BTB查询命中，实际分支结果与预测结果一致**

此时**不更新BTB**，**仅仅更新BHT**，更新内容同（1）。

BTB 表示BTB的buffer是否命中	BHT 当前指令地址对应BHT中是否是predict taken状态	REAL 当前分支指令是否真正跳转	NPC_PRED	flush	NPC_REAL	BTB update
Y	Y	Y	BUF	N	BUF	N

BTB 表示BTB的buffer是否命中	BHT 当前指令地址对应BHT中是否是predict taken状态	REAL 当前分支指令是否真正跳转	NPC_PRED	flush	NPC_REAL	BTB update
Y	Y	N	BUF	Y	PC_EX+4	N
Y	N	Y	PC_IF+4	Y	BUF	N
Y	N	N	PC_IF+4	N	PC_EX+4	N
N	Y	Y	PC_IF+4	Y	BUF	Y(加入新条目)
N	Y	N	PC_IF+4	N	PC_EX+4	N
N	N	Y	PC_IF+4	Y	BUF	Y(加入新条目)
N	N	N	PC_IF+4	N	PC_EX+4	N