

# # Cache实验-实验报告

姓名：张劲瞰

学号：PB16111485

## ## 实验设计

N路组相连Cache设计与说明：

```
`` verilog
1  module cache #(
2      parameter LINE_ADDR_LEN = 3, // line内地址长度，决定了每个line具有2^3个word
3      parameter SET_ADDR_LEN = 3, // 组地址长度，决定了一共有2^3=8组
4      parameter TAG_ADDR_LEN = 6, // tag长度
5      parameter WAY_CNT      = 3 // 组相连度，决定了每组中有多少路line
6  ) (
7      input  clk, rst,
8      output miss, // 对CPU发出的miss信号
9      input  [31:0] addr, // 读写请求地址
10     input  rd_req, // 读请求信号
11     output reg [31:0] rd_data, // 读出的数据，一次读一个word
12     input  wr_req, // 写请求信号
13     input  [31:0] wr_data // 要写入的数据，一次写一个word
14 );
15
16 localparam MEM_ADDR_LEN = TAG_ADDR_LEN + SET_ADDR_LEN ;
17 // 计算主存地址长度 MEM_ADDR_LEN, 主存大小=2^MEM_ADDR_LEN个line
18 localparam UNUSED_ADDR_LEN = 32 - TAG_ADDR_LEN - SET_ADDR_LEN - LINE_ADDR_LEN - 2 ;
19 // 计算未使用的地址的长度
20
21 localparam LINE_SIZE = 1 << LINE_ADDR_LEN ;
22 // 计算 line 中 word 的数量，即 2^LINE_ADDR_LEN 个word 每 line
23 localparam SET_SIZE = 1 << SET_ADDR_LEN ;
24 // 计算一共有多少组，即 2^SET_ADDR_LEN 个组
25
26 //*****
27 // SET_SIZE 个 set, 每个 set 有 WAY_CNT 个 line , 每个 line 有 LINE_SIZE 个 word
28 reg [ 31:0] cache_mem [SET_SIZE][WAY_CNT][LINE_SIZE];
29 // SET_SIZE 个 set, 每个 set 有 WAY_CNT 个 TAG
30 reg [TAG_ADDR_LEN-1:0] cache_tags [SET_SIZE][WAY_CNT];
31 // SET_SIZE 个 set, 每个 set 有 WAY_CNT 个 valid(有效位)
32 reg valid [SET_SIZE][WAY_CNT];
33 // SET_SIZE 个 set, 每个 set 有 WAY_CNT 个 dirty(脏位)
34 reg dirty [SET_SIZE][WAY_CNT];
35 //*****
36
37 wire [ 2-1 :0] word_addr; // 将输入地址addr拆分成这5个部分
38 wire [ LINE_ADDR_LEN-1 :0] line_addr;
39 wire [ SET_ADDR_LEN-1 :0] set_addr;
40 wire [ TAG_ADDR_LEN-1 :0] tag_addr;
41 wire [UNUSED_ADDR_LEN-1 :0] unused_addr;
42
43 enum {IDLE, SWAP_OUT, SWAP_IN, SWAP_IN_OK} cache_stat;
44 // cache 状态机的状态定义
```

```

45 // IDLE      代表就绪,
46 // SWAP_OUT  代表正在换出,
47 // SWAP_IN   代表正在换入,
48 // SWAP_IN_OK 代表换入后进行一周期的写入cache操作。
49
50 reg [ SET_ADDR_LEN-1 :0] mem_rd_set_addr = 0;
51 reg [ TAG_ADDR_LEN-1 :0] mem_rd_tag_addr = 0;
52 wire[ MEM_ADDR_LEN-1 :0] mem_rd_addr = {mem_rd_tag_addr, mem_rd_set_addr};
53 reg [ MEM_ADDR_LEN-1 :0] mem_wr_addr = 0;
54
55 reg [31:0] mem_wr_line [LINE_SIZE];
56 wire [31:0] mem_rd_line [LINE_SIZE];
57
58 wire mem_gnt; // 主存响应读写的握手信号
59
60 assign {unused_addr, tag_addr, set_addr, line_addr, word_addr} = addr;
61 // 拆分 32bit ADDR
62
63 reg cache_hit = 1'b0;
64
65 //*****
66 enum {FIFO, LRU} swap_out_strategy;
67
68 integer time_cnt; // 全局时间戳
69
70 reg [ WAY_CNT-1 : 0 ] way_addr; // 路地址
71 reg [ WAY_CNT-1 : 0 ] out_way; // 扇出路
72
73 reg [ 15 : 0 ] LRU_record[SET_SIZE][WAY_CNT];
74 // LRU时间戳记录数组
75 reg [ WAY_CNT : 0 ] FIFO_record[SET_SIZE][WAY_CNT];
76 // FIFO队列
77
78 always @ (*) begin // 判断 输入的address 是否在 cache 中命中
79 // 如果 cache line有效, 并且tag与输入地址中的tag相等, 则命中
80 //-----
81     cache_hit = 1'b0;
82     for(integer i = 0; i < WAY_CNT; i++) begin
83         if( valid[set_addr][i] && cache_tags[set_addr][i] == tag_addr ) begin
84             cache_hit = 1'b1;
85             way_addr = i;
86         end
87     end
88 //-----
89 end
90 //*****
91 // 组合逻辑在缺失时并行确定扇出路地址
92 always @(*) begin
93     if( ~cache_hit & (wr_req | rd_req) ) begin
94         //-----
95         if( swap_out_strategy == LRU ) begin
96             // LRU策略, 换出时间戳最小的line
97             //-----
98             for(integer i = 0; i < WAY_CNT; i++) begin
99                 out_way = 0;
100                 if( LRU_record[set_addr][i] < LRU_record[set_addr][out_way])
101                     out_way = i;
102             end
103             //-----
104         end else begin

```

```

105 //-----
106 // FIFO策略
107     integer free_available = 0;
108     // 先寻找是否有还没用的line
109     for(integer i = 0; i < WAY_CNT; i++) begin
110         if( FIFO_record[set_addr][i] == 0 ) begin
111             out_way = i;
112             free_available = 1;
113             break;
114         end
115     end
116     if(free_available == 0) begin
117         // 已经没有尚未使用的line, 就选择队尾line
118         for(integer i = 0; i < WAY_CNT; i++) begin
119             if( FIFO_record[set_addr][i] == WAY_CNT ) begin
120                 out_way = i;
121                 break;
122             end
123         end
124     end
125 //-----
126 // 所有已经被使用的line在队列中后移一位
127     if( FIFO_record[set_addr][out_way] == 0 ) begin
128         for(integer i = 0; i < WAY_CNT; i++) begin
129             if( FIFO_record[set_addr][i] != 0 ) begin
130                 FIFO_record[set_addr][i] = FIFO_record[set_addr][i] + 1;
131             end
132         end
133     end
134 //-----
135     FIFO_record[set_addr][out_way] = 1;
136 //-----
137 end
138 end
139 end
140
141 always @ (posedge clk or posedge rst) begin // ?? cache ???
142     if(rst) begin
143         cache_stat <= IDLE;
144         time_cnt = 0;
145         //-----
146         // 在这里设置替换策略, 这只是为了方便切换, 资源统计时需要注释掉另一个策略对应的代码
147         // swap_out_strategy <= FIFO;
148         swap_out_strategy <= LRU;
149         //-----
150         for(integer i=0; i<SET_SIZE; i++) begin
151 //*****
152             for(integer j = 0; j < WAY_CNT; j++) begin
153                 dirty[i][j] = 1'b0;
154                 valid[i][j] = 1'b0;
155                 LRU_record[i][j] = 0;
156                 FIFO_record[i][j] = 0;
157             end
158 //*****
159         end
160         for(integer k=0; k<LINE_SIZE; k++)
161             mem_wr_line[k] <= 0;
162         mem_wr_addr <= 0;
163         {mem_rd_tag_addr, mem_rd_set_addr} <= 0;
164         rd_data <= 0;

```

```

165     end else begin
166         time_cnt++;
167         case(cache_stat)
168         IDLE:         begin
169             if( cache_hit ) begin
170                 if(rd_req) begin // 如果cache命中, 并且是读请求,
171                     //-----
172                     //则直接从cache中取出要读的数据
173                     rd_data <= cache_mem[set_addr][way_addr][line_addr];
174                 end else if(wr_req) begin // 如果cache命中, 并且是写请求,
175                     // 则直接向cache中写入数据
176                     cache_mem[set_addr][way_addr][line_addr] <= wr_data;
177                     // 写数据的同时置脏位
178                     dirty[set_addr][way_addr] <= 1'b1;
179                 end
180                 LRU_record[set_addr][way_addr] <= time_cnt;
181                 //-----
182             end else begin
183                 if(wr_req | rd_req) begin
184                     // 如果 cache 未命中, 并且有读写请求, 则需要换入
185                     //-----
186                     // 如果要换入的 cache line 本来有效, 且脏, 则需要先将它换出
187                     if( valid[set_addr][out_way] & dirty[set_addr][out_way] ) begin
188                         cache_stat <= SWAP_OUT;
189                         mem_wr_addr <= { cache_tags[set_addr][out_way], set_addr };
190                         mem_wr_line <= cache_mem[set_addr][out_way];
191                         // 反之, 不需要换出, 直接换入
192                     end else begin
193                         cache_stat <= SWAP_IN;
194                     end
195                     {mem_rd_tag_addr, mem_rd_set_addr} <= {tag_addr, set_addr};
196                     //-----
197                     end
198                 end
199             end
200         SWAP_OUT: begin
201             if(mem_gnt) begin
202                 // 如果主存握手信号有效, 说明换出成功, 跳到下一状态
203                 cache_stat <= SWAP_IN;
204             end
205         end
206         SWAP_IN: begin
207             if(mem_gnt) begin
208                 // 如果主存握手信号有效, 说明换入成功, 跳到下一状态
209                 cache_stat <= SWAP_IN_OK;
210             end
211         end
212         SWAP_IN_OK:begin
213             // 上一个周期换入成功, 这周期将主存读出的line写入cache,
214             // 并更新tag, 置高valid, 置低dirty
215             //-----
216             for(integer i=0; i<LINE_SIZE; i++)
217                 cache_mem[mem_rd_set_addr][out_way][i] <= mem_rd_line[i];
218                 cache_tags[mem_rd_set_addr][out_way] <= mem_rd_tag_addr;
219                 valid [mem_rd_set_addr][out_way] <= 1'b1;
220                 dirty  [mem_rd_set_addr][out_way] <= 1'b0;
221             // 更新时间戳
222             LRU_record[mem_rd_set_addr][out_way] <= time_cnt;
223             //-----
224             cache_stat <= IDLE; // 回到就绪状态

```

```

225         end
226     endcase
227 end
228 end
229
230 wire mem_rd_req = (cache_stat == SWAP_IN );
231 wire mem_wr_req = (cache_stat == SWAP_OUT);
232 wire [ MEM_ADDR_LEN-1 :0] mem_addr =
233     mem_rd_req ? mem_rd_addr : ( mem_wr_req ? mem_wr_addr : 0);
234
235 assign miss = (rd_req | wr_req) & ~(cache_hit && cache_stat==IDLE) ;
236 // 当有读写请求时，如果cache不处于就绪(IDLE)状态，或者未命中，则miss=1
237
238 main_mem #(      // 主存，每次读写以line 为单位
239     .LINE_ADDR_LEN ( LINE_ADDR_LEN
240     ),
241     .ADDR_LEN      ( MEM_ADDR_LEN
242     )
243 ) main_mem_instance (
244     .clk            ( clk
245     ),
246     .rst            ( rst
247     ),
248     .gnt            ( mem_gnt
249     ),
250     .addr           ( mem_addr
251     ),
252     .rd_req         ( mem_rd_req
253     ),
254     .rd_line        ( mem_rd_line
255     ),
256     .wr_req         ( mem_wr_req
257     ),
258     .wr_line        ( mem_wr_line
259     )
260 );
261
262 endmodule
263
264


```

## ## 性能分析

### ### LRU策略

截图示例，其他测试数据组织在表格中

Utilization		Post-Synthesis   Post-Implementation		
		Graph   Table		
Resource	Estimation	Available	Utilization %	
LUT	2211	63400	3.49	
FF	3300	126800	2.60	
BRAM	8	135	5.93	
IO	171	210	81.43	
BUFG	1	32	3.13	



设计思路	benchmark	Cache size (number of sets)* (way per set)* (word per line)	组相连 度	仿真时钟周期数	缺失率	LUT	FF	IO	BRAM	BUFG
原始设定	MatMul.S	4*4*8	4	1315452/4 =	4664/(3784 + 4664) =	2211	3300	171	8	1
	16 * 16			328863	0.552083					
组相速度X2	MatMul.S	4*8*8	8	1315452/4 =	4664/(3784 + 4664) =	2177	3299	171	8	2
	16 * 16			328863	0.552083					
组相速度X4	MatMul.S	4*16*8	16	1315452/4 =	4664/(3784 + 4664) =	1983	3295	171	8	2
	16 * 16			328863	0.552083					
组数X2	MatMul.S	8*4*8	4	1311780/4 =	4647/(4647 + 3801) =	2395	5545	171	8	2
	16 * 16			327945	0.550071					
组数X4	MatMul.S	16*4*8	4	569468/4 = 142367	1317/(1317 + 7131) =	4508	10004	171	8	2
	16 * 16				0.155895					
line字节数X2	MatMul.S	4*4*16	4	1274772/4 =	4475/(4475 + 3973) =	3919	6108	171	8	2
	16 * 16			318693	0.529711					
line字节数X4	MatMul.S	4*4*32	4	600940/4 = 150235	1356/(1356 + 7092) =	8210	11730	171	8	2
	16 * 16				0.160511					
组数X4 + 组相速度X4	MatMul.S	16*16*8	16	569428/4 = 142357	1317/(1317 + 7130) =	7735	18002	171	8	2
	16 * 16				0.155913					
组数X4 + line字节数X4	MatMul.S	16*4*32	4	260440/4 = 65110	24/(24 + 8424) = 0.002841	15645	36885	171	8	2
	16 * 16									
line字节数X4 + 组相速度 X4	MatMul.S	4*16*32	16	600940/4 = 150235	1356/(1356 + 7092) =	6710	11746	171	8	2
	16 * 16				0.160511					
原始设定	QuickSort.S	4*4*8	4	246912/4 = 61728	225/(5242 + 225) = 0.041156	2211	3300	171	8	1
	256									
组相速度X4	QuickSort.S	4*16*8	16	246912/4 = 61728	225/(5242 + 225) = 0.041156	1983	3295	171	8	1
	256									
组数X4	QuickSort.S	16*4*8	4	184332/4 = 46083	72/(72 + 5395) = 0.013170	4508	10004	171	8	2
	256									
line字节数X4	QuickSort.S	4*4*32	4	169580/4 = 42395	22/(22 + 5445) = 0.004024	8210	11730	171	8	2
	256									
组数X4 + 组相速度X4	QuickSort.S	16*16*8	16	184332/4 = 46083	72/(72 + 5395) = 0.013170	7735	18002	171	8	2
	256									
组数X4 + line字节数X4	QuickSort.S	16*4*32	4	163652/4 = 40913	9/(9 + 5458) = 0.001646	15645	36885	171	8	2
	256									
line字节数X4 + 组相速度 X4	QuickSort.S	4*16*32	16	169580/4 = 42395	22/(22 + 5445) = 0.004024	6710	11746	171	8	2
	256									

通过实验我们可以看到对于LRU策略：

1. 提高组相连度对于提升程序速度，降低缺失率作用非常有限，但是可以起到一点简化电路的作用



设计思路	benchmark	Cache size (number of sets)* (way per set)* (word per line)	组相连 度	仿真时钟周期数	缺失率	LUT	FF	IO	BRAM	BUFG
line字节数X4 + 组相连度 X4	QuickSort.S 256	4*16*32	16	163652/4 = 40913	9/(9 + 5458) = 0.001646	4006	7467	171	8	1

通过实验我们可以看到对于FIFO策略：

1. 访存优化效果：增加组相连度 > 增加组数 > 增加line内字数
2. 增加组相连度还是可以起到降低电路面积的作用
3. 三种方法配合使用可以进一步提高访存优化效果
4. 快排代码基本达到优化极限，进一步优化空间很小

### ### 总结

综上，我们看到FIFO策略的访存优化效果较好，采用组数X4 + 组相连度X4的方法即可以相当程度提高访存效率又可以控制电路面积相对较小，是比较合理的参数设定。