# # Tomasulo和cache一致性模拟器使用-实验报告

姓名: 张劲暾

学号: PB16111485

### ## Tomasulo算法模拟器

使用模拟器进行以下指令流的执行并对模拟器截图、回答问题

```
assembly
  L.D
           F6,
                1 (R2)
  L.D
           F2, 0(R3)
3 MUL.D
           F0, F2,
                       F4
   SUB.D
           F8,
                F6,
                       F2
  DIV.D
           F10, F0,
                       F6
           F6,
                F8,
                       F2
  ADD.D
```

假设浮点功能部件的延迟时间:加减法2个周期,乘法10个周期,load/store2个周期,除法40个周期。

1. 分别截图(当前周期2和当前周期3),请简要说明load部件做了什么改动

周期2:占用Load2部件(Busy置位),R2就绪则将地址保存在Load1部件地址寄存器



周期3: Load1部件从存储器读到的值保存在Load1部件值寄存器,R3就绪则将地址保存在Load2部件地址寄存器



2. 请截图 (MUL.D 刚开始执行时系统状态),并说明该周期相比上一周期整个系统发生了哪些改动(指令状态、保留站、寄存器和 Load 部件)

周期5: (MUL.D开始执行的上一个周期)



周期6: (MUL.D开始执行的第一个周期)



#### 系统发生的改变:

- o 指令状态: 发射第6条指令, 第3条指令和第4条指令同时进入执行状态
- o Load部件:没有变化
- o 保留站: 新发射的ADD.D指令占用Add2保留站,进入执行的MUL.D和SUB.D开始执行完成倒计时
- o 寄存器: 新发射的ADD.D指令等待F6寄存器
- 3. 简要说明是什么相关导致MUL.D流出后没有立即执行

源操作数F2未就绪(直到第5周期M2写入)

4. 请分别截图(15周期和16周期的系统状态),并分析系统发生了哪些变化

周期15: ADD.D和SUB.D在这十个周期内执行完毕,写回结果,释放相应的保留站和寄存器,MUL.D执行了10个周期



周期16: MUL.D写回结果、释放保留站, CBD将结果广播到寄存器和DIV.D对应的保留站

第二步	: 用右边的			( ib. V			N. A												
	控制指令	的执行		步步		图1步	可证	姓5个月	司期	) (	后退5	个周期		<b></b> 执行到师	美	退出	)		
指令状	态																		
指令			流出	1	执行		写结果		<b>A</b>			Load部件	ŧ						
L. D	F6, 1(R2)		1		2~3		4					名称	Bu	ısy	地址	値	Ī		<b>A</b>
L. D	F2, O(R3)		2		3~4		5					Load1	No						
	FO, F2, F4		3		6~15 6~7		16					Load2	No						
	F8, F6, F2		4 5		67		3					Load3	No						
			6		9~10	-	11												
ALDE: D	10, 10, 11	-			0 10														
														当前	1周期	: 16			
保留站	5																_		
Time	名称	Busy	0p		۷j	Vk		Qj		Qk		<b>A</b>		转	多至	- 11	go		
	Add1	No																	
	Add2	No																	
_	Add3	No																	
_	Mult1 Mult2	No Yes	DIV. I		<b>1</b> 15	M1													
		1162	DIV. 1	, 1	10	11LT													
寄存器	ž																		
字段	F0	F2	F4	F6	F8	F10	F12	F14	F	16	F18	F20	F22	F24	F26	F28	F30	*	
Qi	Mult1	Load2		Add2	Add1	Mult2													
值	M5	M2		M4	М3														

5. 回答所有指令刚刚执行完毕时是第多少周期,同时请截图(最后一条指令写CBD时认为指令流执行结束) 第57(16 + 40 + 1)周期:




# ## 多Cache一致性算法-监听法

利用模拟器进行下述操作,并填写下表

所进行的访问	是否发生了替换?	是否发生了写回?	监听协议进行的操作与块状态改变
CPU A 读第 5 块	替换Cache A的块1	否	Cache A发射Read Miss, 存储器传输第5块到Cache A, Cache A的块1从I转换到S
CPU B 读第 5 块	替换Cache B的块1	否	Cache B发射Read Miss, 存储器传输第5块到Cache B, Cache B的块1从I转换到S

所进行的访问	是否发生了替换?	是否发生了写回?	监听协议进行的操作与块状态改变
			Cache C发射Read Miss,
CPU C 读第 5 块	替换Cache C的块1	否	存储器传输第5块到Cache C,
			Cache C的块1从I转换到S
			Cache B发射Invalidate,
CPU B 写第 5 块	否	否	Cache A的块1从S转换到I
010 0 9 37 5 37	G	<b>4</b>	Cache C的块1从S转换到I
			Cache B的块1从S转换到M
			Cache D发射Read Miss,
			Cache B写回第5块,
CPU D 读第 5 块	替换Cache D的块1	Cache B的块1写回	存储器传输第5块到Cache D,
			Cache B的块1从M转换到S
			Cache D的块1从I转换到S
			Cache B发射Write Miss,
CPU B 写第 21 块	替换Cache B的块1	否	存储器传输第21块到Cache B,
			Cache B的块1从S转换到M
			Cache A发射Write Miss,
CPU A 写第 23 块	替换Cache A的块3	否	存储器传输第23块到Cache A,
			Cache A的块1从工转换到M
			Cache C发射Write Miss,
			Cache A写回第23块,
CPU C 写第 23 块	替换Cache C的块3	Cache A的块3写回	存储器传输第23块到Cache C,
			Cache A的块3从M转换到I
			Cache C的块3从I转换到M
			Cache B写回第21块,
CPU B 读第 29 块	替换Cache B的块1	Cache B的块1写回	Cache B发射Read Miss,
CIU D 医和 Z3 <b>次</b>	有伏Cacile DIN大I	Cache D的大工分間	存储器传输第29块到Cache B,
			Cache B的块1从M转换到S
			Cache B发射Write Miss,
CPU B 写第 5 块	替换Cache B的块1	否	存储器传输第5块到Cache B,
	HACACITE DINAL	, <u>cc.</u>	Cache B的块1从S转换到M
			Cache D的块1从S转换到I

请截图,展示执行完以上操作后整个Cache系统的状态。



### ## 多Cache一致性算法-目录法


利用模拟器进行下述操作,并填写下表

所进行的访问	目录协议进行的操作与块状态改变
CPU A 读第 6 块	Cache A发送Read Miss(A,6)到Memory A  Memory A传输第6块到Cache A  Cache A的块2从I转换到S  Memory A的块6, State:U->S, Presence bits:0000->0001  共享集合{A}
CPU B 读第 6 块	Cache B发送Read Miss(B,6)到Memory A  Memory A传输第6块到Cache B  Cache B的块2人I转换到S  Memory A的块6, State:S->S, Presence bits:0001->0011  共享集合{A, B}
CPU D 读第 6 块	Cache D发送Read Miss(D,6)到Memory A  Memory A传输第6块到Cache D  Cache D的块2从I转换到S  Memory A的块6, State:S->S, Presence bits:0011->1011  共享集合{A, B, D}

所进行的访问	目录协议进行的操作与块状态改变
	Cache B发送Write Hit(B,6)(Invalidate)到Memory A
	Memory A发送Invalidate(6)到Cache A
	Cache A的块2从S转换到I
CDII D F G C th	Memory A发送Invalidate(6)到Cache D
CPU B 写第 6 块	Cache D <b>的块</b> 2从S转换到I
	Cache B <b>的块</b> 2从S转换到M
	Memory A的块6, State:S->M, Presence bits:1011->0010
	共享集合{B}
	Cache C发送Read Miss(C,6)到Memory A
	Memory A发送Fetch(6)到Cache B
	Cache B传输第6块到Memory A
CPU C 读第 6 块	Cache B <b>的块</b> 2从 <b>M</b> 转换到S
	Memory A传输第6块到Cache C
	Cache C的块2从I转换到S
	Memory A的块6, State:M->S, Presence bits:0010->0110
	共享集合{B, C}
	Cache D发送Write Miss(D,20)到Memory C
	Memory C传输第20块到Cache D
CPU D 写第 20 块	Cache D的块0从I转换到M
	Memory C的块20, State:Ŭ->M, Presence bits:0000->1000
	共享集合{D}
	Cache A发送Write Miss(A,20)到Memory C
	Memory C发送Fetch&Invalidate(20)到Cache D
	Cache D传输第20块到Memory C
CPU A 写第 20 块	Cache D的块0从M转换到I
010 11 1, 1, 20 1,	Memory C传输第20块到Cache A
	Cache A的块0从I转换到M
	Memory C的块20, State:M->M, Presence bits:1000->0001
	共享集合{A}
	Cache D发送Write Miss(D,6)到Memory A
	Memory A发送Invalidate(6)到Cache B
	Cache B <b>的块</b> 2从 <b>S</b> 转换到 <b>I</b>
	Memory A发送Invalidate(6)到Cache C
CPU D 写第 6 块	Cache C的块2从S转换到I
	Memory A传输第6块到Cache D
	Cache D的块2从I转换到M
	Memory A的块6, State:S->M, Presence bits:0110->1000
	共享集合{D}

所进行的访问	目录协议进行的操作与块状态改变
CPU A 读第 12 块	Cache A发送Write Back(A,20)到Memory C Cache A的块0从M转换到I  Memory C的块20, State:M->U, Presence bits:0001->0000 共享集合{}  Cache A发送Read Miss(A,12)到Memory B  Memory B传输第12块到Cache A  Cache A的块0从I转换到S  Memory B的块12, State:U->S, Presence bits:0000->0001 共享集合{A}

请截图,展示执行完以上操作后整个Cache系统的状态。



### ## 综合问答

- 1. 目录法和监听法分别是集中式和基于总线,两者优劣是什么?(言之有理即可)
  - 监听法:
  - 优:保证了Cache一致性,实现了写互斥和写串行

劣:

- 1. 总线上能够连接的处理器数目有限(扩展性差)
- 2. 总线竞争问题

- 3. 总线带宽带来的限制
- 4. 在非总线或环形网络上监听困难
- 5. 总线事务多, 通信开销大

#### 目录法:

### 优:

- 1. 可以连接的处理器数目更多、扩展性强
- 2. 降低了对于总线带宽的占用
- 3. 可以有效地适应交换网络进行通信

#### 劣:

- 1. 需要额外的存储空间存储Presence Bits, 当处理器数目较多的时候会有很大的存储开销
- 2. 总线竞争
- 3. 存储器接口通信压力大,存储器速度成为限制
- 2. Tomasulo算法相比Score Board算法有什么异同?

(简要回答两点: 1.分别解决了什么相关, 2.分别是分布式还是集中式)(参考第五版教材)

Tomasulo:分布式,指令状态、相关控制和操作数缓存分布在各个部件中(保留站RS),

- 1. WAR:使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)
- 2. WAW:使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)
- 3. RAW: 检测到没有冲突(寄存器就绪) 再读取操作数, 进入执行阶段
- 4. 结构相关:有结构冲突不发射
- 5. 结果Forward: 从FU广播结果到RS和寄存器

Score Board: 集中式,指令状态和相关控制都在记分牌处理,解决了:

- 1. WAR:对操作排队,仅在读操作数阶段读寄存器
- 2. WAW:检测到相关后,停止发射前一条指令,直到前一条指令完成
- 3. RAW: 检测到没有冲突(寄存器就绪) 再读取操作数, 进入执行阶段
- 4. 结构相关:有结构冲突不发射
- 5. 结果Forward: 写回寄存器解除等待
- 3. Tomasulo算法是如何解决结构、RAW、WAR和WAW相关的? (参考第五版教材)
  - 1. 结构相关:有结构冲突不发射
  - 2. RAW: 检测到没有冲突(寄存器就绪)再读取操作数,进入执行阶段
  - 3. WAW: 使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)
  - 4. WAR: 使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)