## # 分支预测实验-实验报告

姓名: 张劲暾

学号: PB16111485

\_\_\_\_\_\_

## ## 目录


```
分支预测实验-实验报告
   目录
   实验背景补充
   实验设计
     BTB (btb.sv)
         对应的修改:(没有修改的部分用"..."省略)
            EXSegReg. v
            HarzardUnit.v
            IDSegReg.v
            NPC Generator.v
            RV32Core.v
      BHT (bht.sv)
         对应的修改:(没有修改的部分用"..."省略)
            btb.sv
            EXSegReg.v
            HarzardUnit.v
            IDSegReg.v
            NPC Generator.v
            RV32Core.v
   实验结果与分析
     BTB (Branch Target Buffer)
      BHT (Branch History Table) (Smith Algorithm)
      对比分析
      整体CPI和加速比
         BTB:
         BHT:
      BTB & BHT 预测逻辑真值表
```

## ## 实验背景补充

BTB中缓存了先前执行过的分支语句的指令地址BIA,分支跳转的地址BTA,以及分支预测的结果标识。取指令机构工作时,同时检索一级指令缓存和BTB,如果在BTB中找到有关条目的指令地址与当前要读取的指令相同,则按BTB中记录的BTA地址读取下一条指令送入管线中,同时继续执行分支指令,分支指令执行完毕后若结果与预测不符合,那么将刷新BTB的有关记录,并进行分支误预测的恢复操作。

指令预取队列中的指令按照管道方式(即先进先出)依次进入指令译码器,当译码时发现是一条分支指令,则检查BTB中有无该种分支指令的记录,若有,则立即按照所记录的目标地址进行预取(目标地址对应的指令及其后面的指令),替代原先已进入指令预取队列中的指令。在这条指令执行完毕前夕,将该指令的实际目标地址再添入BTB中(当然,在预测正确时,目标地址不会变),以使BTB中总保持最近遇到的分支指令及其目标地址。

# Instruction Fetch Stage



## ## 实验设计

## ### BTB (btb.sv)

```
verilog
1 module btb #(
      parameter ENTRY_NUM = 64 // BTB条目数量
      input
      input
                         rst,
               rst,
[31:0] PCF,
[31:0] PCE,
     input
      input
                 [31:0] BrNPC,
      input
                        BranchE,
      input
             [6:0] OpE,
      input
     output reg [31:0] PredictedPC, // 预测结果
      output reg
                        PredictedF
15 localparam BR_OP = 7'b110_0011;
17 reg [31:0] BranchInstrAddress[ ENTRY NUM - 1 : 0 ];
18 reg [31:0] BranchTargeAddress[ ENTRY_NUM - 1 : 0 ];
19 reg
          Valid[ ENTRY_NUM - 1 : 0 ];
  reg [15:0] Tail; // 采用FIFO的替换策略
```

```
always @(*/* posedge clk or posedge rst */) begin
    if( rst ) begin
         PredictedF <= 1'b0;</pre>
         PredictedPC <= 32'b0;</pre>
    end else begin
         PredictedF
         PredictedPC <= 32'b0;</pre>
         for(integer i = 0; i < ENTRY NUM; i++) begin</pre>
             if( (PCF == BranchInstrAddress[i]) && Valid[i] ) begin
                 PredictedF <= 1'b1;</pre>
                 PredictedPC <= BranchTargeAddress[i];</pre>
             end
        end
    end
end
always @(posedge clk or posedge rst) begin
    if( rst ) begin
         for(integer i = 0; i < ENTRY NUM; i++) begin</pre>
             Valid[i]
                                      <= 1'b0;
             BranchInstrAddress[i]
                                      <= 32'd0;
             BranchTargeAddress[i]
        end
        Tail <= 16'd0;
    end else begin
         if( OpE == BR OP ) begin
             integer i;
             for( i = 0; i < ENTRY_NUM; i++) begin</pre>
                 if(PCE == BranchInstrAddress[i]) begin
                     BranchTargeAddress[i] <= BrNPC;</pre>
                                               <= BranchE;
                     Valid[i]
                     break;
                 end
             end
             if( i == ENTRY_NUM ) begin
                 BranchTargeAddress[Tail]
                                               <= BrNPC;
                                               <= BranchE;
                 BranchInstrAddress[Tail]
                                               <= PCE;
                                               <= Tail + 1;
                 Tail
             end
         end
    end
end
endmodule
```

## #### 对应的修改: (没有修改的部分用"..."省略)

### #### EXSegReg.v

```
'`` verilog
1 module EXSegReg(
2 ...
3 input wire [1:0] AluSrc2D,
```

```
output reg [1:0] AluSrc2E,
       input wire [6:0] Op,
      output reg [6:0] OpE,
      input wire PredictedD,
      output reg PredictedE
       initial begin
          AluSrc2E = 2'b0;
         PredictedE = 1'b0;
          OpE = 7'b0;
     always@(posedge clk) begin
         if(en)
              if(clear)
                 begin
                  PCE
                             <= 32'b0;
                 PredictedE <= 1'b0;</pre>
                 OpE
                           <= 7'b0;
              end else begin
                           <= PCD;
                 PCE
                 PredictedE <= PredictedD;</pre>
                 OpE <= Op;
              end
           end
43 endmodule
```

### ##### HarzardUnit.v

#### ##### IDSegReg.v

### ##### NPC Generator.v

```
always @(*)
        begin
            if(JalrE)
                PC_In <= JalrTarget;</pre>
            else if(BranchE & ~PredictedE)
               PC In <= BranchTarget;</pre>
            else if(~BranchE & PredictedE)
                PC In <= PCE + 4;
            else if(JalD)
                PC_In <= JalTarget;</pre>
             else if(PredictedF)
                PC_In <= PredictedPC;</pre>
            else
                PC_In <= PCF + 4;
        end
28 endmodule
```

#### ##### RV32Core.v

```
··· verilog
  1 module RV32Core(
        wire [1:0] LoadedBytesSelect;
        wire PredictedF;
       wire PredictedD;
       wire PredictedE;
       wire [31:0] PredictedPC;
        wire [6:0] OpE;
        NPC Generator NPC Generator1 (
           .PCF(PCF),
           .JalrE(JalrE),
            .PCE (PCE),
            .PC_In(PC_In),
            .PredictedPC(PredictedPC),
           .PredictedF(PredictedF),
            .PredictedE(PredictedE)
```

```
IDSegReg IDSegReg1(
  .clk(CPU_CLK),
      .PCF(PCF),
    .PCD (PCD),
     .PredictedF(PredictedF),
      .PredictedD(PredictedD)
 EXSegReg EXSegReg1(
   .clk(CPU_CLK),
   .AluSrc2E(AluSrc2E),
.PredictedD(PredictedD),
.PredictedE(PredictedE),
    .Op(OpCodeD),
      .OpE(OpE)
HarzardUnit HarzardUnit1(
   .CpuRst(CPU_RST),
     .Forward1E(Forward1E),
      .Forward2E(Forward2E),
      .PredictedE(PredictedE)
 btb #(
     .ENTRY_NUM(64)
    .clk(CPU_CLK),
     .rst(CPU RST),
     .PCF(PCF),
      .PCE (PCE),
      .BrNPC (BrNPC) ,
      .BranchE (BranchE) ,
     .OpE(OpE),
      .PredictedPC(PredictedPC),
```

```
95 .PredictedF(PredictedF)
96 );
97 //-----
.98 endmodule
```

## ### BHT (bht.sv)

```
··· verilog
  1 module bht (
       input
                        clk,
        input
                        rst,
        input [7:0] tag,
        input [7:0] tagE,
        input
                        BranchE,
        input [6:0] OpE,
                        PredictedF // 预测结果有效
        output
    localparam BR OP = 7'b110 0011;
 13 reg [1:0] Valid[ 255 : 0 ];
 15 assign PredictedF = Valid[tag][1];
 17 localparam STRONG_NT
                          = 2'b00;
 18 localparam WEAKLY_NT = 2'b01;
 19 localparam WEAKLY T
                          = 2'b10;
 20 localparam STRONG T
                          = 2'b11;
 22 always @(posedge clk or posedge rst) begin
        if( rst ) begin
            for(integer i = 0; i < 256; i++) begin
                Valid[i] <= WEAKLY_NT;</pre>
            end
        end else begin
            if( OpE == BR_OP ) begin
                if(BranchE) begin
 30 Valid[tagE] <= ( Valid[tagE] == STRONG_T ) ? STRONG_T : Valid[tagE] + 2'b01;
                end else begin
 32 Valid[tagE] <= ( Valid[tagE] == STRONG NT ) ? STRONG NT : Valid[tagE] - 2'b01;
            end
        end
    end
    endmodule
```

## #### 对应的修改: (没有修改的部分用"..."省略)

#### ##### btb.sv

```
input
                         PCF,
    input
                 [31:0] PCE,
    input
                 [31:0] BrNPC,
     input
                         BranchE,
    input
                 [6:0]
                         OpE,
     output reg [31:0] PredictedPC,
                         PredictedPCValid
     output reg
localparam BR OP
                     = 7'b110 0011;
reg [31:0] BranchInstrAddress[ ENTRY NUM - 1 : 0 ];
reg [31:0] BranchTargeAddress[ ENTRY_NUM - 1 : 0 ];
reg [15:0] Tail; // 采用FIFO的替换策略
always @(*) begin
    if ( rst ) begin
         PredictedPCValid <= 1'b0;</pre>
                         <= 32'b0;
         PredictedPC
    end else begin
         PredictedPCValid <= 1'b0;</pre>
         PredictedPC
         for(integer i = 0; i < ENTRY_NUM; i++) begin</pre>
             if( PCF == BranchInstrAddress[i] ) begin
                 PredictedPCValid <= 1'b1;</pre>
                 PredictedPC
                                 <= BranchTargeAddress[i];</pre>
             end
         end
end
always @(posedge clk or posedge rst) begin
     if( rst ) begin
         for(integer i = 0; i < ENTRY NUM; i++) begin</pre>
             BranchInstrAddress[i] <= 32'd0;</pre>
             BranchTargeAddress[i] <= 32'd0;</pre>
         end
         Tail <= 16'd0;
     end else begin
         if( OpE == BR_OP && BranchE ) begin
             integer i;
             for( i = 0; i < ENTRY_NUM; i++) begin</pre>
                 if(PCE == BranchInstrAddress[i]) begin
                     break;
                 end
             end
             if( i == ENTRY_NUM ) begin
                 BranchTargeAddress[Tail]
                                              <= BrNPC;
                                              <= PCE;
                 BranchInstrAddress[Tail]
                 Tail
                                              <= Tail + 1;
             end
     end
end
endmodule
```

```
##### EXSegReg.v
与BTB中相同
##### HarzardUnit.v
与BTB中相同
##### IDSegReg.v
与BTB中相同
##### NPC_Generator.v
```

```
··· verilog
 1 module NPC_Generator(
      input [31:0] PCE,
input [31:0] PredictedPC,
       input PredictedPCValid,
       input
                        PredictedF,
        input
                        PredictedE //
         always @(*)
        begin
            if(JalrE)
                PC In <= JalrTarget;</pre>
            else if(BranchE & ~PredictedE)
                PC_In <= BranchTarget;</pre>
             else if(~BranchE & PredictedE)
                PC_In <= PCE + 4;
             else if(JalD)
                PC_In <= JalTarget;</pre>
             else if(PredictedF & PredictedPCValid)
                PC_In <= PredictedPC;</pre>
             else
                PC_In <= PCF + 4;
         end
 28 endmodule
```

#### ##### RV32Core.v

```
10
       wire PredictedE;
     wire PredictedPCValid;
      wire [31:0] PredictedPC;
       wire [6:0] OpE;
      NPC Generator NPC Generator1(
          .PCE (PCE),
          .PC In(PC In),
           .PredictedPC(PredictedPC),
           .PredictedPCValid(PredictedPCValid),
          .PredictedF(PredictedF),
           .PredictedE(PredictedE)
   IDSegReg IDSegReg1(
    .clk(CPU_CLK),
           .PCF(PCF),
           .PCD (PCD),
           .PredictedF(PredictedF & PredictedPCValid),
           .PredictedD(PredictedD)
  EXSegReg EXSegReg1(
       .clk(CPU_CLK),
           .AluSrc2D(AluSrc2D),
         .AluSrc2E(AluSrc2E),
           .PredictedD(PredictedD),
           .PredictedE(PredictedE),
          .Op(OpCodeD),
           .OpE(OpE)
       HarzardUnit HarzardUnit1(
```

```
.CpuRst(CPU RST),
             .Forward1E(Forward1E),
            .Forward2E(Forward2E),
             .PredictedE(PredictedE)
        btb #(
         .ENTRY_NUM(64)
        ) btb1 (
          .clk(CPU CLK),
            .rst(CPU_RST),
            .PCF(PCF),
            .PCE (PCE),
            .BrNPC (BrNPC) ,
            .BranchE (BranchE),
            .OpE(OpE),
            .PredictedPC(PredictedPC),
            .PredictedPCValid(PredictedPCValid)
        bht bht1 (
        .clk(CPU_CLK),
            .rst(CPU_RST),
            .tag(PCF[9:2]),
            .tagE(PCE[9:2]),
            .BranchE (BranchE) ,
            .OpE(OpE),
            .PredictedF(PredictedF)
108 endmodule
```

## ## 实验结果与分析

## ### BTB (Branch Target Buffer)

分支收益和分支代价: 预测准确收益2个Cycle, 预测错误惩罚2个Cycle

```
指令: 101 * 3 + 4 = 307 条
```

未使用分支预测的总周期数 = (17447 - 16431)/2 = 508 Cycle = 307 + 100 \* 2 + 1 (这一条是把波形图上出循环第一条算上了)

跳转指令101条,正确1次,错误100次

使用分支预测的总周期数 = (17055 - 16431)/2 = 312 Cycle = 307 + 2 \* 2 + 1


跳转指令101条,正确99次,错误2次


## ### BHT (Branch History Table) (Smith Algorithm)

#### 2-Bit Bimodal Prediction


For each branch, maintain a 2-bit saturating counter: if the branch is **taken**: **counter = min(3,counter+1)** if the branch is **not taken**: **counter = max(0,counter-1)** 

2-bit saturating counter有如下状态转换:





### Or Two-bit saturating counter predictor state transition diagram (Smith Algorithm):



\* From: New Algorithm Improves Branch Prediction Vol. 9, No. 4, March 27, 1995 © 1995 MicroDesign Resources

Figure 1. In the two-bit Smith algorithm, the two history bits implement a state machine with four possible states: strongly taken (ST), weakly taken (WT), weakly not taken (WNT), and strongly not taken (SNT). In ST and WT, future branches are predicted taken; in WNT and SNT, branches are predicted not taken.

#### 从01启动、不是00

分支收益和分支代价: 预测准确收益2个Cycle, 预测错误惩罚2个Cycle

指令: 10 \* (10 \* 3 + 3) + 5 = 335 条

未使用分支预测的总周期数 = (17497 - 16431)/2 = 533 Cycle = 335 + 99 \* 2

跳转指令110条,正确11次,错误99次

### ### 对比分析

分支收益和分支代价:流水段决定

未使用分支预测的总周期数 = 指令数 + 错误预测数 \* 预测错误惩罚

使用分支预测的总周期数 = 指令数 + 错误预测数 \* 预测错误惩罚

两者差值 = (未使用分支预测的错误预测数 - 使用分支预测的错误预测数) \* 预测错误惩罚

未使用分支预测的错误预测数 = 跳转指令数 - 循环个数(最后一条)

BTB: 使用分支预测的错误预测数 = 循环个数 \* 2 (启动与退出)

BHT (从01启动,不是00): 使用分支预测的错误预测数 = 循环个数(最后一条) + 相同循环种数(启动)

## ### 整体CPI和加速比

#### #### BTB:

测试程序:

```
assembly
1 .org 0x0
2    .global _start
3    _start:
4    addi t0, zero, 0
5    addi t1, zero, 0
6    addi t2, zero, 101
7 for:
8    add t1, t1, t0
9    addi t0, t0, 1
10    bne t0, t2, for
11    addi t1, t1, 1
```

未使用分支预测的整体CPI = 533/335 = 1.6547231270358307

使用分支预测的整体CPI = 361/335 = 1.01628664495114

#### #### BHT:

测试程序:

```
``` assembly
1   .org 0x0
2   .global _start
3   _start:
4    addi t0, zero, 0   ;0
5    addi t1, zero, 0   ;4
```

```
6 addi t2, zero, 0 ;8
7 addi t3, zero, 10 ;12
8 for_out:
9 addi t2, t2, 1 ;16
10 for_in:
11 add t1, t1, t0 ;20
12 addi t0, t0, 1 ;24
13 bne t0, t3, for_in ;28
14 addi t0, zero, 0 ;32
15 bne t2, t3, for_out ;36
16 addi t1, t1, 1 ;40
```

未使用分支预测的整体CPI = 508/307 = 1.591044776119403

使用分支预测的整体CPI = 312/307 = 1.0776119402985074

**炒速比:** 1.591044776119403/1.0776119402985074 = 1.476454293628809 = 1.48

## ### BTB & BHT 预测逻辑真值表

#### 基于BTB和BHT的分支预测

- 1. 在取指阶段利用PC寻址BTB,如果命中,则说明这是一条跳转指令,利用从BTB中获取到的地址去取icache;
- 2. 由于BTB中保存的内容不够多,因此BHT的准确率更高,这个时候索引BHT表格,如果发现BHT也跳转,则说明这条指令预测是跳转的;如果BHT不跳转,则说明不跳转,这个时候就取消BTB中的指令地址,重新PC+4去取icache;

\_\_\_\_\_\_

• B在取指阶段没有在BTB查询命中,并且实际分支结果是not taken

此时不更新BTB, 仅仅更新BHT, 以及对应的模式历史表中的表项, 按照2bit饱和计数器的状态机进行更新。

• B在取指阶段没有在BTB查询命中,并且实际分支结果是taken

此时更新BTB、BHT,其中BHT的更新内容同(1),对于BTB而言,需要在其中新增一个表项,其中存储指令B的地址与分支目标地址。

• B在取指阶段在BTB查询命中,实际分支结果与预测结果不一致

此时更新BTB、BHT, 其中BHT的更新内容同(1), 对于BTB而言,需要更新其中存储的指令B对应的目标地址。

• B在取指阶段在BTB查询命中,实际分支结果与预测结果一致

此时不更新BTB, 仅仅更新BHT, 更新内容同(1)。

\_\_\_\_\_\_

命中	ffer是否	是否是predict taken 状态	当前分支指令是否真正 跳转	NPC PRED	flush	NPC REAL	BTB update
v		V	v	BUF	N	BUF	N

BTB 表示BTB的buffer是否 命中	BHT 当前指令地址对应BHT中 是否是predict taken 状态	REAL 当前分支指令是否真正 跳转	NPC_PRED	flush	NPC_REAL	BTB update
Y	Y	N	BUF	Y	PC_EX+4	N
Y	N	Y	PC_IF+4	Y	BUF	N
Y	N	N	PC_IF+4	N	PC_EX+4	N
N	Y	Y	PC_IF+4	Y	BUF	Y(加入 新条目)
N	Y	N	PC_IF+4	N	PC_EX+4	N
N	N	Y	PC_IF+4	Y	BUF	Y(加入 新条目)
N	N	N	PC_IF+4	N	PC_EX+4	N