Cache实验-实验报告

```
姓名: 张劲暾
学号: PB16111485
```

实验设计

N路组相连Cache设计与说明:

```
··· verilog
  1 module cache #(
       parameter LINE ADDR LEN = 3, // line内地址长度,决定了每个line具有2^3个word
       parameter SET_ADDR_LEN = 3, // 组地址长度、决定了一共有2^3=8组
       parameter TAG ADDR LEN = 6, // tag长度
        parameter WAY CNT
        input clk, rst,
        output miss,
       input [31:0] addr,
input rd_req,
        output reg [31:0] rd_data, // 读出的数据, 一次读一个word
        input wr req,
        16 localparam MEM ADDR LEN = TAG ADDR LEN + SET ADDR LEN ;
  18 localparam UNUSED ADDR LEN = 32 - TAG ADDR LEN - SET ADDR LEN - LINE ADDR LEN - 2 ;
  21 localparam LINE SIZE
                           = 1 << LINE ADDR LEN ;
                           = 1 << SET ADDR LEN ;
  23 localparam SET SIZE
                   31:0] cache mem [SET_SIZE][WAY_CNT][LINE_SIZE];
    reg [TAG_ADDR_LEN-1:0] cache_tags [SET_SIZE][WAY_CNT];
                         valid
                                   [SET_SIZE][WAY_CNT];
  34 reg
                        dirty
                                   [SET_SIZE][WAY_CNT];
                      2-1:0] word_addr; // 将输入地址addr拆分成这5个部分
  38 wire [ LINE_ADDR_LEN-1 :0] line_addr;
  39 wire [ SET_ADDR_LEN-1 :0] set_addr;
  40 wire [ TAG ADDR LEN-1:0] tag addr;
  41 wire [UNUSED_ADDR_LEN-1 :0] unused_addr;
     enum {IDLE, SWAP OUT, SWAP IN, SWAP IN OK} cache stat;
```

```
reg [ SET_ADDR_LEN-1 :0] mem_rd_set_addr = 0;
    reg [ TAG ADDR LEN-1 :0] mem_rd_tag_addr = 0;
    wire[ MEM_ADDR_LEN-1 :0] mem_rd_addr = {mem_rd_tag_addr, mem_rd_set_addr};
    reg [ MEM_ADDR_LEN-1 :0] mem_wr_addr = 0;
   reg [31:0] mem wr line [LINE SIZE];
   wire [31:0] mem_rd_line [LINE SIZE];
    wire mem gnt; // 主存响应读写的握手信号
   assign {unused_addr, tag_addr, set_addr, line_addr, word_addr} = addr;
63 reg cache hit = 1'b0;
   enum {FIFO, LRU} swap out strategy;
68 integer time_cnt; // 全局时间微
          [ WAY_CNT-1 : 0 ] way_addr; // 路地址
70 reg
71 reg
          [ WAY_CNT-1 : 0 ] out_way;
                15 : 0 ] LRU record[SET SIZE][WAY CNT];
           [ WAY_CNT : 0 ] FIFO record[SET_SIZE][WAY_CNT];
   reg
78 always @ (*) begin
       cache_hit = 1'b0;
       for(integer i = 0; i < WAY_CNT; i++) begin</pre>
           if( valid[set_addr][i] && cache_tags[set_addr][i] == tag_addr ) begin
               cache hit = 1'b1;
               way_addr = i;
           end
        end
   end
   always @(*) begin
       if( ~cache_hit & (wr_req | rd_req) ) begin
           if( swap_out_strategy == LRU ) begin
                for(integer i = 0; i < WAY CNT; i++) begin</pre>
                   out way = 0;
                   if( LRU record[set addr][i] < LRU record[set addr][out way])</pre>
                       out_way = i;
               end
           end else begin
```

```
integer free_available = 0;
             for(integer i = 0; i < WAY CNT; i++) begin</pre>
                 if( FIFO_record[set_addr][i] == 0 ) begin
                     out_way = i;
                     free available = 1;
                     break:
                 end
             end
             if(free available == 0) begin
                 for(integer i = 0; i < WAY_CNT; i++) begin</pre>
                      if( FIFO record[set_addr][i] == WAY_CNT ) begin
                          out_way = i;
                          break;
                      end
                 end
             end
             if( FIFO_record[set_addr][out_way] == 0) begin
                 for(integer i = 0; i < WAY_CNT; i++) begin</pre>
                     if( FIFO_record[set_addr][i] != 0 ) begin
                          FIFO record[set addr][i] = FIFO record[set addr][i] + 1;
                     end
                 end
             FIFO record[set addr][out way] = 1;
         end
    end
end
always @ (posedge clk or posedge rst) begin // ?? cache ???
    if(rst) begin
        cache_stat <= IDLE;</pre>
        time cnt = 0;
        swap_out_strategy <= LRU;</pre>
         for(integer i=0; i<SET_SIZE; i++) begin</pre>
             for(integer j = 0; j < WAY_CNT; j++) begin</pre>
                 dirty[i][j] = 1'b0;
                 valid[i][j] = 1'b0;
                 LRU_record[i][j] = 0;
                 FIFO_record[i][j] = 0;
             end
         for(integer k=0; k<LINE_SIZE; k++)</pre>
            mem_wr_line[k] <= 0;</pre>
        mem_wr_addr <= 0;</pre>
        {mem_rd_tag_addr, mem_rd_set_addr} <= 0;</pre>
        rd_data <= 0;
```

```
end else begin
    time_cnt++;
    case(cache_stat)
    IDLE:
                 begin
                      if ( cache hit ) begin
                          if(rd req) begin
                              rd data <= cache mem[set addr][way addr][line addr];</pre>
                          end else if(wr_req) begin // 如果cache命中, 并且是写请求,
                              cache_mem[set_addr][way_addr][line_addr] <= wr_data;</pre>
                              dirty[set_addr][way_addr] <= 1'b1;</pre>
                          end
                          LRU__record[set_addr][way_addr] <= time_cnt;</pre>
                      end else begin
                          if (wr req | rd req) begin
                  if( valid[set_addr][out_way] & dirty[set_addr][out_way] ) begin
                     cache_stat <= SWAP_OUT;</pre>
                      mem_wr addr <= { cache tags[set addr][out way], set addr };</pre>
                     mem wr line <= cache mem[set addr][out way];</pre>
                  end else begin
                      cache stat <= SWAP IN;
                  end
                  {mem rd tag addr, mem rd set addr} <= {tag addr, set addr};</pre>
                          end
                      end
                 end
    SWAP OUT:
                 begin
                      if(mem_gnt) begin
                          cache stat <= SWAP IN;</pre>
                      end
                 end
    SWAP_IN:
                 begin
                      if(mem_gnt) begin
                          cache stat <= SWAP IN OK;</pre>
                      end
                 end
    SWAP IN OK:begin
                 for(integer i=0; i<LINE_SIZE; i++)</pre>
                      cache mem[mem rd set addr][out way][i] <= mem rd line[i];</pre>
                      cache tags[mem rd set addr][out way] <= mem rd tag addr;</pre>
                     valid
                                [mem rd set addr][out way] <= 1'b1;</pre>
                     dirty
                                 [mem rd set addr] [out way] <= 1'b0;</pre>
                     LRU__record[mem_rd_set_addr][out way] <= time cnt;</pre>
                      cache_stat <= IDLE;</pre>
```

```
end
               endcase
          end
228 end
230 wire mem_rd_req = (cache_stat == SWAP_IN );
231 wire mem_wr_req = (cache_stat == SWAP_OUT);
     wire [ MEM_ADDR_LEN-1 :0] mem_addr =
                             mem rd req ? mem rd addr : ( mem wr req ? mem wr addr : 0);
235 assign miss = (rd_req | wr_req) & ~(cache hit && cache stat==IDLE) ;
238 main_mem #( // 主存, 每次读写以line 为单位
       .LINE_ADDR_LEN ( LINE_ADDR_LEN
          .ADDR_LEN ( MEM_ADDR_LEN
241 ) main_mem_instance (
242 .clk (clk
243 .rst (rst
244 .gnt (mem_gnt
245 .addr (mem_addr
246 .rd_req (mem_rd_req
247 .rd_line (mem_rd_line
248 .wr_req (mem_wr_req
249 .wr_line (mem_wr_line
         .wr_line
                            ( mem_wr_line
252 endmodule
```

性能分析

LRU策略

截图示例,其他测试数据组织在表格中

tilization	Post-Synthesis Post-Implementat					
			Graph Table			
Resource	Estimation	Available	Utilization %			
LUT	2211	63400	3.49			
FF	3300	126800	2.60			
BRAM	8	135	5.93			
Ю	171	210	81.43			
BUFG	1	32	3.13			



设计思路	benchmark	Cache size (number of sets)* (way per set)* (word per line)	组相连度	仿真时种周期数	软失率	LUT	FF	IO	BRAM	BUFG
原始设定	MatMul.S 16 * 16	4*4*8	4	1315452/4 = 328863	4664/(3784 + 4664) = 0.552083	2211	3300	171	8	1
组相连度X2	MatMul.S 16 * 16	4*8*8	8	1315452/4 = 328863	4664/(3784 + 4664) = 0.552083	2177	3299	171	8	2
组相连度X4	MatMul.S 16 * 16	4*16*8	16	1315452/4 = 328863	4664/(3784 + 4664) = 0.552083	1983	3295	171	8	2
组数X2	MatMul.S 16 * 16	8*4*8	4	1311780/4 = 327945	4647/(4647 + 3801) = 0.550071	2395	5545	171	8	2
组数X4	MatMul.S 16 * 16	16*4*8	4	569468/4 = 142367	1317/(1317 + 7131) = 0.155895	4508	10004	171	8	2
line字节数X2	MatMul.S 16 * 16	4*4*16	4	1274772/4 = 318693	4475/(4475 + 3973) = 0.529711	3919	6108	171	8	2
line字节数X4	MatMul.S 16 * 16	4*4*32	4	600940/4 = 150235	1356/(1356 + 7092) = 0.160511	8210	11730	171	8	2
组数X4 + 组相连度X4	MatMul.S 16 * 16	16*16*8	16	569428/4 = 142357	1317/(1317 + 7130) = 0.155913	7735	18002	171	8	2
组数X4 + line字节数X4	MatMul.S 16 * 16	16*4*32	4	260440/4 = 65110	24/(24 + 8424) = 0.002841	15645	36885	171	8	2
line字节数X4 + 组相连度 X4	MatMul.S 16 * 16	4*16*32	16	600940/4 = 150235	1356/(1356 + 7092) = 0.160511	6710	11746	171	8	2
原始设定	QuickSort.S	4*4*8	4	246912/4 = 61728	225/(5242 + 225) = 0.041156	2211	3300	171	8	1
组相连度X4	QuickSort.S	4*16*8	16	246912/4 = 61728	225/(5242 + 225) = 0.041156	1983	3295	171	8	1
组数X4	QuickSort.S	16*4*8	4	184332/4 = 46083	72/(72 + 5395) = 0.013170	4508	10004	171	8	2
line字节数X4	QuickSort.S	4*4*32	4	169580/4 = 42395	22/(22 + 5445) = 0.004024	8210	11730	171	8	2
组数X4 + 组相连度X4	QuickSort.S	16*16*8	16	184332/4 = 46083	72/(72 + 5395) = 0.013170	7735	18002	171	8	2
组数X4 + line字节数X4	QuickSort.S	16*4*32	4	163652/4 = 40913	9/(9 + 5458) = 0.001646	15645	36885	171	8	2
line字节数X4 + 组相连度 X4	QuickSort.S	4*16*32	16	169580/4 = 42395	22/(22 + 5445) = 0.004024	6710	11746	171	8	2

通过实验我们可以看到对于LRU策略:

1. 提高组相连度对于提升程序速度,降低缺失率作用非常有限,但是可以起到一点简化电路的作用

- 2. 增加组数和增加line内字数对于提升程序速度,降低缺失率有很大的作用,具体哪一种更好一点取决于应用 (代码的特性)两者一起使用可以进一步优化访存效率,但是这两种方法会成比例增加电路面积,经济成本会有明显增加
- 3. 矩阵乘法代码的局部性比快排代码差很多,所以在增加Cache面积的时候表现出较大的优化比例

FIFO策略

设计思路	benchmark	Cache size (number of sets)* (way per set)* (word per line)	组相连度	仿真附种周朝教	狄失率	LUT	FF	10	BRAM	BUFG
原始設定	MatMul.S 16 * 16	4*4*8	4	1124932/4 = 281233	3781/(3781 + 4667) = 0.447561	1103	2089	171	8	1
组相连度X2	MatMul.S 16 * 16	4*8*8	8	606324/4 = 151581	1381/(1381 + 7067) = 0.163471	1103	2089	171	8	1
组相连度X4	MatMul.S	4*16*8	16	375208/4 = 93802	434/(434 + 8014) = 0.051373	859	2089	171	8	1
组数X2	MatMul.S	8*4*8	4	615828/4 = 153957	1425/(1425 + 7023) = 0.168679	1186	3145	171	8	1
组数X4	MatMul.S 16 * 16	16*4*8	4	390976/4 = 97744	507/(507 + 7941) = 0.060014	1968	5250	171	8	1
line 字节数 X2	MatMul.S 16 * 16	4*4*16	4	635208/4 = 158802	1515/(1515 + 6933) = 0.179332	2364	3879	171	8	1
line字节数X4	MatMul.S 16 * 16	4*4*32	4	423592/4 = 105898	658/(658 + 7790) = 0.077888	3978	7485	171	8	1
组数X4 + 组相递度X4	MatMul.S 16 * 16	16*16*8	16	275992/4 = 68998	96/(96 + 8352) = 0.011364	1846	5247	171	8	1
组数X4 + line字节数X4	MatMul.S 16 * 16	16*4*32	4	260440/4 = 65110	24/(24 + 8424) = 0.002841	6856	19834	171	8	1
line字节数X4 + 组相连度 X4	MatMul.S 16 * 16	4*16*32	16	260440/4 = 65110	24/(24 + 8424) = 0.002841	4006	7467	171	8	1
原始役定	QuickSort.S	4*4*8	4	271892/4 = 67973	284/(284 + 5183) = 0.051948	1103	2089	171	8	1
组相连度X4	QuickSort.S	4*16*8	16	170132/4 = 42533	39/(39 + 5428) = 0.007134	859	2089	171	8	1
组数X4	QuickSort.S	16*4*8	4	170132/4 = 42533	39/(39 + 5428) = 0.007134	1968	5250	171	8	1
line字节数X4	QuickSort.S	4*4*32	4	163652/4 = 40913	9/(9 + 5458) = 0.001646	3978	7485	171	8	1
组数X4 + 组相连度X4	QuickSort.S	16*16*8	16	170132/4 = 42533	39/(39 + 5428) = 0.007134	1846	5247	171	8	1
组数X4 + line字节数X4	QuickSort.S	16*4*32	4	163652/4 = 40913	9/(9 + 5458) = 0.001646	6856	19834	171	8	2

		Cache size (number of sets)* (way per set)*	组相连							
设计思路	benchmark	(word per line)	度	仿真时钟周期数	软失率	LUT	FF	10	BRAM	BUFG
line字节数X4 + 组相连度 X4	QuickSort.S	4*16*32	16	163652/4 = 40913	9/(9 + 5458) = 0.001646	4006	7467	171	8	1

通过实验我们可以看到对于FIFO策略:

- 1. 访存优化效果: 增加组相连度 > 增加组数 > 增加line内字数
- 2. 增加组相连度还是可以起到降低电路面积的作用
- 3. 三种方法配合使用可以进一步提高访存优化效果
- 4. 快排代码基本达到优化极限,进一步优化空间很小

&结

综上,我们看到FIFO策略的访存优化效果较好,采用组数X4+组相连度X4的方法即可以相当程度提高访存效率又可以控制电路面积相对较小,是比较合理的参数设定。