

Tomasulo和cache一致性模拟器使用-实验报告

姓名：张劲瞰

学号：PB16111485

Tomasulo算法模拟器

使用模拟器进行以下指令流的执行并对模拟器截图、回答问题

```
`` assembly
1 L.D F6, 1(R2)
2 L.D F2, 0(R3) ;这两行L.D也许有问题
3 MUL.D F0, F2, F4
4 SUB.D F8, F6, F2
5 DIV.D F10, F0, F6
6 ADD.D F6, F8, F2
```

假设浮点功能部件的延迟时间：加减法2个周期，乘法10个周期，load/store2个周期，除法40个周期。

1. 分别截图(当前周期2和当前周期3)，请简要说明load部件做了什么改动

周期2：占用Load2部件(Busy置位)，R2就绪则将地址保存在Load1部件地址寄存器

第二步：用右边的按钮，控制指令的执行

指令状态

指令	流出	执行	写结果
L.D F6, 1(R2)	1	2~	
L.D F2, 0(R3)	2		
MUL.D F0, F2, F4			
SUB.D F8, F6, F2			
DIV.D F10, F0, F6			
ADD.D F6, F8, F2			

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	No					
	Mult2	No					

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi		Load2		Load1												
值																

Load部件

名称	Busy	地址	值
Load1	Yes	R[R2]+1	
Load2	Yes	0	
Load3	No		

当前周期： 2

转移至

按钮：步进 退1步 前进5个周期 后退5个周期 执行到底 退出

周期3：Load1部件从存储器读到的值保存在Load1部件值寄存器，R3就绪则将地址保存在Load2部件地址寄存器

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L D F6, 1(R2)	1	2~3	
L D F2, 0(R3)	2	3~	
MULT.D F0, F2, F4	3		
SUB.D F8, F6, F2			
DIV.D F10, F0, F6			
ADD.D F6, F8, F2			

Load部件

名称	Busy	地址	值
Load1	Yes	R[R2]+1	M[R[R2]+1]
Load2	Yes	R[R3]+0	
Load3	No		

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	Yes	MULT.D		R[F4]	Load2	
	Mult2	No					

当前周期： 3

转移至 go

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Load1												
值																

2. 请截图 (MULT.D刚开始执行时系统状态)，并说明该周期相比上一周期整个系统发生了哪些改动 (指令状态、保留站、寄存器和 Load 部件)

周期5: (MULT.D开始执行的上一个周期)

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L D F6, 1(R2)	1	2~3	4
L D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3		
SUB.D F8, F6, F2	4		
DIV.D F10, F0, F6	5		
ADD.D F6, F8, F2			

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	Yes	SUB.D	M1	M2		
	Add2	No					
	Add3	No					
	Mult1	Yes	MULT.D	M2	R[F4]		
	Mult2	Yes	DIV.D		M1	Mult1	

当前周期： 5

转移至 go

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Load1	Add1	Mult2										
值		M2		M1												

周期6: (MULT.D开始执行的第一个周期)

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L.D F6, 1(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~	
SUB.D F8, F6, F2	4	6~	
DIV.D F10, F0, F6	5		
ADD.D F6, F6, F2	6		

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
1	Add1	Yes	SUB.D	M1	M2		
	Add2	Yes	ADD.D		M2	Add1	
	Add3	No					
9	Mult1	Yes	MULT.D	M2	R[F4]		
	Mult2	Yes	DIV.D		M1	Mult1	

当前周期： 6

转移至

go

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值		M2		M1												

系统发生的改变：

- 指令状态：发射第6条指令，第3条指令和第4条指令同时进入执行状态
- Load部件：没有变化
- 保留站：新发射的ADD.D指令占用Add2保留站，进入执行的MULT.D和SUB.D开始执行完成倒计时
- 寄存器：新发射的ADD.D指令等待F6寄存器

3. 简要说明是什么相关导致MULT.D流出后没有立即执行

源操作数F2未就绪（直到第5周期M2写入）

4. 请分别截图（15周期和16周期的系统状态），并分析系统发生了哪些变化

周期15：ADD.D和SUB.D在这十个周期内执行完毕，写回结果，释放相应的保留站和寄存器，MULT.D执行了10个周期

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L.D F6, 1(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~15	
SUB.D F8, F6, F2	4	6~7	8
DIV.D F10, F0, F6	5		
ADD.D F6, F8, F2	6	9~10	11

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	Yes	MULT.D	M2	R[F4]		
	Mult2	Yes	DIV.D		M1	Mult1	

当前周期： 15

转移至

go

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值		M2		M4	M3											

周期16：MULT.D写回结果、释放保留站，CBD将结果广播到寄存器和DIV.D对应的保留站

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L.D F6, 1(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~15	16
SUB.D F8, F6, F2	4	6~7	8
DIV.D F10, F0, F6	5		
ADD.D F6, F8, F2	6	9~10	11

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

当前周期： 16

转移至

go

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	No					
	Mult2	Yes	DIV.D	M5	M1		

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值	M5	M2		M4	M3											

5. 回答所有指令刚刚执行完毕时是第多少周期，同时请截图(最后一条指令写CBD时认为指令流执行结束)

第57(16 + 40 + 1)周期：

第二步：用右边的按钮，
控制指令的执行

步进

退1步

前进5个周期

后退5个周期

执行到底

退出

指令状态

指令	流出	执行	写结果
L.D F6, 1(R2)	1	2~3	4
L.D F2, 0(R3)	2	3~4	5
MULT.D F0, F2, F4	3	6~15	16
SUB.D F8, F6, F2	4	6~7	8
DIV.D F10, F0, F6	5	17~56	57
ADD.D F6, F8, F2	6	9~10	11

Load部件

名称	Busy	地址	值
Load1	No		
Load2	No		
Load3	No		

当前周期： 57

转移至

go

保留站

Time	名称	Busy	Op	Vj	Vk	Qj	Qk
	Add1	No					
	Add2	No					
	Add3	No					
	Mult1	No					
	Mult2	No					

寄存器

字段	F0	F2	F4	F6	F8	F10	F12	F14	F16	F18	F20	F22	F24	F26	F28	F30
Qi	Mult1	Load2		Add2	Add1	Mult2										
值	M5	M2		M4	M3	M6										


多Cache一致性算法-监听法

利用模拟器进行下述操作，并填写下表

所进行的访问	是否发生了替换？	是否发生了写回？	监听协议进行的操作与块状态改变
CPU A 读第 5 块	替换Cache A的块1	否	Cache A发射Read Miss， 存储器传输第5块到Cache A， Cache A的块1从I转换到S
CPU B 读第 5 块	替换Cache B的块1	否	Cache B发射Read Miss， 存储器传输第5块到Cache B， Cache B的块1从I转换到S

所进行的访问	是否发生了替换?	是否发生了写回?	监听协议进行的操作与块状态改变
CPU C 读第 5 块	替换Cache C的块1	否	Cache C发射Read Miss, 存储器传输第5块到Cache C, Cache C的块1从 I 转换到 S
CPU B 写第 5 块	否	否	Cache B发射Invalidate, Cache A的块1从 S 转换到 I Cache C的块1从 S 转换到 I Cache B的块1从 S 转换到 M
CPU D 读第 5 块	替换Cache D的块1	Cache B的块1写回	Cache D发射Read Miss, Cache B写回第5块, 存储器传输第5块到Cache D, Cache B的块1从 M 转换到 S Cache D的块1从 I 转换到 S
CPU B 写第 21 块	替换Cache B的块1	否	Cache B发射Write Miss, 存储器传输第21块到Cache B, Cache B的块1从 S 转换到 M
CPU A 写第 23 块	替换Cache A的块3	否	Cache A发射Write Miss, 存储器传输第23块到Cache A, Cache A的块1从 I 转换到 M
CPU C 写第 23 块	替换Cache C的块3	Cache A的块3写回	Cache C发射Write Miss, Cache A写回第23块, 存储器传输第23块到Cache C, Cache A的块3从 M 转换到 I Cache C的块3从 I 转换到 M
CPU B 读第 29 块	替换Cache B的块1	Cache B的块1写回	Cache B写回第21块, Cache B发射Read Miss, 存储器传输第29块到Cache B, Cache B的块1从 M 转换到 S
CPU B 写第 5 块	替换Cache B的块1	否	Cache B发射Write Miss, 存储器传输第5块到Cache B, Cache B的块1从 S 转换到 M Cache D的块1从 S 转换到 I

请截图，展示执行完以上操作后整个Cache系统的状态。



多Cache一致性算法-目录法


利用模拟器进行下述操作，并填写下表

所进行的访问	目录协议进行的操作与块状态改变
CPU A 读第 6 块	Cache A发送Read Miss(A, 6)到Memory A Memory A传输第6块到Cache A Cache A的块2从I转换到S Memory A的块6, State:U->S, Presence bits:0000->0001 共享集合{A}
CPU B 读第 6 块	Cache B发送Read Miss(B, 6)到Memory A Memory A传输第6块到Cache B Cache B的块2从I转换到S Memory A的块6, State:S->S, Presence bits:0001->0011 共享集合{A, B}
CPU D 读第 6 块	Cache D发送Read Miss(D, 6)到Memory A Memory A传输第6块到Cache D Cache D的块2从I转换到S Memory A的块6, State:S->S, Presence bits:0011->1011 共享集合{A, B, D}


所进行的访问	目录协议进行的操作与块状态改变
CPU B 写第 6 块	<p>Cache B发送Write Hit(B,6) (Invalidate)到Memory A Memory A发送Invalidate(6)到Cache A Cache A的块2从S转换到I Memory A发送Invalidate(6)到Cache D Cache D的块2从S转换到I Cache B的块2从S转换到M Memory A的块6, State:S->M, Presence bits:1011->0010 共享集合{B}</p>
CPU C 读第 6 块	<p>Cache C发送Read Miss(C,6)到Memory A Memory A发送Fetch(6)到Cache B Cache B传输第6块到Memory A Cache B的块2从M转换到S Memory A传输第6块到Cache C Cache C的块2从I转换到S Memory A的块6, State:M->S, Presence bits:0010->0110 共享集合{B, C}</p>
CPU D 写第 20 块	<p>Cache D发送Write Miss(D,20)到Memory C Memory C传输第20块到Cache D Cache D的块0从I转换到M Memory C的块20, State:U->M, Presence bits:0000->1000 共享集合{D}</p>
CPU A 写第 20 块	<p>Cache A发送Write Miss(A,20)到Memory C Memory C发送Fetch&Invalidate(20)到Cache D Cache D传输第20块到Memory C Cache D的块0从M转换到I Memory C传输第20块到Cache A Cache A的块0从I转换到M Memory C的块20, State:M->M, Presence bits:1000->0001 共享集合{A}</p>
CPU D 写第 6 块	<p>Cache D发送Write Miss(D,6)到Memory A Memory A发送Invalidate(6)到Cache B Cache B的块2从S转换到I Memory A发送Invalidate(6)到Cache C Cache C的块2从S转换到I Memory A传输第6块到Cache D Cache D的块2从I转换到M Memory A的块6, State:S->M, Presence bits:0110->1000 共享集合{D}</p>

所进行的访问	目录协议进行的操作与块状态改变
CPU A 读第 12 块	<p>Cache A发送Write Back(A,20)到Memory C Cache A的块0从M转换到I Memory C的块20, State:M->U, Presence bits:0001->0000 共享集合{}</p> <p>Cache A发送Read Miss(A,12)到Memory B Memory B传输第12块到Cache A Cache A的块0从I转换到S Memory B的块12, State:U->S, Presence bits:0000->0001 共享集合{A}</p>

请截图，展示执行完以上操作后整个Cache系统的状态。



多Cache一致性模拟器——目录法



综合问答

1. 目录法和监听法分别是集中式和基于总线，两者优劣是什么？（言之有理即可）

监听法：

优：保证了Cache一致性，实现了写互斥和写串行

劣：

1. 总线上能够连接的处理器数目有限(扩展性差)
2. 总线竞争问题

3. 总线带宽带来的限制
4. 在非总线或环形网络上监听困难
5. 总线事务多，通信开销大

目录法：

优：

1. 可以连接的处理器数目更多，扩展性强
2. 降低了对于总线带宽的占用
3. 可以有效地适应交换网络进行通信

劣：

1. 需要额外的存储空间存储Presence Bits，当处理器数目较多的时候会有很大的存储开销
2. 总线竞争
3. 存储器接口通信压力大，存储器速度成为限制

2. Tomasulo算法相比Score Board算法有什么异同？

(简要回答两点：1. 分别解决了什么相关，2. 分别是分布式还是集中式)(参考第五版教材)

Tomasulo：分布式，指令状态、相关控制和操作数缓存分布在各个部件中(保留站RS)，

1. WAR:使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)
2. WAW:使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)
3. RAW:检测到没有冲突(寄存器就绪)再读取操作数，进入执行阶段
4. 结构相关:有结构冲突不发射
5. 结果Forward:从FU广播结果到RS和寄存器

Score Board：集中式，指令状态和相关控制都在记分牌处理，解决了：

1. WAR:对操作排队，仅在读操作数阶段读寄存器
2. WAW:检测到相关后，停止发前一条指令，直到前一条指令完成
3. RAW:检测到没有冲突(寄存器就绪)再读取操作数，进入执行阶段
4. 结构相关:有结构冲突不发射
5. 结果Forward:写回寄存器解除等待

3. Tomasulo算法是如何解决结构、RAW、WAR和WAW相关的？(参考第五版教材)

1. 结构相关:有结构冲突不发射
2. RAW:检测到没有冲突(寄存器就绪)再读取操作数，进入执行阶段
3. WAW:使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)
4. WAR:使用RS中的寄存器值或指向RS的指针代替指令中的寄存器(寄存器重命名)