

```
1  -- Okay in dieser Aufgabe ist es Ziel, ein Register [oder Arbeitsspeicher] in VHDL
   zu schreiben.
2  -- Das Register wird intern mit einem Array aus 80 x 8 Bit Vektoren dargestellt. Die
3  -- Adressierung wird über die Position des Arrayelementes vorgenommen. Da
   Arrayelemente allerdings
4  -- mit einem Integer adressiert werden und wir hier einen 'addr' Eingang haben der
   aus einem 8 Bit
5  -- Vektor besteht, müssen wir diesen Vektor in einen Integer konvertieren. Später
   müssen wir die
6  -- Arrayposition in eine Datei schreiben, hier müssen wir den Integer wieder zurück in
   einen Bitvektor
7  -- konvertieren.
8
9  -- Für diese Typkonvertierungen laden wir die Bibliotheken IEEE.numeric_std.ALL und
   IEEE.STD_LOGIC_UNSIGNED.ALL,
10 -- da diese über entsprechende Methoden verfügen um diese Konvertierungen
   durchzuführen.
11
12 -- Die Libraries use IEEE.STD_LOGIC_TEXTIO.ALL; und use STD.TEXTIO.ALL benötigen wir
   um aus Dateien zu lesen
13 -- und auch um in Dateien zu schreiben. sie bieten uns also Methoden um
   Dateioperationen auszuführen.
14 -- Diese benötigen wir, weil wir aus der Datei 'memory.dat' in das Register
   schreiben wollen und
15 -- aus dem Register in die Datei dum.dat
16
17 library IEEE;
18 use IEEE.STD_LOGIC_1164.ALL;
19 use IEEE.numeric_std.ALL;
20 use IEEE.STD_LOGIC_UNSIGNED.ALL;
21 use IEEE.STD_LOGIC_TEXTIO.ALL;
22
23 library STD;
24 use STD.TEXTIO.ALL;
25
26 -- Die schnittstellen waren vorgegeben und müssen daher hier nicht explizit
   kommentiert werden!
27
28 entity Memory is
29 port(
30     clk: in std_logic;
31     init: in std_logic;
32     dump: in std_logic;
33     reset: in std_logic;
34     re: in std_logic;
35     we: in std_logic;
36     addr: in std_logic_vector(7 downto 0);
37     data_in: in std_logic_vector(7 downto 0);
38     output: out std_logic_vector(7 downto 0)
39 );
40 end memory;
41
42 architecture memory_impl of memory is
43
44 -- Komponenten
45
46 -- Typendefinitionen
```

```
47  -- Wir erstellen uns einen neuen Datentypen, der aus einem Array aus 8-Bit Wort
    besteht.
48  -- Bei 80Byte Nutzdaten und 8-Bit Worten [1Byte = 8 Bit] benötigen wir
49  -- einen 80x1Byte großen Array. Die Addresszuordnung wird über die Arrayposition
    umgesetzt.
50  -- Zusätzlich haben wir ein Arrayelement, Element 80, dass für falsche Eingabe dient!
51  type storage is array (0 to 80) of std_logic_vector(7 downto 0);
52
53  -- Signale
54  -- Wir erstellen unser 'Register' vom Type storage. Initial werden alle
    Registerelemente mit einem
55  -- leeren Bitvektor gefüllt. Nur Element 80 im Array wird vordefiniert für falsche
    Adresswerte!
56  signal reg : storage := (80 => "XXXXXXXX", others => "00000000");
57
58  signal bufferOut : std_logic_vector(7 downto 0) := (others => '0');
59
60  begin
61  -- Der Prozess execute reagiert auf die steigende Taktflanke (clk)
62  -- und schreibt die internen Signale entsprechend der Eingänge
63  -- re und we in das Register oder legt den Wert am Ausgang an.
64  -- Zusätzlich reagiert er auf die Eingänge init und dump und liest entweder
65  -- aus der Datei memory.dat in den Array oder gibt den Inhalt des
66  -- Arrays in der Datei dump.dat aus
67  -- Ein synchroner Reset, der auf den Eingang 'reset' reagiert ist ebenfalls in diesem
68  -- Prozess umgesetzt.
69  -- Wir haben anhand der IF-Klauseln eine Fallunterscheidung eingeführt, sodass nur
    gültige
70  -- Eingabgen an den Eingängen auch zu einem Ergebnis am Ausgang führen können,
71  -- in allen Fällen die wir nicht anhand der fallunterscheidung betrachten geben wir
72  -- am Ausgang 'output' einen Bitvektor aus, der mit 'X' gefüllt ist, um einen
73  -- Fehler zu signalisieren
74  -- Hinweis: Auch in den Lese- und Schreibphasen in und aus memory.dat und dump.dat
75  -- liegt, wie in der Aufgabenstellung gefordert ein Bitvektor aus 'X' an
76  -- output an.
77  execute: process (clk)
78  -- Deklaration der Hilfsvariablen zum Einlesen und Schreiben der Dateien
79  -- memory.dat und dump.dat
80  file iofile : text;
81  variable ioline : line;
82  variable ioaddr : integer;
83  variable iodata : std_logic_vector(7 downto 0);
84  variable iotmp : std_logic_vector(7 downto 0);
85
86  -- Wir erstellen die lokale Variable 'iaddr', in den wir den 8 Bit Eingangsvektor
    addr als Integer
87  -- abspeichern wollen.
88  variable iaddr : integer range 0 to 255 := 0;
89
90
91  begin
92  -- Wie in der Aufgabenstellung gefordert reagieren wir nur auf die Steigende
    Taktflanke von clk
93  -- wir bauen also eine synchrone Schaltung!
94  if rising_edge(clk) then
95  -- Routine, die den Bitvektor addr in einen Integer wandelt,
96  -- damit er für die Adressierung anhand der Array Position genutzt werden kann
```

```

97      -- Dabei werden nur Integer Werte angenommen, die kleiner als 80 sind
98      -- Somit werden OutofBounds Exception verhindert!
99      iaddr := to_integer(unsigned(addr));
100     if(iaddr >= 80) then
101         iaddr := 80;
102         report "Array Index out of Bounds: " & integer'image(iaddr);
103     end if;
104     -- Wenn am Eingang 'init' eine '1' anliegt, soll der Inhalt der Datei memory.dat
105     -- geladen werden. Die Fallunterscheidung verbietet eine '1' an einem anderen
106     -- Eingang.
107     if (init = '1' AND dump = '0' AND reset = '0' AND re = '0' AND we = '0') then
108         -- Wir öffnen die Datei 'memory.dat' im reademode und lesen Sie Zeilenweise ein,
109         -- die ersten 8 Bits jeder Zeile konvertieren wir on the fly in einen
110         -- Integerwert,
111         -- der und die Speicherposition im Array angibt und die zweiten 8 Bits
112         -- sind dann die Daten, die wir in die betreffende Speicherzelle schreiben.
113         -- Diesen Vorgang wiederholen wir so lange, bis wir das Ende der Datei
114         -- erreicht haben.
115         file_open(iofile,"memory.dat",read_mode);
116         while not endfile(iofile) loop
117             readline(iofile,ioline);
118             read(ioline,iotmp);
119             iaddr := to_integer(unsigned(iotmp));
120             read(ioline,iotmp);
121             iodata := iotmp;
122             reg(iaddr) <= iodata;
123         end loop;
124         -- Wenn wir alles eingelesen haben müssen wir die Datei wieder schließen.
125         file_close(iofile);
126         -- Nach Abschluss des Einlesevorgangs geben legen wir einen Bitvektor auf den
127         -- Ausgang. Dies müssen wir tun,
128         -- da wir in Xilinx normalerweise keine Dateieingaben und Ausgaben schreiben
129         -- können, da wir ja Hardware bauen.
130         -- Da die Dateieingabe und Ausgabe also nicht als Signale gelten würden wir
131         -- die Eingänge init und dump nicht
132         -- benutzen und sie würden bei der Synthese wegoptimiert. Daher ein 8 Bit
133         -- Vektor bestehend aus 'X' am Ausgang.
134         bufferOut <= "XXXXXXXX";
135         -- Wenn am Eingang 'dump' eine '1' anliegt, soll der Inhalt des Registers in die
136         -- Datei dump.dat geschrieben
137         -- werden. Die Fallunterscheidung verbietet eine '1' an einem anderen Eingang.
138         elsif(dump = '1' AND init = '0' AND reset = '0' AND re = '0' AND we = '0') then
139             -- Wir öffnen die Datei 'dump.dat' im writemode und schreiben den Inhalt
140             -- unseres Registers
141             -- Zeilenweise in die Datei. Dazu verwenden wir eine for-Schleife die bei null
142             -- beginnt zu
143             -- zählen und verwenden diesen counter als Adresse, da wir das Array
144             -- sequentiell durchlaufen.
145             -- Dabei geben wir durch die Typkonvertierung immer einen vollen 8 Bit Vektor
146             -- als Adresse
147             -- in die datei ein.
148             -- Den Inhalt der betreffenden Speicherzelle an der Counter-Position des Arrays
149             -- schreiben wir dann in die selbe Zeile. Wir schreiben immer den gesamten
150             -- Inhalt des Arrays in die Datei.
151             -- Diesen Vorgang wiederholen wir so lange, bis wir das Ende des Arrays
152             -- erreicht haben.

```

```

140     file_open(iofile,"dump.dat",write_mode);
141     for i in 0 to reg'length-1 loop
142         iotmp := std_logic_vector(to_unsigned(i, iotmp'length));
143         write(ioline,iotmp);
144         iotmp := reg(i);
145         write(ioline,iotmp);
146         writeline(iofile,ioline);
147     end loop;
148     -- Wenn wir alles geschrieben haben müssen wir die Datei wieder schließen.
149     file_close(iofile);
150     -- Nach Abschluss des Schreibvorgangs legen wir einen Bitvektor auf den
151     Ausgang. Dies müssen wir tun,
152     -- da wir in Xilinx normalerweise keine Dateieingaben und Ausgaben schreiben
153     können, da wir ja Hardware bauen.
154     -- Da die Dateieingabe und Ausgabe also nicht als Signale gelten würden wir
155     die Eingänge init und dump nicht
156     -- benutzen und sie würden bei der Synthese wegoptimiert. Daher ein 8 Bit
157     Vektor bestehend aus 'X' am Ausgang.
158     bufferOut <= "XXXXXXXX";
159     -- Wenn am Eingang re eine '1' anliegt, sollen die Daten, die in der Speicherzelle
160     -- "addr" am Ausgang "output" angelegt werden!
161     -- Die Fallunterscheidung verbietet eine '1' an einem anderen Eingang.
162     elsif(re = '1' AND dump = '0' AND init = '0' AND reset = '0' AND we = '0') then
163         bufferOut <= reg(iaddr);
164         -- Wenn am Eingang "we" eine '1' anliegt, sollen die Daten, die am Eingang
165         "data_in"
166         -- anliegen in die Speicherzelle geschrieben werden, die durch "addr" definiert
167         ist.
168         -- Die Fallunterscheidung verbietet eine '1' an einem anderen Eingang.
169         elsif(we = '1' AND re = '0' AND dump = '0' AND init = '0' AND reset = '0') then
170             if(iaddr = 80) then
171                 bufferOut <= "XXXXXXXX";
172             else
173                 reg(iaddr) <= data_in;
174             end if;
175         -- Wenn der Reseteingang aktiviert ist, werden alle Einträge des Registers auf 0
176         zurückgesetzt.
177         -- Dabei wird das Array sequentiell durchlaufen.
178         -- Die Fallunterscheidung verbietet eine '1' an einem anderen Eingang.
179         elsif(reset = '1' AND we = '0' AND re = '0' AND dump = '0' AND init = '0') then
180             reg <= (80 => "XXXXXXXX", others => "00000000");
181             bufferOut <= "00000000";
182         -- Wenn keiner der oben genannten Fälle abgefangen wurde, muss es sich um eine
183         fehlerhafte Belegung der
184         -- Eingänge handeln. In diesem Fall verändern wir den Inhalt des Registers nicht
185         und geben nur einen
186         -- Bitvektor gefüllt mit 'X' an den Ausgang.
187         elsif(reset = '0' AND we = '0' AND re = '0' AND dump = '0' AND init = '0') then
188             bufferOut <= bufferOut;
189         else
190             bufferOut <= "XXXXXXXX";
191         end if;
192     end if;
193 end process;
194
195 output <= bufferOut;
196

```

```
188  end memory_impl;
```

```
1  -----
2  -- Rechnerarchitektur und Eingebettete Systeme
3  -- Uebungszettel 2 - Aufgabe 1: Memory Testbench
4  --
5  -- Die Testfaelle wurden so gewahlt, dass zum Einen die Anforderungen aus der
6  -- Aufgabestellung ge-
7  -- prueft werden und zum Anderen wurden weitere Testsfaelle gewaehlt, die die
8  -- verschiedenen
9  -- Zustaeende des Speichers pruefen:
10 --
11 -- Zuordnung von Testfall zu Aufgabenstellung:
12 -- 1. "Der Speicher soll 80 Byte speichern können. Diese Bytes sollen gelesen und
13 -- geschrieben
14 -- werden können."
15 -- Geprueft durch Testfall 2.
16 --
17 -- 2. "Der Prozess des Schreibens oder Lesens soll bei einer steigenden Flanke der
18 -- Clock clk
19 -- begonnen werden."
20 -- Geprueft durch Testfall 6.
21 --
22 -- 3. "Nach insgesamt einem Taktschritt soll die Operation abgeschlossen sein."
23 -- Geprueft durch Testfall 2.
24 --
25 -- 4. "Liegt am Signal reset eine 1, so wird der gesamte Speicher gelöscht und alle
26 -- Werte werden
27 -- auf 0 gesetzt."
28 -- Geprueft durch Testfall 1. Weiterhin wird reset durch weitere Testfaelle
29 -- verwendet und somit
30 -- geprueft.
31 --
32 -- 5. "Die Bits re (read enable) und we (write enable) geben an, ob gelesen oder
33 -- geschrieben werden
34 -- soll. Für Lesen und Schreiben steht die betroffene Adresse des Speichers in
35 -- addr. Soll
36 -- geschrieben werden, so steht der zu schreibende Wert in data_in. Soll gelesen
37 -- werden, so wird
38 -- der entsprechendeWert in output ausgegeben..."
39 -- Geprueft durch Testfall 2. Weiterhin werden diese Bedingungen als
40 -- Voraussetzung fuer die
41 -- Funktion folgender Testfaelle benoetigt.
42 --
43 -- 8. "... und bis zum nächsten Lesebefehl gehalten."
44 -- Geprueft durch Testfall 6.
45 --
46 -- 9. "Für ein einfaches Debugging wird der Speicher mit der Möglichkeit
47 -- ausgestattet, seinen
48 -- Inhalt aus einer Datei mit dem Namen memory.dat einzulesen. Der
49 -- Einlese-Vorgang soll dann
50 -- beginnen, wenn der Eingang init gesetzt ist. Dieser Möglichkeit ist
51 -- insbesondere für den
52 -- Sorter von Bedeutung, da man diesen anderweitig nicht mit Daten füttern könnte."
53 -- Geprueft durch CachedMemory und dessen Testbench.
54 --
55 -- 10. "Entsprechend steuert das Signal dump die Ausgabe des Speichers in die Datei
56 -- dump.dat."
```

```
43  --      Geprueft durch CachedMemory und dessen Testbench.
44  --
45  --  11. "Im Fehlerfall soll XXXXXXXX am Ausgang anliegen."
46  --      Geprueft durch Testfall 5.
47  --
48  --  Beschreibung der einzelnen Testfaelle:
49  --  Testfall 1:
50  --    - Pueft den Zustand nach Init und Reset (Output jeder Speicherzelle "00000000").
51  --    - Prueft das Lesen ("re") des Wertes "00000000".
52  --  Testfall 2:
53  --    - Prueft das Schreiben ("we") in jede Speicherzelle.
54  --    - Prueft das "output" seinen Wert beim Schreiben nicht aendert.
55  --    - Prueft das Lesen ("re") jeder Speicherzelle.
56  --    - Prueft das "output" beim Lesen den gelesenen Wert nicht beeinflusst.
57  --    - Prueft das jeder geschriebene Wert der richtigen Speicherzelle zugeordnet wird.
58  --    - Prueft das jeder Schreib- oder Lesevorgang nach einem Takt abgeschlossen ist.
59  --    - Prueft das Wirken der Signale "addr", "data_in", "we", "re" und "output"
60  --      (z.B. "addr" bestimmt die zu schreibende/lesende Adresse).
61  --    - Prueft das mindestens 80 Byte gespeichert werden koennen (Adresse "00000000" -
62  --      "01001111").
63  --  Testfall 3:
64  --    - Prueft das jedes Bit jeder Speicherzelle mit 0 und 1 beschrieben werden kann.
65  --    - Prueft das nebeneinanderer liegende Bit einer Speicherzelle nicht
66  --      ueberschieben werden.
67  --  Testfall 4:
68  --    - Prueft das eine Speicherzelle jeden moeglichen 8-Bit-Wert annehmen kann.
69  --    - Es wird nur drei Speicherzellen geprüf: 1. Speicherzelle, n. Speicherzelle
70  --      und eine
71  --      beliebige (2.) dazwischen.
72  --  Testfall 5:
73  --    - Prueft das maximal an Adresse n-1 -also 80 Speicherzellen- geschrieben
74  --      oder gelesen werden kann. Ansonsten soll "XXXXXXX" an "output" anliegen.
75  --    - Prueft das danach wieder geschrieben und gelesen werden kann
76  --  Testfall 6:
77  --    - Prueft das Lese- und Schreiboperationen nur bei steigender Flanke uebernommen
78  --      wird.
79  --    - Prueft das ein Abbrechen des Lesevorgangs "output" nicht ueberschreibt und
80  --      "output"
81  --      bis zum naechsten Lesebefehl gehalten wird (ein Takt ohne Lesebefehl)
82  -----
83  -----
```