RISC-V_概略説明

2021年11月30日

RISC-Vとは

- もともとカリフォルニア大学バークレイで教育用として作られていた。今はRISC-V財団が管理
- ☑ CPUの命令セット・アーキテクチャ (ISA)
- 図 完全にオープンで自由に使える命令セットアーキテクチャ
- ▼ アドレッシングは32/64/128bitサポート

- ☑ 上記、Wikipedia参照しました。https://ja.wikipedia.org/wiki/RISC-V

特徴

- ☑ 自由度が高い
 - ▶ 必要なバス幅、命令セットを選んで構成できる
 - バスも自由: AMBA,Sonic,VME,etc
 - メモリマップも自由:スタートベクタが途中に あってもOK

この並べ方にも規則有

- ☑ 命令セツト構成例
 - RV32I MAFDQC
- RV32I:基本命令 M:乗徐算命令 A:アトミック命令 C:圧縮
- F:単精度小数点 D:倍精度小数点 Q:4倍精度小数点 ■他にも L,B,J,T,P,V,Nなど有
- ここまで必要ないなら、例えばRV32IMACだけでもOK

モジュール一覧

				1
ベース	バージョン	状態	内容	
RVWMO	2. 0	批准	弱いメモリの順序付けメモリモデル	\prod
RV32I	2. 1	批准	32bi t バス 32レジスタ	
RV64I	2. 1	批准	64bi t バス 32レジスタ	
RV32E	1. 9	草案	32bi t バス 16レジスタ	
RV128I	1. 7	草案	128bi t バス 32レジスタ	∟ G
拡張	バージョン	状態	内容	
M	2. 0	批准	乗除算	
Α	2. 1	批准	アトミック	
F	2. 2	批准	浮動小数	
D	2. 2	批准	倍精度浮動小数	
Q	2. 2	批准	4倍精度浮動小数	
С	2. 0	批准	圧縮命令	
Counters	2. 0	草案	カウンター	
L	0.0	草案	10進浮動小数	
В	0.0	草案	ビット操作	
J	0.0	草案	動的翻訳言語	
T	0.0	草案	トランザクション的メモリ	
P	0. 2	草案	パックドSIMD命令	
V	0. 7	草案	ベクトル演算	
Zicsr	2. 0	批准	状態と制御レジスタ	
Zifencei	2. 0	批准	命令フェッチフェンス	
Zam	0. 1	草案	ミスアラインドアトミック	
Ztso	0. 1	凍結	トータルストアオーダー	

凍結(Freeze)となっているところは今後仕様が変わらない。

注:RV32G とか"G"の場合がある。GはGeneral purpose (汎用、一般的用途) これは G=(IMAFD) と読み替える。つまりRV32G = RV32IMAFD

|基本命令一覧

命令	説明
SLL rd,rs1,rs2	論理左シフト
SLLI rd,rs1,shamt	論理側j値左シフト
SRL rd,rs,rs2	論理右シフト
SRLI rd,rs1,shamt	論理即値右シフト
SRA rd,rs1,rs2	算術右シフト
SRAI rd,rs1,shamt	算術即値右シフト
ADD rd,rs1,rs2	加算
ADDI rd,rs1,imm	加算即值
SUB rd,rs1,rs2	減算
LUI rd,imm	ロード即値上位
AUIPC rd,imm	PCに上位即値加算
XOR rd,rs1,rs2	排他的論理和
XORI rd,rs1,imm	排他的論理和即值
OR rd,rs1,rs2	論理和
ORI rd,rs1,imm	論理和即值
AND rd,rs1,rs2	論理積
ANDI rd,rs1,imm	論理積即値
SLT rd,rs1,rs2	符号付き比較
SLTI rd,rs1,imm	符号付き即値比較
SLTU rd,rs1,rs2	符号なし比較
SLTIU rd,rs1,imm	符号なし即値比較
BEQ rs1,rs2,imm	分岐 =
BNE rs1,rs2,imm	分岐 ≠
BLT rs1,rs2,imm	分岐 <
BGE rs1,rs2,imm	分岐 ≧
BLTU rs1,rs2,imm	符号なし分岐 <
BGEU rs1,rs2,imm	符号なし分岐 ≧

命令	説明
JAL rd, <u>imm</u>	PC保存とジャンプ
JALR rd,rs1,imm	PC保存とレジスタ加算ジャンプ
LB rd,rs1,imm	メモリバイトロード
LH rd,rs1,imm	メモリハーフワードロード
LBU rd,rs1,imm	メモリバイト符号なしロード
LHU rd,rs1,imm	メモリハーフワード符号なしロード
LW rd,rs1,imm	メモリロードワード
SB rs1,rs2,imm	メモリバイトストア
SH rs1,rs2,imm	メモリハーフワードストア
SW rs1,rs2,imm	メモリワードストア
CSRRW rd,csr,rs1	CSRリードライト
CSRRS rd,csr,rs1	CSRリードセットビット
CSRRC rd,csr,rs1	CSRリードクリアビット
CSRRWI rd,csr,imm	CSR即値リードライト
CSRRSI rd,csr,imm	CSR即値リードセットビット
CSRRCI rd,csr,imm	CSR即値リードクリアビット
ECALL	実行呼び出し例外
EBREAK	デバッガ呼び出し例外
FENCE	メモリとIOの同期
FENCE.I	メモリとIOの同期即値指定

全47命令、ただし簡易な実装では黄、桃、赤色の所はSYSTEM 命令1個、NOPに置き換えられるので38命令でOK CSRはコントロール・ステータス・レジスタ

疑似命令

- NOP命令が無い? nop
 - addi x0,x0,0 で置き換え
- 単純JUMPしたい? jmp offset
 - jal x0,offset で可能
- ■戻ってくる命令がない? ret
 - jalr x0,x1,0 を使用
- 2の補数を生成したい? neg rd,rs
 - sub rd,x0,rs で可能

これらはアセンブラが置き換えてくれる。他にも疑似命令い ろいろ有。

★ x0レジスタは0固定になっているレジスタ

レジスタ一覧

レジスタ	ABJ 名	説明	セーバー
x0	zero	ハードワイヤードゼロ	-
x1	τά	リターン アドレス	呼び出し元
x2	<u>sp</u>	スタック ポインタ	呼び出し先
x 3	gp	広域 ポインタ	
x4	ţp	スレッドポインタ	
x5	t0	一時的/代替リンク・レジスタ	呼び出し元
x6-7	t1-2	一時変数	呼び出し元
x8	s0/fp	保存レジスタ/フレームポインタ	呼び出し先
x 9	s1	保存レジスタ	呼び出し先
x10-11	a0-1	関数の引数/戻り値	呼び出し元
x12-17	a2-7	関数の引数	呼び出し元
x18-27	a2-11	保存レジスタ	呼び出し先
x28-31	t3-6	一時変数	呼び出し元

オススメの書籍、Web

FPGAマガジン No.18 Googleも推すオープンソースCPU RISC-Vづくり CQ出版社

- http://cc.cqpub.co.jp/lib/system/doclib_item/1149/
- https://shop.cqpub.co.jp/hanbai/books/46/46281.html

RISC-V原典 オープンアーキテクチャのススメ 日経BP社

https://www.nikkeibp.co.jp/atclpubmkt/book/18/269170/

プログラマのためのFPGAによるRISC-Vマイコンの作り方 Kindle 堀江 徹也さん @tetsuya_horie


 https://www.amazon.co.jp/gp/product/B07G2CHSK3/ref=oh_aui_ d_detailpage_o00_?ie=UTF8&psc=1

FPGA開発日記 msyksphinzさん @dev_msyksphinz

http://msyksphinz.hatenablog.com/

RISC-V仕様書

RISC-Vの仕様書はここを参照。ただし英語。 https://riscv.org/technical/specifications/



日本語訳の場所 @shibatachii翻訳

GitHub

- https://github.com/shibatchii/RISC-V
 - RISC-V_spec_manual_v2.2_jp.pdf
 - riscv-privileged-v1.10_jp.pdf
 - MSoffice Word、LibreOffice Writer 形式も有
 - 注:少し古いバージョンの仕様書です。

ANDI、ORI、XORI は、レジスタ rs1 と符号拡張 12 ビットの即値をビット単位で AND、OR、XOR し、その結果を rd に格納する論理演算です。

注:XORI rd、rs1、-1は、レジスタrs1のビット単位の論理反転を実行します(アセンブラ疑似命令NOT rd、rs)。

31	25	24 20	19 15	14 12	11 7	6 0
	imm[11:5]	imm[4:0]	rs1	funct3	rd	opcode
	7	5	5	3	5	7
	0000000	shamt[4:0]	src	SLLI	dest	OP-IMM
	0000000	shamt[4:0]	src	SRLI	dest	OP-IMM
	0100000	shamt[4:0]	src	SRAI	dest	OP-IMM

定数によるシフトは、I型形式の特殊化としてエンコードされます。

シフトされるオペランドは rs1 であり、シフト量は I-即値フィールドの下位 5 ビットにエンコードされます。

右シフト型は、I即値の上位ビットで符号化されます。

SLLI は論理左シフトです(ゼロは下位ビットにシフトされます)。 SRLI は論理右シフトです(0 は上位ビットにシフトされます)。 SRAI は算術右シフトです(元の符号ビットは空いている上位ビットにコピーされます)。