重庆大学 硬件综合设计课程项目

目标：

1. 设计一个支持57条MIPS指令的CPU，包括所有非浮点MIPS I指令(除去 LWL、LWR、SWL、SWR)以及MIPS 32中的ERET指令，有14条算术运算指令、8条逻辑运算指令、6条移位指令、12条分支指令、4条数据移动指令、2条自陷指令、8条访存指令、3条特权指令

2. 通过"龙芯杯"功能测试

3. 生成比特流文件，在Xilinx xc7a200tfbg676-2型号开发板上，通过性能测试。

成员：

张翀：设计初代CPU, 大部分CPU 优化, 精简冗余逻辑, 部分 cache 优化, 编写报告.

王梓宇：设计初代CPU, 大部分 cache 优化, 部分 CPU 优化, 编写报告.

更多详情见报告。