CODH实验报告—综合项目LabH6

2022.5.27 许元元 PB20511899 && 黄与进 PB20061354

CODH实验报告—综合项目LabH6

- 一、项目综述:
 - 1.项目名称:
 - 2.内容总结:
- 二、项目设计
 - 1. 数据通路
 - 2. 状态图
- 三、项目实现
 - 1. 图像信息的获取
 - 2.核心代码:
 - 1. sram模块
 - 2. background模块
 - 3. counter模块
 - 4. cache 模块
 - 5. mem 模块
 - 6. keyboard module
 - 7. audio_unit module
 - 8. 中断处理
 - 9. 动态分支预测
 - 10. 指令扩展

四、总结——分析 & 收获

- 1. 结果分析
 - 上板结果
 - RTL电路图
 - 综合后电路图
 - 电路资源使用情况
- 2. 反思收获
 - 1. debug方面
 - 2. 分工合作方面
 - 3. 其他方面
- 五、代码讲解部分
 - 1. background module
 - 2. counter module
 - 3.DB module
 - 4. PC module
 - 5. display_control_unit module
 - 6. title1 module (title2与此原理一致)
 - 7.keyboard module
 - 8.counter module
 - 9.counter module
 - 10.sram module
 - 11.audio_unit module
 - 12. 中断、动态分支预测、指令扩充

写在前面:

项目的实现整体是基于Lab5做的,所以我们省去了原有的针对于CPU的讲述部分,着重于讲述基于原有的CPU所做的更新和升级的部分,主要内容在后续的核心代码中阐述,然后附带有一定的说明性文字。

一、项目综述:

1.项目名称:

CODH综合设计—CPU功能的完善 & 汇编程序设计 & 外设驱动

2.内容总结:

• 总体陈述:

- 。 运行一个五级流水线结构的哈佛结构CPU, 支持除双字节外所有的RV32I指令
- 。 进行完整的指令汇编测试
- 对CPU添加**动态分支预测、L1数据cache**、支持**中断处理与现场恢复**功能
- o 外设支持:键盘输入、vga显示、音频输出模块
- 。 主程序为一个递增的计数器 (速度较快,是为了方便观察)
- 。 在主程序运行时,如果按下键盘上" I "键,即跳入画布程序作为中断处理,按" Q键退出 "
- 。 在运行时能够听到音频的输出
- o 如果运行中按下data键,即可做到运算相应的fib数列的值,停留一段时间后自动回到主程序
- 。 返回的过程用到了我们自己定义的ret指令 (Opcode: 1111111)
- 。 我们内置了一个秒计时器,在CPU处于Stop状态10s左右后,会自动跳入一个屏幕保护画面,展示我们的组员名单以及实现动态的背景显示

• 实现内容:

○ 指令集扩充:

实现CPU的R32I全指令,并对所实现的指令进行了较为充分测试

测试用例样图如下:

```
53
          xor s3, s1, s2 #s3 = s1 ^{\circ} s2 = 6
          or s4, s1, s2 #s4 = s1 | s2 = 7
54
         and s5, s1, s2 \#s5 = s1 \& s2 = 1
                              #s6 = 0 - s1 = 0xfffffffd = 11...1101
          sub
                s6, x0, s1
56
               s6, s6, s5
          sra
                              #s6 = s6 >> 1 = 0xfffffffe = 11....1110
57
          1b
                 s8, 0x20(x0)
                             \#s8 = 0x00000033
58
          slli s6, s6, 0x2
                              #s6 = 0xfffffff8 = 11....1000
59
          srai s6, s6, 0x1 #s6 = 0xfffffffc = 11....1100
60
          srli s6, s6, 0x1 #s6 = 0x7ffffffe = 01....1110
61
         lui s7, 0xddddd #s7 = 0xddddd000
62
63 L6: sub s2, s2, s5 #s2 = s2 - 1
          bge s2, s1, L6 #s2: 5 \rightarrow 4 \rightarrow 3 = s1
64
65 L7: addi s5, s5, 0x3 #s5 = s5 + 3
         bne s5, s4, L7 #s5: 1 -> 4 -> 7 = s4
66
    FMD - ial
               v∩ FMD
```

• CPU功能添加:

- L1-数据cache
 - 1. 直接相联映射

2. 16 * 38 的大小 (lines * bit)

```
47 ⊖ initial
48 ⊝ begin
49 ⊖ for(i = 0; i < 16; i = i + 1)
50 ⊖ cache_data[i] = 38'd0;
51 ⊖ end
52 ┆
53 ⊖ //直接相联cache, cache大小为16块, 主存大小为256块, 1块=1字-32bit
54 ┆ //主存地址为8位, 其中无块内偏移, [3:0]是索引, [7:4]是Tag
55 ⊝ //cache V+D+Tag+Data=1+1+4+32=38
```


3. cache写回法的状态机设计

采用的是标准的三段式状态机设置

四状态数

```
30 parameter IDLE=0;
31 parameter Compare=1;
32 parameter New=2;
33 parameter WriteBack=3;
```

状态图



4. 与调整后的data_mem信号握手

○ data_mem调整

- 1. 保留原只读端口用于输出check_data进行调试
- 2. 与cache通过控制信号实现握手


端口示意图,详情见注释

```
module mem(
   input clk,
   input rstn,
   // past data_mem
   input [7:0] dpra,
   output [31:0] dpo,
   // cache <-> memory
   input [7:0] mem_req_addr,
   input mem_req_row,
   input mem_req_valid,
   input [31:0] mem_data_write,
   output reg [31:0] mem_data_read,
   output reg mem_ready
   );
reg [31:0] mem [0:255];
                              //255个字,255个块
```


。 动态分支预测处理

基于PC低五位做映射到PHT中,每一单元均是2-bit BHT设计

动态预测实现示意图 (和实际有一点不同)



2-bit BHT 饱和计数器分支预测方式



BHT的更新

根据BHT选择下一条PC

```
//下一条PC的选择
446
447
      always@(*)begin
                                                 //之前的分支预测错误,本应该该跳转
       if(error_should_branch == 1 && stall != 1)
448
            pc_r_next = IF_ID_pc + (imm_gen_out<<1);</pre>
449
450
         else if(error_should_not_branch == 1 && stall != 1) //之前的分支预测错误,本不应该跳转
            pc_r_next = IF_ID_pc + 4;
451
452
         else if(JalrEn == 1)
            pc_r_next = alu_ID_result;
453
         else if(instr[6:0] == 7'b1101111)
454
                                          //jal
         455
456
           if(BHT[pc_r[4:0]][1] == 1) //BHT高位为1,则预测跳转
pc_r_next = pc_r + ({{20{instr[31]}},instr[31],instr[7],instr[30:25],instr[11:8]} << 1);
457
458
459
            else pc_r_next = pc_r + 4;
                                        //高位为0,预测不跳转
460
         end
                                        //其他情况,PC正常加4
461
         else pc_r_next = pc_r + 4;
462
     end
463
```

。 中断处理的添加

1. 中断处理的硬件实现

中间寄存器的添加,用于返回的新指令的设计

指令操作码opcode = 7'b1111111

2. 指定I/O中断 & 信号产生

将键盘I输入,运行中的data输入分别设定为两种I/O中断

信号定义如下,pdu检测硬件输入信号,经过处理后产生中断信号,传入CPU中

```
//interrupt
input int_keyboard,//键盘中断产生
input int_btn,//有按键按下时为1

assign int_signal = int_keyboard | int_btn;
```

3. 汇编程序的编写以及中断矢量表的选定

- 主程序就是一个简单的递增计数器
- 编写画布程序和fib程序分别作为中断处理
- 中断矢量表的生成即是根据两汇编程序的首地址

• 汇编程序设计:

○ 画布程序

汇编实现方式

- MMIO拓展,轮询获得键盘输入
- 根据键盘输入做一系列寄存器内的算术运算
- 通过lw, sw获得或改动画布存储程序内的颜色值

按键功能列表如下

绘图程序的设计

W, A, S, D: 控制光标的移动

J, K, L: 将光标所在色块染为RGB

O, P, Sp: 输入0/1, Sp为染色

I, Q: I为中断, Q为退出中断

W A S D J K L O P Q Sp # 0 1 2 3 4 5 6 7 8 9 10 beq x11, x12, w addi x12, x12, 0x001 beq x11, x12, a addi x12, x12, 0x001 beq x11, x12, s addi x12, x12, 0x001 beq x11, x12, d addi x12, x12, 0x001 beq x11, x12, j addi x12, x12, 0x001


○ fib程序

- 根据开关输入值做简单的fib运算
- 显示在晶体管上一段时间
- 自动退出程序

• 外设驱动:


- 键盘
 - 串行读入+检验+比较确定按键
 - 调整pdu模块,拓展MMIO部分:增加kbd_state, kbd_data等

原理图如下:



○ vga显示

最主要的就是显示定时参数的设置




○ 音频输出

因为是预生成好的声音数据,所以其实就是一个pwm波的生成问题 细节不多讲了,核心就是波形调制生成的部分

二、项目设计

1. 数据通路



基本上是根据以上两个五级流水线CPU做的修改:

- 添加了中断信号,设置了大量寄存器用于中断处理与恢复;
- 在ID阶段增加了一个ALU用于更早地判断条件跳转指令是否发生、内存读写指令目标地址是否是外设,为实现这一功能,扩展了原有的前递和停顿检测单元;
- 增加了动态分支预测模块,设置BHT寄存器,在IF阶段通过条件分支指令的地址低5位寻址从而做出 预测,在ID阶段更新BHT寄存器并检查预测是否正确,如不正确则重新载入指令;
- 增加了相应的控制信号和选择器,扩展了原有的指令集;

我们的模块的分布情况大约如下:

- 1. **PDU调试控制模块**—PDU本身具有的功能进行继承(增添Keyboard以及中断信号)
- 2. CPU模块—五级流水线CPU做功能的拓展
 - 。 中断处理的添加
 - 。 指令的扩展
 - 。 动态分支预测模块的添加
- 3. **DCU模块**—根据传入的信号进行显示,采用的是640*480的分辨率,这里就不赘述了,以下是我们采用的显示参数:

分辨率	像素 频率 (MHz)	行/场 同步 极性	行总 像素	行同 步脉冲 宽度	行同步 后沿	行显示 像素	行同步 前沿	场总 行数	场同 步脉冲 宽度	场同步 后沿	场显示 行数	场同步 前沿	
640x480@60	25.175	-/-	800	96	48	640	16	525	2	33	480	10	


需要显示的大量元素,我们采用了双信号的方式,即color信号(12位宽)和color_on信号(1位宽),将color_on信号作为模块之间的显示优先级判断的依据;

- 4. cache的实现一直接相联数据cache的实现
- 5. **mem的调整**—独立至CPU以外,并与cache握手信号的添加

(在以上这一部分罗列我们所实现的各种模块、可以参见项目文件)

2. 状态图

cache状态图



三、项目实现

1. 图像信息的获取

1. 素材采集


通过浏览器搜索、PS或WPS自己绘制或截屏得到的图片文件

2. 调整大小(像素)—py简本处理

3. **生成.mem文件**—matlab脚本处理

```
image=imread('F:\Vivado\npro.jpg');
%image-image(:,:,1);
%C[:,:,2];
[ccl, row, color]=size(inage);
fid=fopen('F:\Vivado\mpro.mem','w');
for i=1:co1
   for j=1:row
        for k=1:color
            fprintf(fid, '%x', floor(dcuble(image(i, j, k))/16));
            %C[:,:,2]=floor(double(image(i,j,k))/16);
        end
        fprintf(fid, ' \n');
    end
- end
fclose(fid);
%floor(double(image(i, j, k))/16)
```

处理后的文件列表



2.核心代码:

每个模块内部都有很关键的设计与实现代码,没法将所有的都摆放在这里,因此我们将选择一部分,结 合实现代码进行文字的说明;

模块是: sram, background, counter, cache, keyboard, CPU

CPU模块体量过于庞大,不方便全文粘贴,并且是基于过去的Lab5搭建,感觉无需过多描述,这里就仅仅是针对于我们新添加的若干功能进行了注释。

1. sram模块

我们学习并采用了verilog代码例化RAM的语句,相比于传统的调用IP核,我们只需要调用例化所用的 sram模块,以常数参数的形式传入其数据的位宽、地址宽度、深度、**mem文件名**,这四个参数,即可 非常方便地生成一个存储器,省略了利用IP核例化的繁琐的步骤,对于多存储器的项目的开发非常高效 且友好;

后续和同学以的交流以及网上查找的过程中,了解到此种异步读取数据的方式即会自动例化出BRAM的存储器,比起IP核大量使用查找表LUT单元,资源利用增长很快会更加有优势,且生成速度更快,并且分布式存储器并不稳定,其会有时因为别的模块的一些小的Bug或者运算地址时较为复杂的组合逻辑导致的延时问题而影响到其读取,导致花屏(稳定的"不稳定抖动"现象);查阅的资料显示是可以通过指定存储模块symbol来指定例化为指定的块状存储器的,但我阅读了Arti-7的芯片说明手册,也没有尝试出正确的存储器型号,于是最终相当于利用的还是默认的存储器进行例化,但我们不断对外层模块的时序等多方面进行优化,以保证项目运行的稳定性

```
`timescale 1ns / 1ps
 2
    // 通过传入参数的方式定义我们的地址位宽,数据宽度、深度以及初始化文件的名称
 3
    module sram #(
 4
        parameter ADDR_WIDTH = 8,
 5
        DATA\_WIDTH = 8,
 6
        DEPTH = 256,
 7
        MEMFILE = ""
 8
        )(
 9
        input wire clk,
        input wire [ADDR_WIDTH-1:0] addr,
10
11
        input wire write_en,
12
        input wire [DATA_WIDTH-1:0] data_in,
        output reg [DATA_WIDTH-1:0] data_out
13
14
        );
15
        reg [DATA_WIDTH-1:0] memory_array[0:DEPTH-1];
16
17
        initial begin
            if (MEMFILE > 0)
18
19
            begin
                $display("Loading memory init file '" + MEMFILE + "' into
20
    array.");
21
                $readmemh(MEMFILE, memory_array);
22
            end
23
        end
24
25
        always @(posedge clk) begin
26
            if(write_en) begin
27
                memory_array[addr] <= data_in;</pre>
28
            end
29
            else begin
30
                data_out <= memory_array[addr];</pre>
31
            end
32
        end
33
34 endmodule
```

2. background模块

亮点说明:

- 1. 采用了将一32*32的像素块循环显示铺满背景的方式,并且**为显示效果而加上了x_offset和y offset两组偏移量**;
- 2. x_offset为[0,31]内不断变化的,实现背景滚动的动态效果;
- 3. y_offset也为[0,31]内不断变化的,但是尚未启用;
- 4. 其实通过启用y并调整x_offset和y_offset的值可以控制倾斜的屏幕图像滚动并且可调整角度。

以下的代码块我仅罗列了亮点部分

```
1
       //地址的转换部分
 2
       // assign addr = vga_x + 640 * vga_y;
 3
       //addr_x, addr_y为将显示坐标vga_x,vga_y做mod 32操作,从而形成转换为32*32图像上
   的坐标值, 可根据这组坐标算其显示地址
 5
      assign addr_x = vga_x \% 32;
 6
       assign addr_y = vga_y % 32;
 7
       //addr_x_m, addr_y_m为添加完显示效果后的坐标值,也就是添加了x_offset和y_offset变
   量,并做了越界判断,使得可循环显示
      assign addr_x = ((addr_x + x_offset) >= 32)? (addr_x + x_offset
   -32): (addr_x + x_offset);
      assign addr_y = ((addr_y + y_offset) >= 32)? (addr_y + y_offset)
10
   - 32 ) : ( addr_y + y_offset );
11
12
       //计算考虑了显示效果后的我们传递给ram的地址值,取出图像信息
13
       assign addr_ram = ((addr_x_m + 32 * addr_y_m) >= 1024)? (addr_x_m
   + 32 * addr_y_m -1024) : ( addr_x_m + 32 * addr_y_m );
14
15
       //计数器做分频器, 使得获得一个区间递增的count信号, 上限为1000000
       counter #(20, 0, 1000000) frequency_divider_counter(.clk(clk),
16
   .rstn(rstn), .pe(1'b0), .ce(1'b1), .d(20'd0), .q(count));
17
       //接受count的信号,每次count值为1000000时使能置1,计数一次,即使x_offset加一,32
18
   次为一个周期, 正是我们图层的水平像素数
       counter #(5, 0, 31) offset_counter(.clk(clk), .rstn(rstn), .pe(1'b0),
19
    .ce(count == 1000000), .d(5'd0), .q(x_offset));
20
21
   endmodule
```

3. counter模块

你可能已经注意到了我们在background中大量地使用counter模块,这个模块本身其实很简单,就是模拟了模电课上学过的芯片功能以及端口搭建的module。

但是通过传参的方式,使得此模块的例化以及个性化定制变得十分容易且方便。

比如说上述的background模块实现的动态效果,关键就即是通过计数器模块实现的最后两个例化程序。

```
1 \ \timescale 1ns / 1ps
2 //这是一个简单的DATA_WIDTH进制异步清零同步置数递增计数器
3 module counter #(
4 parameter DATA_WIDTH = 16, RST_VLU = 0, LIMIT = 1024
```

```
)(
 6
        input clk, rstn, pe, ce,
 7
        input [DATA_WIDTH-1:0] d,
 8
        output reg [DATA_WIDTH-1:0] q
 9
        );
10
11
        always @(posedge clk, negedge rstn) begin
            if (!rstn) q <= RST_VLU;</pre>
12
13
            else if (pe) q <= d;
14
             else if (ce) begin
15
                 if (q == LIMIT) q <= 0;
16
                 else q \ll q + 1;
17
             end
18
        end
19
    endmodule
20
21
```

4. cache 模块

直接相联映射法

16 * 38 的大小 (lines * bit)

cache写回法的状态机设计

与调整后的data_mem进行接口信号握手

```
1 //直接相联cache, cache大小为16块, 主存大小为256块, 1块=1字=32bit
   //主存地址为8位,其中无块内偏移,[3:0]是索引,[7:4]是Tag
2
   //cache V+D+Tag+Data=1+1+4+32=38
4
5
   `timescale 1ns / 1ps
   module cache(
6
7
       input clk,
8
        input rstn,
9
        // cpu<->cache
10
        input [7:0]cpu_req_addr,
11
        input cpu_req_row,
12
        input cpu_req_valid,
13
        input [31:0]cpu_data_write,
14
        output reg [31:0]cpu_data_read,
15
        output reg cpu_ready,
16
        // cache<->memory
17
        output reg [7:0]mem_req_addr,
18
        output reg mem_req_row,
19
        output reg mem_req_valid,
20
        output reg [31:0]mem_data_write,
21
        input [31:0]mem_data_read,
22
        input mem_ready
23
        );
24
25
   // 位定义
26
   parameter V = 37;
27
    parameter D = 36;
28
    parameter TagMSB = 35;
```

```
29 parameter TagLSB = 32;
30
    parameter BlockMSB = 31;
31
    parameter BlockLSB = 0 ;
32
33
   // 状态数设计
34
   parameter IDLE=0;
35 parameter Compare=1;
36
   parameter New=2;
37
   parameter WriteBack=3;
38
                                         // 37:V, 36:D, [35:32]:TAG,
39
   reg [37:0] cache_data [0:15];
    [31:0]DATA
40
   reg [1:0] state, next_state;
41
   reg hit;
42
43
   wire [3:0]cpu_req_index;
44
   wire [3:0]cpu_req_tag;
45
46
   assign cpu_req_index=cpu_req_addr[3:0];
47
   assign cpu_req_tag=cpu_req_addr[7:4];
48
49
   integer i;
50
   //初始化cache
51 initial
52
   begin
53
       for(i = 0; i < 16; i = i + 1)
54
            cache_data[i] = 38'd0;
55
   end
56
   //直接相联cache, cache大小为16块, 主存大小为256块, 1块=1字=32bit
   //主存地址为8位,其中无块内偏移,[3:0]是索引,[7:4]是Tag
58
59
   //cache V+D+Tag+Data=1+1+4+32=38
60
61
62
   always@(posedge clk, negedge rstn)
63
       if(!rstn)
64
            state<=IDLE;
65
        else
66
            state<=next_state;</pre>
67
68
   always@(*)
69
    case(state)
70
        IDLE:if(cpu_req_valid)
71
               next_state = Compare;
72
             else
73
               next_state = IDLE;
74
        Compare:if(hit)
75
                      next_state = IDLE;
        else if(cache_data[cpu_req_index][v:D]==2'b11) // block is valid and
76
    dirty → go to WriteBack
77
                       next_state=WriteBack;
78
                  else
79
                       next_state=New;
80
        New:if(mem_ready)
81
                       next_state=Compare;
82
                 else
83
                       next_state=New;
84
        WriteBack:if(mem_ready)
```

```
85
                           next_state=New;
 86
                     else
 87
                           next_state=WriteBack;
 88
            default:next_state=IDLE;
 89
     endcase
 90
 91
     always@(*)
 92
     if(state==Compare)
 93
          if(cache_data[cpu_req_index][37]&&cache_data[cpu_req_index]
      [TagMSB:TagLSB]==cpu_req_tag)
 94
              hit=1'b1;
 95
          else
 96
              hit=1'b0;
 97
 98
     always@(posedge clk) begin
 99
          if(state == New) begin
                                                     //read new block from memory to
     cache
100
              if(!mem_ready) begin
101
                   mem_req_addr <= cpu_req_addr;</pre>
102
                   mem_req_row <= 1'b0;</pre>
                   mem_req_valid <= 1'b1;</pre>
103
104
              end
105
              else begin
106
                   mem_req_valid <= 1'b0;</pre>
107
                   cache_data[cpu_req_index][BlockMSB:BlockLSB] <= mem_data_read;</pre>
108
                   cache_data[cpu_req_index][V:D] <= 2'b10;</pre>
109
                   cache_data[cpu_req_index][TagMSB:TagLSB] <= cpu_req_tag;</pre>
110
               end
111
          end
112
          else if(state==WriteBack) begin
                                                                   //write dirty block
113
              if(!mem_ready) begin
114
                   mem_req_addr <= {cache_data[cpu_req_index]</pre>
      [TagMSB:TagLSB],cpu_req_index};
115
                   mem_req_row <= 1'b1;</pre>
116
                   mem_data_write <= cache_data[cpu_req_index][BlockMSB:BlockLSB];</pre>
                   mem_req_valid <= 1'b1;</pre>
117
118
              end
119
              else
120
                   mem_req_valid<=1'b0;</pre>
121
          end
122
          else
123
              mem_req_valid=1'b0;
124
     end
125
     always@(posedge clk)
126
127
          if(state == Compare && hit)
128
              if(cpu_req_row==1'b0)
                                                     //read hit
129
               begin
130
                   cpu_ready <= 1'b1;</pre>
                   cpu_data_read <= cache_data[cpu_req_index][31:0];</pre>
131
132
               end
                                                     //write hit, Dirty \rightarrow 1
133
               else
134
               begin
135
                   cpu_ready<=1'b1;</pre>
136
                   cache_data[cpu_req_index][31:0]=cpu_data_write;
137
                   cache_data[cpu_req_index][D]=1'b1;
138
               end
```


```
139 else

140 cpu_ready<=1'b0;

141

142 endmodule
```

即cache运行时通过置cpu_ready为0,以此中断CPU的运行直到我们的cache准备好输出的数据。 至于cache与mem的握手在接口处也有了较为具体的说明。



cache的工作原理见代码和状态机即可

说明:

- 1. cache运行时通过置cpu_ready为0,以此中断CPU的运行直到我们的cache准备好输出的数据
- 2. cpu_req_row表示是读操作或者写操作;
- 3. 如果是写数据,需要判断" V位为1 && 比较tag命中" V位为0表示此cache仍旧为空,为1表示装填的有数据
- 4. 如果是写命中,当即将数据存入cache内存单元,而且将数据的D位(即dirty位)置1,表示数据与主存内的不一致
- 5. 而后下一次命中,无论是读或写,只要命中并且dirty为1,都会跳转到WriteBack状态,与mem进行沟通,做写回操作,即将cache内的数据更新到与主存一致
- 6. 更新过后或命中未更新数据,最后都将cpu_rdy置为1,以恢复CPU的运行

5. mem 模块

```
1
    `timescale 1ns / 1ps
 2
    module cache(
 3
 4
        input clk,
 5
        input rstn,
 6
        // cpu<->cache
 7
        input [7:0]cpu_req_addr,
 8
        input cpu_req_row,
 9
        input cpu_req_valid,
10
        input [31:0]cpu_data_write,
        output reg [31:0]cpu_data_read,
11
12
        output reg cpu_ready,
```

```
13
        // cache<->memory
14
        output reg [7:0]mem_req_addr,
15
        output reg mem_req_row,
16
        output reg mem_req_valid,
17
        output reg [31:0]mem_data_write,
        input [31:0]mem_data_read,
18
19
        input mem_ready
20
        );
21
22
    parameter V = 37;
23
    parameter D = 36;
24
   parameter TagMSB = 35;
25
   parameter TagLSB = 32;
26 parameter BlockMSB = 31;
27
    parameter BlockLSB = 0 ;
28
29
   parameter IDLE=0;
30
   parameter Compare=1;
31 parameter New=2;
32
    parameter WriteBack=3;
33
34
   reg [37:0] cache_data [0:15]; // 37:V, 36:D,[35:32]:TAG,
    [31:0]DATA
35 reg [1:0] state, next_state;
36
   reg hit;
37
38
    wire [3:0]cpu_req_index;
39
   wire [3:0]cpu_req_tag;
40
41
   assign cpu_req_index=cpu_req_addr[3:0];
42
   assign cpu_req_tag=cpu_req_addr[7:4];
43
44
   integer i;
45
   //初始化cache
46
   initial
47
   begin
48
        for(i = 0; i < 16; i = i + 1)
49
            cache_data[i] = 38'd0;
50
   end
51
52
   //直接相联cache, cache大小为16块, 主存大小为256块, 1块=1字=32bit
    //主存地址为8位,其中无块内偏移,[3:0]是索引,[7:4]是Tag
54
   //cache V+D+Tag+Data=1+1+4+32=38
55
56
57
   always@(posedge clk, negedge rstn)
58
        if(!rstn)
59
            state<=IDLE;</pre>
60
        else
61
            state<=next_state;</pre>
62
63
    always@(*)
64
    case(state)
65
        IDLE:if(cpu_req_valid)
66
                next_state = Compare;
67
             else
68
                next_state = IDLE;
69
        Compare:if(hit)
```

```
70
                          next_state = IDLE;
 71
                      else if(cache_data[cpu_req_index][V:D]==2'b11)
     //if the block is valid and dirty then go to WriteBack
 72
                          next_state=WriteBack;
 73
                      else
 74
                          next_state=New;
 75
          New:if(mem_ready)
 76
                          next_state=Compare;
 77
                    else
 78
                          next_state=New;
 79
          WriteBack:if(mem_ready)
 80
                          next_state=New;
 81
                     else
 82
                          next_state=WriteBack;
 83
            default:next_state=IDLE;
     endcase
 84
 85
 86
     always@(*)
 87
     if(state==Compare)
          if(cache_data[cpu_req_index][37]&&cache_data[cpu_req_index]
      [TagMSB:TagLSB]==cpu_req_tag)
 89
              hit=1'b1;
 90
          else
 91
              hit=1'b0;
 92
     always@(posedge clk) begin
 93
 94
          if(state == New) begin
                                                    //read new block from memory to
     cache
 95
              if(!mem_ready) begin
 96
                  mem_req_addr <= cpu_req_addr;</pre>
 97
                  mem_req_row <= 1'b0;</pre>
 98
                  mem_req_valid <= 1'b1;</pre>
 99
              end
100
              else begin
101
                  mem_req_valid <= 1'b0;</pre>
102
                  cache_data[cpu_req_index][BlockMSB:BlockLSB] <= mem_data_read;</pre>
103
                  cache_data[cpu_req_index][V:D] <= 2'b10;</pre>
104
                   cache_data[cpu_req_index][TagMSB:TagLSB] <= cpu_req_tag;</pre>
105
              end
106
          end
          else if(state==WriteBack) begin
                                                                 //write dirty block
107
      to memory
108
              if(!mem_ready) begin
109
                  mem_req_addr <= {cache_data[cpu_req_index]</pre>
      [TagMSB:TagLSB],cpu_req_index];
110
                  mem_req_row <= 1'b1;</pre>
111
                  mem_data_write <= cache_data[cpu_req_index][BlockMSB:BlockLSB];</pre>
112
                  mem_req_valid <= 1'b1;</pre>
113
              end
114
              else
115
                  mem_req_valid<=1'b0;</pre>
116
          end
117
          else
118
              mem_req_valid=1'b0;
119
     end
120
121
     always@(posedge clk)
122
          if(state == Compare && hit)
```

```
123
              if(cpu_req_row==1'b0)
                                                   //read hit
124
              begin
125
                  cpu_ready <= 1'b1;</pre>
126
                  cpu_data_read <= cache_data[cpu_req_index][31:0];</pre>
127
              end
128
              else
                                                   //write hit, D置为1
129
              begin
130
                  cpu_ready<=1'b1;
131
                  cache_data[cpu_req_index][31:0]=cpu_data_write;
132
                  cache_data[cpu_req_index][D]=1'b1;
133
              end
134
          else
135
              cpu_ready<=1'b0;
136
137
     endmodule
```

6. keyboard module

```
//键盘控制模块,识别传入的键盘数据信号
2
   // 后续将在PDU内进行去抖动、取边沿,以及长按连续增加操作(间隔一段时间发送一脉冲信号)
3
    `timescale 1ns / 1ps
4
    module keyboard(
 5
       input clk,
 6
        input data,
 7
        output [12:0] ctrl_bus //ctrl_bus for painter
8
       );
 9
10
       // 记录传入的键盘数据信息,因传入做判断等有时序问题需要暂时存储
        reg [7:0] data_curr;
11
12
        reg [7:0] data_pre;
13
       // 记录每个信号的触发情况
14
15
        // direction
        reg keyU, keyW, keyA, keyS, keyD;
16
        // color
17
18
        reg keyJ, keyK, keyL;
19
       // input
20
        reg keyI, keyO, keyP;
21
        // exit
22
        reg keyQ;
23
        // draw
24
        reg keySp;
25
        reg [7:0] key_correct;
26
        reg [3:0] b;
27
        reg flag;
28
29
    parameter W = 8'h1d, A = 8'h1c, S = 8'h1b, D = 8'h23,
30
        Space = 8'h29, I = 8'h43, J = 8'h3b, K = 8'h42,
31
        L = 8'h4b, P = 8'h4d, Q = 8'h15, U = 8'h3c, O = 8'h44;
32
33
    initial begin
34
        b=4'h1;
35
        flag=1'b0;
        data_curr=8'h00;
36
37
        data_pre=8'h00;
```

```
38
    end
39
40
41
    always @(negedge ps2_clk)
42
      begin
43
        case(cnt)
44
          1: ;
          //第一字节为空
45
46
            2: ps2_data_curr[0]<=ps2_data; // 串行输入数据位2
47
            3: ps2_data_curr[1] <= ps2_data; // 串行输入数据位3
48
            4: ps2_data_curr[2]<=ps2_data; // 串行输入数据位4
49
            5: ps2_data_curr[3] <= ps2_data; // 串行输入数据位5
            6: ps2_data_curr[4] <= ps2_data; // 串行输入数据位6
50
51
            7: ps2_data_curr[5] <= ps2_data; // 串行输入数据位7
            8: ps2_data_curr[6] <= ps2_data; // 串行输入数据位8
52
            9: ps2_data_curr[7] <= ps2_data; // 串行输入数据位9
53
54
          10:
55
            flag<=1'b1; // P
56
          11:
57
            flag<=1'b0; // 终值位
58
        endcase
59
        // 记录-十一个数据为一组
60
        if( cnt <= 10 )
          cnt <= cnt+1;</pre>
61
62
        else if( cnt == 11 )
63
          cnt \ll 1;
64
      end
65
    // 判断键盘数据的对应情况
66
67
    always @(posedge flag) begin
        if( data_curr==W || data_curr==S ||
68
69
            data_curr==D || data_curr==Space || data_curr==I ||
70
            data_curr==J || data_curr==K || data_curr==L ||
71
            data_curr==P || data_curr==Q || data_curr==O ||
72
            data_curr==U || data_curr==8'hf0 )
73
            key_correct <= data_curr;</pre>
74
        else
75
            key_correct <= 8'h00;</pre>
76
    end
77
78
    // 将键盘的数据输入情况转为并行输出的键盘按键使能信号情况
79
    always@(negedge flag) begin
80
        if(key_correct==8'h00) ;
81
        else begin
82
            if(data_pre == 8'hf0) begin
83
                case(key_correct)
84
                    W: keyW <= 0;
85
                    A: keyA <= 0;
86
                    S: keyS<=0;</pre>
87
                    D: keyD <= 0;
88
                    Space: keySp<=0;</pre>
89
                    I: keyI<=0;</pre>
90
                    J: keyJ<=0;
91
                    K: keyK <= 0;
92
                    L: keyL<=0;
93
                    P: keyP \le 0;
94
                    Q: keyQ \le 0;
95
                    0: key0 <= 0;
```

```
96
                        U: keyU<=0;
 97
                        default: ;
 98
                   endcase
99
               end
100
               else if(key_correct==8'hf0) ;
101
               else begin
102
                   case(key_correct)
103
                   W: keyW<=1;</pre>
104
                   A: keyA<=1;
105
                   S: keyS<=1;</pre>
106
                   D: keyD<=1;</pre>
107
                   Space: keySp<=1;</pre>
108
                   I: keyI<=1;</pre>
109
                   J: keyJ<=1;
110
                   K: keyK<=1;</pre>
111
                   L: keyL<=1;
112
                   P: keyP<=1;
113
                   Q: keyQ <= 1;
114
                   0: key0<=1;</pre>
115
                   U: keyU<=1;</pre>
116
                   endcase
117
               end
118
               data_pre <= key_correct;</pre>
119
          end
120
     end
121
122
     // 按键使能信号的并行输出
123
     assign ctrl_bus = { keyU, keyW, keyA, keyS, keyD, keyJ, keyK, keyL, keySp,
     keyI, keyO, keyP, keyQ };
124
     endmodule
125
```

7. audio_unit module

```
1
    `timescale 1ns / 1ns
 2
 3
    module wave_generator(
 4
        input wire clk,
 5
        input wire [15:0] freq,
        output reg signed [9:0] wave_out
 6
 7
    );
 8
        reg [5:0] i;
 9
        reg signed [7:0] amplitude [0:63];
10
        reg [15:0] counter = 0;
11
12
        initial begin
13
             amplitude[0] = 0;
14
             amplitude[1] = 7;
15
            amplitude[2] = 13;
16
            amplitude[3] = 19;
17
            amplitude[4] = 25;
18
19
             ... // data list
20
21
            amplitude[59] = -30;
```

```
22
             amplitude[60] = -25;
23
             amplitude[61] = -19;
24
             amplitude[62] = -13;
25
             amplitude[63] = -7;
26
        end
27
28
        always @ (posedge clk) begin
29
          if (freq == 0) wave_out <= 0;</pre>
30
          else if (counter == freq) begin
31
             counter <= 0;</pre>
            wave_out <= $signed(amplitude[i]);</pre>
32
33
            i <= i + 1;
34
            if (i == 63) i <= 0;
35
            else i \ll i + 1;
36
37
          else counter <= counter + 1;</pre>
38
        end
39
    endmodule
40
41
    module audio_output(
42
      input wire clk,
43
      output reg out
44
    );
45
        wire signed [9:0] ch[0:4];
46
        wire signed [11:0] wave_sum;
47
        wire [11:0] positive_wave_sum;
        wire [15:0] freq_count [0:4];
48
49
        reg [9:0] PWM;
50
        reg [31:0] music_data [0:79];
51
        reg [31:0] music_data2 [0:79];
52
        reg [31:0] music_data3 [0:180];
53
        reg [31:0] play_counter;
54
        reg [15:0] note_counter = 0;
55
        reg [15:0] note_counter1 = 0;
56
        reg [31:0] note_data[0:1];
57
        reg [31:0] note_data2;
58
        wave_generator ch0(clk, freq_count[0], ch[0]);
        wave_generator ch1(clk, freq_count[1], ch[1]);
59
        wave_generator ch2(clk, freq_count[2], ch[2]);
60
61
        assign freq_count[0] = note_data[0][31:16];
        assign freq_count[1] = note_data[1][31:16];
62
63
        assign freq_count[2] = note_data2[31:16];
64
        assign wave_sum = ch[2] + ch[1] + ch[0];
65
        assign positive_wave_sum = wave_sum * 2 + 512;
66
        initial begin
67
68
        music_data[0] = 32'h0000010a;
        music_data[1] = 32'h1284010a;
69
70
        music_data[2] = 32'h1754010a;
71
        ..... // data list
72
73
        music_data3[162] = 32'h22f4018f;
74
75
        music_data3[163] = 32'h316e0085;
76
        music_data3[164] = 32'h2ea8031f;
77
78
        end
79
             parameter NOTES = 80;
```

```
80
               parameter BASS = 9'd165;
 81
               parameter PLAY_DELAY = 100_000 - 1;
 82
          always @ (posedge clk) begin
 83
                if (play_counter == PLAY_DELAY) begin
 84
                  play_counter <= 0;</pre>
 85
                  if (note_data2[15:0] == 0) begin
 86
                           if (note_counter1 == BASS | note_counter1 == 0) begin
 87
                              note_counter1 <= 1;</pre>
                              note_data2 <= music_data3[0];</pre>
 88
 89
                              note_counter <= 1;</pre>
 90
                              note_data[0] <= music_data[0];</pre>
 91
                              note_data[1] <= music_data2[0];</pre>
 92
                              end
 93
                           else begin
 94
                              note_counter1 <= note_counter1 + 1;</pre>
 95
                              note_data2 <= music_data3[note_counter1];</pre>
 96
                              end
 97
                           end
                    else note_data2[15:0] <= note_data2[15:0] - 1;</pre>
 98
 99
                  if (note_data[0][15:0] == 0) begin
                      if (note_counter == 0) begin
100
                           note_counter <= 1;</pre>
101
102
                           note_data[0] <= music_data[0];</pre>
103
                           note_data[1] <= music_data2[0];</pre>
104
                       end
105
                       else if (note_counter < NOTES) begin
106
                           note_counter <= note_counter + 1;</pre>
107
                           note_data[0] <= music_data[note_counter];</pre>
108
                           note_data[1] <= music_data2[note_counter];</pre>
109
                       end
110
                  end
111
                    else note_data[0][15:0] <= note_data[0][15:0] - 1;</pre>
112
113
               else play_counter <= play_counter + 1;</pre>
114
               if (PWM < $unsigned(positive_wave_sum))</pre>
115
                   out <= 1;
116
               else
117
                   out \ll 0;
118
               PWM \le PWM + 1;
119
          end
     endmodule
120
```

音频输出模块的实现本质上其实就是一个PWM波形的调制,我们这里即是根据我已有的存下来的data值进行一个综合的调制;

亮点可能在于我们采用了将三段声音素材调制到一同输出的实现,即类似模拟我们正常的乐声中的鼓点、bass、主旋律等部分的结合;

有难度是在于我们的实现需要将多个发音不一致的音频叠加成同一段pwm波输出,毕竟我们的波形输出接口只有一个一位宽度的接口。

8. 中断处理

```
//中断处理在CPU内部实现,由于CPU代码接近900行,占用太多空间,此处仅给出与中断有关的部分
 2
   //中断信号定义
 3
 4
   input int_keyboard,//键盘中断产生
    input int_btn,//有按键按下时为1
    wire int_signal;
 7
    assign int_signal = int_keyboard | int_btn;
 8
 9
    //中断恢复寄存器用于保存现场,每一级流水线寄存器都有对应的中断恢复寄存器,比如EX/MEM阶段
    (之后的代码都只拿EX/MEM流水线寄存器举例,其他阶段类似)
10
    //EX_MEM register
    reg [2:0]EX_MEM_ALUOp,EX_MEM_AndMux, EX_MEM_MemtoReg;
11
12
    reg EX_MEM_RegWrite, EX_MEM_MemRead, EX_MEM_MemWrite, EX_MEM_Branch,
    EX_MEM_ALUSrc,EX_MEM_Jalren,EX_MEM_Jalen;
13
    reg [4:0]EX_MEM_rs1, EX_MEM_rs2, EX_MEM_rd;
    reg [31:0]EX_MEM_Reg1, EX_MEM_Reg2, EX_MEM_imm, EX_MEM_alu_result,
    EX_MEM_alu_EX_in2, EX_MEM_pc,EX_MEM_io_din,EX_MEM_instr;
15
    reg [6:0]EX_MEM_funct7;
16
    reg [2:0]EX_MEM_funct3;
17
    //EX_MEM interrupt store register
    reg [2:0]EX_MEM_ALUOp_int,EX_MEM_AndMux_int, EX_MEM_MemtoReg_int;
18
19
    reg EX_MEM_RegWrite_int,
    EX_MEM_MemRead_int,EX_MEM_MemWrite_int,EX_MEM_Branch_int,
     EX_MEM_ALUSrc_int, EX_MEM_Jalren_int, EX_MEM_Jalen_int;
20
    reg [4:0]EX_MEM_rs1_int, EX_MEM_rs2_int, EX_MEM_rd_int;
    reg [31:0] EX_MEM_Reg1_int, EX_MEM_Reg2_int, EX_MEM_imm_int,
    EX_MEM_alu_result_int, EX_MEM_alu_EX_in2_int, EX_MEM_pc_int,
    EX_MEM_io_din_int,EX_MEM_instr_int;
22
    reg [6:0]EX_MEM_funct7_int;
23
    reg [2:0]EX_MEM_funct3_int;
24
25
    //中断发生时保存现场
26
    always@(posedge clk or negedge rstn)//EX_MEM interrupt store register
27
       begin
28
       if(rstn==0)
29
            begin
            EX_MEM_ALUOp_int=0; EX_MEM_AndMux_int=0; EX_MEM_MemtoReq_int=0;
30
31
            EX_MEM_RegWrite_int=0;
    EX_MEM_MemRead_int=0;EX_MEM_MemWrite_int=0;EX_MEM_Branch_int=0;
           EX_MEM_ALUSrc_int=0;EX_MEM_Jalren_int=0;EX_MEM_Jalen_int=0;
32
            EX_MEM_rs1_int=0; EX_MEM_rs2_int=0;
33
    EX_MEM_rd_int=0;EX_MEM_instr_int=0;
34
            EX_MEM_Reg1_int=0; EX_MEM_Reg2_int=0;
    EX_MEM_imm_int=0; EX_MEM_pc_int=0; EX_MEM_io_din_int=0;
35
        else if(int_signal==1)//中断发生时,保护现场
36
37
38
            EX_MEM_ALUOp_int=EX_MEM_ALUOp; EX_MEM_AndMux_int=EX_MEM_AndMux;
    EX_MEM_MemtoReg_int=EX_MEM_MemtoReg;
39
            EX_MEM_RegWrite_int=EX_MEM_RegWrite;
    EX_MEM_MemRead_int=EX_MEM_MemRead; EX_MEM_MemWrite_int=EX_MEM_MemWrite;
    EX_MEM_Branch_int=EX_MEM_Branch;
40
     EX_MEM_ALUSrc_int=EX_MEM_ALUSrc;EX_MEM_Jalren_int=EX_MEM_Jalren;EX_MEM_Jale
    n_int=EX_MEM_Jalen;
```

```
41
            EX_MEM_rs1_int=EX_MEM_rs1; EX_MEM_rs2_int=EX_MEM_rs2;
    EX_MEM_rd_int=EX_MEM_rd;EX_MEM_instr_int=EX_MEM_instr;
            EX_MEM_Req1_int=EX_MEM_Req1; EX_MEM_Req2;int=EX_MEM_Req2;
42
    EX_MEM_imm_int=EX_MEM_imm;
43
            EX_MEM_alu_result_int=EX_MEM_alu_result;
    EX_MEM_alu_EX_in2_int=EX_MEM_alu_EX_in2;EX_MEM_pc_int=EX_MEM_pc;
    EX_MEM_io_din_int=EX_MEM_io_din;
44
            end
45
        end
46
    //流水线寄存器对中断信号的检测、响应以及中断处理程序结束后返回主程序
47
48
    always@(posedge clk or negedge rstn)//EX_MEM register
49
        begin
        if(rstn==0||int_signal==1)//复位或中断发生时,清空流水线寄存器
50
51
52
            EX_MEM_ALUOp=0; EX_MEM_AndMux=0; EX_MEM_MemtoReq=0;
53
            EX_MEM_RegWrite=0;
    EX_MEM_MemRead=0; EX_MEM_MemWrite=0; EX_MEM_Branch=0;
54
            EX_MEM_ALUSrc=0;EX_MEM_Jalren=0;EX_MEM_Jalen=0;
55
            EX_MEM_rs1=0; EX_MEM_rs2=0; EX_MEM_rd=0; EX_MEM_instr=0;
56
            EX_MEM_Reg1=0; EX_MEM_Reg2=0;
    EX_MEM_imm=0; EX_MEM_pc=0; EX_MEM_io_din=0;
57
        else if(MEM_WB_instr[6:0] == 7'b11111111) //ret指令到WB阶段时,从中断程序
58
    中返回
59
            begin
60
            EX_MEM_ALUOp=EX_MEM_ALUOp_int; EX_MEM_AndMux=EX_MEM_AndMux_int;
    EX_MEM_MemtoReg=EX_MEM_MemtoReg_int;
61
            EX_MEM_RegWrite=EX_MEM_RegWrite_int;
    EX_MEM_MemRead=EX_MEM_MemRead_int; EX_MEM_MemWrite=EX_MEM_MemWrite_int;
    EX_MEM_Branch=EX_MEM_Branch_int;
62
     EX_MEM_ALUSrc=EX_MEM_ALUSrc_int;EX_MEM_Jalren=EX_MEM_Jalren_int;EX_MEM_Jale
    n=EX_MEM_Jalen_int;
63
            EX_MEM_rs1=EX_MEM_rs1_int; EX_MEM_rs2=EX_MEM_rs2_int;
    EX_MEM_rd=EX_MEM_rd_int;EX_MEM_instr=EX_MEM_instr_int;
            EX_MEM_Reg1=EX_MEM_Reg1_int; EX_MEM_Reg2=EX_MEM_Reg2_int;
64
    EX_MEM_imm=EX_MEM_imm_int;
65
     EX_MEM_alu_result=EX_MEM_alu_result_int;EX_MEM_alu_EX_in2=EX_MEM_alu_EX_in2
    _int;EX_MEM_pc=EX_MEM_pc_int; EX_MEM_io_din=EX_MEM_io_din_int;
66
            end
                    //程序正常运行时
67
        else
68
            begin
69
            EX_MEM_ALUOp=ID_EX_ALUOp; EX_MEM_AndMux=ID_EX_AndMux;
    EX_MEM_MemtoReg=ID_EX_MemtoReg;
70
            EX_MEM_RegWrite=ID_EX_RegWrite;
    EX_MEM_MemRead=ID_EX_MemRead; EX_MEM_MemWrite=ID_EX_MemWrite;
    EX_MEM_Branch=ID_EX_Branch;
71
     EX_MEM_ALUSrc=ID_EX_ALUSrc;EX_MEM_JalrEn=ID_EX_JalrEn;EX_MEM_JalEn=ID_EX_Ja
    len;
72
            EX_MEM_rs1=ID_EX_rs1; EX_MEM_rs2=ID_EX_rs2;
    EX_MEM_rd=ID_EX_rd;EX_MEM_instr=ID_EX_instr;
73
            EX_MEM_Reg1=ID_EX_Reg1; EX_MEM_Reg2=alu_EX_in2_in;
    EX_MEM_imm=ID_EX_imm;
```

```
EX_MEM_alu_result=alu_result; EX_MEM_alu_EX_in2=alu_EX_in2; EX_MEM_pc=ID_EX_p c; EX_MEM_io_din=ID_EX_io_din; end end
```

9. 动态分支预测

```
1 //分支历史寄存器
   reg [1:0] BHT [31:0];
2
 3
   //分支预测错误信号
 4
 5
   wire error_should_branch, error_should_not_branch;
 6
   //本该跳转
 7
   assign error_should_branch = (opcode == 7'b1100011) && (PCSrc == 1) &&
8
    (BHT[IF_ID_pc[4:0]][1] == 0) \&\& (stall != 1);
9
10
   //本不应该跳转
    assign error_should_not_branch = (opcode == 7'b1100011) && (PCSrc == 0) &&
11
    (BHT[IF_ID_pc[4:0]][1] == 1) \&\& (stall != 1);
12
13
   //BHT的更新
    always@(posedge clk)begin
14
       if(opcode == 7'b1100011)begin //遇到条件分支指令时
15
16
           if((PCSrc == 1) && (BHT[IF_ID_pc[4:0]] < 3) && (stall != 1) ) //发
    生跳转,则BHT对应地址的值加1
17
               BHT[IF\_ID\_pc[4:0]] \leftarrow BHT[IF\_ID\_pc[4:0]] + 1;
           else if( (PCSrc == 0) && (BHT[IF_ID_pc[4:0]] > 0) && (stall != 1) )
18
     //不跳转,减1
               \label{eq:bht_if_if_id_pc[4:0]} \text{ $<=$ BHT[if_id_pc[4:0]] - 1$;}
19
20
       end
    end
21
22
   //下一条PC的选择
23
24
    always@(*)begin
       if(error_should_branch == 1 && stall != 1) //之前的分支预测错误,本应该
25
    该跳转
26
           pc_r_next = IF_ID_pc + (imm_gen_out<<1);</pre>
       else if(error_should_not_branch == 1 && stall != 1) //之前的分支预测错
27
    误,本不应该跳转
28
           pc_r_next = If_ID_pc + 4;
29
       else if(JalrEn == 1) //Jalr
           pc_r_next = alu_ID_result;
30
31
       else if(instr[6:0] == 7'b1101111) //jal
32
            pc_r_next = pc_r +
    ({{12{instr[31]}},instr[31],instr[19:12],instr[20],instr[30:21]} << 1);
33
        else if(instr[6:0] == 7'b1100011)begin //IF阶段取出条件分支
           if(BHT[pc_r[4:0]][1] == 1) //BHT高位为1, 则预测跳转
34
35
               pc_r_next = pc_r +
    ({{20{instr[31]}},instr[31],instr[7],instr[30:25],instr[11:8]} << 1);
           else pc_r_next = pc_r + 4;  //高位为0, 预测不跳转
36
37
       end
38
       else pc_r_next = pc_r + 4;
                                         //其他情况, PC正常加4
    end
```

10. 指令扩展

```
//译码阶段,根据不同类型指令设置不同的控制信号值
 1
 2
    always@(IF_ID_instr)
 3
        begin
 4
        RegWrite=0;MemtoReg=0;MemRead=0;MemWrite=0;Branch=0;ALUSrc=0;AndMux=0;
 5
        ALUOp=1; JalrEn=0; JalEn=0; imm_gen_out=imm_i;
 6
        io_addr=0;io_rd=0;io_we=0;io_dout=0;Addr_Test=0;
 7
        int return = 0:
 8
        case(opcode)
 9
            7'b0110011:
                             //R type
10
                begin
11
                case({funct3,funct7})
                    10'b00000000000:ALUOp = 1;
12
                                                  //add
13
                     10'b0000100000:ALUOp = 0;
                                                  //sub
14
                    10'b0010000000:ALUOp = 6;
                                                  //s11
15
                    10'b10000000000:ALUOp = 4;
                                                  //xor
                    10'b1010000000:ALUOp = 5;
16
                                                  //srl
17
                    10'b1010100000:ALUOp = 7;
                                                  //sra
18
                     10'b1100000000:ALUOp = 3;
                                                  //or
19
                     10'b1110000000:ALUOp = 2;
                                                  //and
20
                    default:ALUOp = 0;
21
                endcase
22
                RegWrite=1;
23
                end
24
            7'b0000011:
                             //1b, 1w
25
                begin
                MemRead=1;
26
27
                case(funct3)
                     3'b000://1b
28
29
                         begin
30
                         imm_gen_out = imm_i;
                         ALUSrc = 1;
31
32
                         MemtoReg = 2;
33
                         RegWrite = 1;
34
                         end
35
                     3'b010://\lambda
36
                         begin
37
                         imm_gen_out = imm_i;
38
                         ALUSrc = 1;Addr_Test=1;
39
                         if(alu_ID_result>32'h1f20||alu_ID_result<32'h1f00)</pre>
40
                             begin
41
                             MemtoReg = 1;
42
                             RegWrite = 1;
43
                             end
44
                         else
                                 //read from I/O devices
45
                             begin
                             io_addr = alu_ID_result;//alu_result[7:0];使用ID阶段
46
    的alu结果作为地址读取外设,之前误用了EX阶段的alu
47
                             io\_rd = 1;
48
                             MemtoReg = 4;
49
                             RegWrite = 1;
50
```

```
51
                           end
 52
                  endcase
 53
                   end
              7'b0010011:
 54
 55
                  begin
                  {\sf case}(\mathsf{funct3})
 56
 57
                       3'b000://addi
 58
                           begin
 59
                           imm_gen_out = imm_i;
 60
                           ALUSrc = 1;
 61
                           RegWrite = 1;
 62
                           end
 63
                       3'b001://slli
 64
                           begin
                           imm_gen_out = {26'b0,imm_i[5:0]};
 65
 66
                           ALUSrc = 1;
 67
                           ALUOp = 6;
 68
                           RegWrite = 1;
 69
                       3'b100://xori
 70
                           begin
 71
 72
                           imm_gen_out = imm_i;
 73
                           ALUSrc = 1;
 74
                           ALUOp = 4;
 75
                           RegWrite = 1;
 76
                           end
                       3'b101://srli, srai
 77
 78
                           begin
 79
                           imm_gen_out = {26'b0,imm_i[5:0]};
 80
                           ALUSrc = 1;
                           ALUOp = funct7==7'b0000000 ? 3'h5 : 3'h7;
 81
 82
                           RegWrite = 1;
                           end
 83
 84
                       3'b110://ori
 85
                           begin
 86
                           imm_gen_out = imm_i;
 87
                           ALUSrc = 1;
 88
                           ALUOp = 3;
 89
                           RegWrite = 1;
 90
                           end
 91
                       3'b111://andi
 92
                           begin
 93
                           imm_gen_out = imm_i;
 94
                           ALUSrc = 1;
 95
                           ALUOp = 2;
 96
                           RegWrite = 1;
 97
                           end
                       default:;
 98
99
                  endcase
100
                  end
101
              7'b1100111:
102
                  if(funct3==3'b000)//jalr
103
                       begin
104
                       JalrEn = 1;
105
                       RegWrite = 1;
106
                       imm_gen_out = imm_i;
107
                       ALUSrc = 1;
108
                       end
```

```
109
                  else;
110
             7'b0100011:
                            //S type
111
                  begin
112
                  case(funct3)
113
                      3'b010://sw
114
                          begin
115
                          imm_gen_out = imm_s;
116
                          ALUSrc = 1;Addr_Test=1;
117
                          if(alu_ID_result>32'h1f20||alu_ID_result<32'h1f00)</pre>
118
                              MemWrite = 1;
119
                          else
120
                              begin
                              io_dout = alu_ID_in2_in;//可能有前递,所以此处改为
121
     alu_ID_in2
122
                              io_addr = alu_ID_result;//alu_result;之前误用了EX阶段
     的alu
123
                              io\_we = 1;
124
                              end
125
                          end
126
                      default:;
127
                  endcase
128
                  end
                            //SB type
129
             7'b1100011:
130
                 begin
131
                  case(funct3)
                      3'b000://beq
132
133
                          begin
134
                          imm_gen_out = imm_sb;
135
                          Branch = 1;
136
                          //ALUOp = 0;
137
                          AndMux = 0;
138
                          end
139
                      3'b001://bne
140
                          begin
141
                          imm_gen_out = imm_sb;
142
                          Branch = 1;
143
                          //ALUOp = 0;
144
                          AndMux = 3;
145
                          end
146
                      3'b100://blt
147
                          begin
148
                          imm_gen_out = imm_sb;
149
                          Branch = 1;
150
                          //ALUOp = 0;
151
                          AndMux = 1;
152
                          end
153
                      3'b101://bge
154
                          begin
155
                          imm_gen_out = imm_sb;
156
                          Branch = 1;
                          //ALUOp = 0;
157
158
                          AndMux = 4;
159
                          end
                      3'b110://bltu
160
161
                          begin
                          imm_gen_out = imm_sb;
162
163
                          Branch = 1;
164
                          //ALUOp = 0;
```

```
165
                         AndMux = 2;
166
                         end
167
                     3'b111://bgeu
168
                         begin
169
                         imm_gen_out = imm_sb;
170
                         Branch = 1;
171
                         //ALUOp = 0;
172
                         AndMux = 5;
173
                         end
174
                     default:;
175
                 endcase
176
                 end
177
             7'b0010111:
                             //auipc
178
                 begin
179
                 imm_gen_out = imm_u;
180
                 MemtoReg = 5;
181
                 RegWrite = 1;
182
                 end
183
             7'b1101111:
                            //jal
184
                 begin
185
                 //Branch = 1;
186
                 Jalen = 1;
187
                 //AndMux = 7;
188
                 imm_gen_out = imm_uj;
189
                 RegWrite = 1;
190
                 end
             7'b0110111:
191
                             //lui
192
                 begin
193
                 imm_gen_out = imm_u;
194
                 MemtoReg = 3;
195
                 RegWrite = 1;
196
                 end
197
             7'b1111111:
                           //ret 自定义指令,从中断处理程序返回
198
                 beain
199
                 int_return = 1;
200
                 end
201
             default:;
202
         endcase
203
         end
204
205
     //MemtoReg信号的作用
206
     always@(*)//写回寄存器信号选择
207
         begin
208
         if(MEM_WB_JalrEn==0&&MEM_WB_JalEn==0)//不是Jal或Jalr指令时
209
             case(MEM_WB_MemtoReg)
210
                 0: write_data = MEM_WB_alu_result;//算术指令
211
                 1: write_data = MEM_WB_read_data;//不涉及外设的lw指令
212
                 2: write_data =
     {{24{MEM_WB_read_data[7]}}, MEM_WB_read_data[7:0]};//lb
213
                 3: write_data = {MEM_WB_imm[30:11],12'b0};//lui
                 4: write_data = MEM_WB_io_din;//涉及外设的lw指令
214
215
                 5: write_data = MEM_WB_pc + (MEM_WB_imm<<1);//auipc
                 default: write_data = MEM_WB_alu_result;
216
217
             endcase
218
         else write_data = MEM_WB_pc + 4;//Jal或Jalr指令,将PC + 4写回对应寄存器
219
         end
220
221
     //AndMux信号作用
```

```
222
     always@(*)//根据分支指令种类选择ALU标志位
223
         begin
224
         case(AndMux)
225
             0:and_in = alu_ID_mark[0];
                                             //beq
             1:and_in = alu_ID_mark[1];
                                             //blt
226
             2:and_in = alu_ID_mark[2];
                                             //bltu
227
             3:and_in = \sim alu_ID_mark[0];
                                             //bne
228
229
             4:and_in = ~alu_ID_mark[1];
                                             //bge
             5:and_in = \sim alu_ID_mark[2];
230
                                             //bgeu
             6:and_in = 1'b0;
231
232
             default:and_in = 1'b1;
233
         endcase
234
         end
```


四、总结——分析 & 收获

1. 结果分析


上板结果

见展示视频吧

RTL电路图




综合后电路图



电路资源使用情况

如图所示:



与我们预估的结果相一致,因为所用的是例化出的分布式存储单元所以LUTRAM的使用率很高,并且其实原本我们的LUTRAM的使用率高达99%,后续对于图像信息的存储,以及共用图层的调用情况等做了一定的优化之后才将利用率从很危险的边界值降了下来。

2. 反思收获

1. debug方面

1. 有的时候会出现屏幕显示稳定性"不稳定"的情况。

我为了处理这个问题花费了很多的时间。各方查究得到的答案是和我们使用的是分布式存储单元有关。大致时由于在地址转换的的过程中组合逻辑复杂的乘法运算等使得主要线路的延时不能满足我们时序的要求。

在实验完成的过程中,我发现有的时候先把这个问题放一下或许是更好的选择。在对其它看上去和这个问题无关的部分进行修修补补,这里的显示问题就迎刃而解了。这或许和项目比较大以及 Vivado的一些特性有关,即其他模块的小的bug或者不合理之处,因为项目的体量大,小的干扰在 传递的过程中逐渐有一种"滚雪球"的效应,最终导致对项目的稳定性以及流畅性造成巨大的影响,导致一些功能的偶然失灵,只是因为显示模块最为直观,所以最明显的体现在了显示上而已。

并且我们认为所谓分布式存储单元容易导致花屏,并不是因为单元本身的设计问题,只是因为我们在使用的过程中不够注意自身的代码规范,以及一些优化问题,导致很多方面尤其是时序上存在很大的问题,比如很多仿真的波形图表面看起来正确,但是一旦运行综合过后的Timing Simulation,就会暴露出大量的问题;

- 2. 项目的创作上,其实前期的明确的分工与规划,一方面使得我们的工作相互独立,另一方面又使我们的对接变得非常顺利;这种合作形式也带来了debug上的便利,我们互相阅读代码时,因为足够陌生所以更容易发现出彼此的错误以及不足,也正是通过这种方式我们不断优化模块间以及运算中的体系结构,降低程序的时延等不利因素,使得debug进程还算顺利;
 - 3. 对lab5中设置的的debug信号进行扩展,增加需要检测的信号,如stall信号、IF_Flush信号、 前递信号等等,能更快地发现到底是部分代码出了问题,从而进行修改。在实验中,我们将 chk_addr为16′ h00xx时的debug输出扩展了,从原有的17个信号扩展到54个信号,几乎涵盖 了数据通路中的所有信号,这帮助我们在debug时迅速发现异常的信号,精准定位代码错误, 节省了很多时间

2. 分工合作方面

这一次实验是通过合作完成的,在合作的过程中我们有一些总结与思考。

- 1. 在分工合作的过程中,良好地定义模块的接口,并做好自己模块的封装,能够提升项目的开发速度。比如我们共同讨论,区分好CPU添加功能时的各部件关系,几乎所有的端口都有足够的区分谁负责,尽量把工作分开而不至于互相影响。这样,编写外部模块的成员和编写内部模块的成员能够互不干扰地推进工作。而且,在编写代码的过程中,通过相互交流,模块之间的交互关系会变得更加清晰准确,且对接进程十分顺利;
- 2. 在Debug过程中,互相讨论非常重要。一个模块的阅读者可以提供非常有价值的信息,让模块的编写者快速找到问题的所在,我们有保证开发历程中足够多的讨论等时间进行探讨和Debug等思路的沟通。
- 3. 合作过程中及时相互交流自己的进展非常重要,一方面能增加对实验总体进度有一个大致的把握, 另一方面也能互相督促,提升效率。

3. 其他方面

- 1. 手写了一个CPU的综合项目以后,感觉对于verilog(veribug)这门语言和CPU内部的执行原理有了更深入的认识,慢慢了解并接受了那些所谓的不合理之处,感觉对于这门语言的认识真正地上升了一个台阶,开始"由入门到实践";
- 2. **另:** 这次的项目也算是帮助我们认识到了自己的不足,因为在项目进行的过程中,我们有很多学习的历程,包括在网上求知。在这一过程中我们深刻认识到了现阶段我们学习能力还存在较大的欠缺,不能根据我们获取的资料快速掌握一些外设等的使用方式;毕竟网上获取的指导、以及

Nexys4的Refrence Menu都远远没有老师的PPT那么讲解细致,思路清晰,在这一点上我们还亟待提高。

五、代码讲解部分

1. background module

```
//即背景显示模块,为节省存储空间,我们采用了将一32*32的像素块循环显示铺满背景的方式,并且
   为显示效果而加上了x_offset和y_offset两组偏移量
   //其中x_offset为[0,31]内不断变化的,实现背景滚动的动态效果;
   // y_offset也为[0,31]内不断变化的,但是尚未启用,其实通过启用y并调整x_offset和
   y_offset的值可以控制倾斜的屏幕图像滚动并且可调整角度。
    `timescale 1ns / 1ps
 4
   module background(
 5
 6
       input clk,
       input rstn,
8
       input clk_ram,
9
       input bounce,
                     //bounce信号, 击毁病毒的抖屏 To Be Done
10
       input [9:0] vga_x,
11
       input [8:0] vga_y,
12
       output [11:0] color
13
       );
       wire [18:0] addr;
14
15
       wire [19:0] count;
16
       wire [23:0] count_y_offset;
       wire [4:0] x_offset;
17
18
       wire [9:0] addr_ram;
       wire [4:0] addr_x;
19
20
       wire [4:0] addr_x_m;
21
       wire [4:0] addr_y;
22
       wire [4:0] addr_y_m;
23
       reg [3:0] y_offset;
24
25
       initial begin
26
           y_offset = 0;
27
       end
28
29
30
       //地址的转换部分
31
       // assign addr = vga_x + 640 * vga_y;
32
33
       //addr_x, addr_y为将显示坐标vga_x,vga_y做mod 32操作,从而形成转换为32*32图像上
    的坐标值,可根据这组坐标算其显示地址
34
       assign addr_x = vga_x \% 32;
35
       assign addr_y = vga_y % 32;
36
37
       //addr_x_m, addr_y_m为添加完显示效果后的坐标值,也就是添加了x_offset和y_offset变
    量,并做了越界判断,使得可循环显示
38
       assign addr_x = ((addr_x + x_offset) >= 32)? (addr_x + x_offset
    - 32 ) : ( addr_x + x_offset );
       assign addr_y_m = ( (addr_y + y_offset ) >= 32 ) ? (addr_y + y_offset )
39
    - 32 ) : ( addr_y + y_offset );
40
```

```
41
       //计算考虑了显示效果后的我们传递给ram的地址值,取出图像信息
42
       assign addr_ram = ((addr_x_m + 32 * addr_y_m) >= 1024)? (addr_x_m
    + 32 * addr_y_m -1024) : ( addr_x_m + 32 * addr_y_m );
43
44
       //计数器做分频器,使得获得一个区间递增的count信号,上限为1000000
45
       counter #(20, 0, 1000000) frequency_divider_counter(.clk(clk),
    .rstn(rstn), .pe(1'b0), .ce(1'b1), .d(20'd0), .q(count));
46
47
       //y_offset的控制信号模块,同样是分频效果,具体参数因尚未启用此模块而尚待调试
48
       counter #(32, 0, 10000001) counter_y_offset(.clk(clk), .rstn(rstn),
    .pe(1'b0), .ce(1'b1), .d(32'd0), .q(count_y_offset));
49
50
       //接受count的信号,每次count值为1000000时使能置1,计数一次,即使x_offset增加一,
    32次为一个周期,正我们图层的水平像素数
51
        counter #(5, 0, 31) offset_counter(.clk(clk), .rstn(rstn), .pe(1'b0),
    .ce(count == 1000000), .d(5'd0), .q(x_offset));
52
53
       //例化存储模块,包含有显示.mem文件的信息
54
       \verb| sram #(.ADDR_width(10), .DATA_width(12), .DEPTH(1024), \\
    .MEMFILE("background.mem")) ram(
55
           .clk(clk_ram),
           .addr(addr_ram),
56
57
           .write_en(0),
58
           .data_in(0),
59
           .data_out(color)
60
       );
61
62
       //y_offset信号变换模块,参数因尚未启用此模块而尚待调试
63
       always @(posedge clk) begin
           if (bounce) begin
64
65
               y_offset <= 16;</pre>
66
           end
           else if (count_y_offset == 10000000 && y_offset > 0) begin
67
68
               y_offset <= y_offset - 1;</pre>
69
           end
70
       end
71
72
    endmodule
73
```

2. counter module

```
`timescale 1ns / 1ps
 1
 2
    //这是一个简单的DATA_WIDTH进制异步清零同步置数递增计数器
 3
    module counter #(
 4
        parameter DATA_WIDTH = 16, RST_VLU = 0, LIMIT = 1024
 5
        )(
 6
        input clk, rstn, pe, ce,
 7
        input [DATA_WIDTH-1:0] d,
 8
        output reg [DATA_WIDTH-1:0] q
 9
        );
10
        always @(posedge clk, negedge rstn) begin
11
12
            if (!rstn) q <= RST_VLU;</pre>
            else if (pe) q <= d;
13
```

3.DB module

```
1 // debounce模块就不过多赘述了,状态机的应用
   // 小的亮点在于我们的去抖动时的N1和后续递增时的N2两个常数是可以通过传参的形式传入的,不同
   的需求实现起来都很方便。
   `timescale 1ns / 1ps
4
   module debounce #(
5
       parameter N1 = 5000000, N2 = 900000
6
7
       input clk, rstn, x,
8
       output reg out
9
       );
       parameter S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;
10
11
12
       reg pe, ce, y, reg_1, reg_2;
13
       reg [1:0] cs, ns;
       reg [26:0] cnt;
14
15
16
       wire [24:0] q;
17
       wire eq;
18
       19
   pe, ce, 25'd0, q);
20
21
       assign eq = (q == N1);
22
23
       always @(posedge clk, negedge rstn) begin
24
           if (!rstn) cs <= S0;
25
           else cs <= ns;</pre>
26
       end
27
28
       always @* begin
29
           case (cs)
30
           s0: begin
31
              y = 0;
32
              pe = 1;
33
              ce = 0;
34
           end
35
           S1: begin
36
              y = 0;
37
              pe = 0;
38
              ce = 1;
39
           end
           S2: begin
40
41
              y = 1;
42
              pe = 1;
```

```
43
                  ce = 0;
44
              end
45
              S3: begin
                  y = 1;
46
47
                  pe = 0;
48
                  ce = 1;
49
              end
50
              endcase
51
         end
52
53
         always @* begin
54
             case (cs)
55
              SO: begin
56
                 if (x == 1'b1) ns = S1;
                  else ns = s0;
57
58
              end
59
              S1: begin
60
                  if (x == 1'b1 \&\& eq == 1) ns = S2;
61
                  else if (x == 1'b1) ns = S1;
62
                  else ns = s0;
63
              end
64
              S2: begin
65
                  if (x == 1'b0) ns = S3;
66
                  else ns = s2;
67
              end
              s3: begin
68
69
                  if (x == 1'b0 \&\& eq == 1) ns = S0;
70
                  else if (x == 1'b0) ns = S3;
71
                  else ns = s2;
72
              end
              endcase
73
74
         end
75
76
77
         always @(posedge clk) begin
78
              reg_1 \ll y;
79
              reg_2 <= reg_1;
80
         end
81
82
         always @(posedge clk, negedge rstn) begin
83
              if (!rstn) begin
84
                  out \ll 0;
85
                  cnt \ll 0;
86
              end
              else if (reg_2 == 1'b0) begin
87
88
                  out \ll 0;
89
                  cnt \ll 0;
90
              end
              else if (cnt == 0) begin
91
92
                  out \ll 1;
93
                  cnt <= 1;
94
              end
95
              else if (cnt == N2) begin
96
                  out \ll 1;
97
                  cnt <= 1;</pre>
98
              end
99
              else begin
100
                  out \ll 0;
```

4. PC module

```
// 一个简单的模块运用触发器,非门和与门使得有效信号控制在一个周期内
2
   module P(
3
       input s,
4
       input clk,
 5
       output y
 6
       );
 7
8
       wire w1,w2;
9
10
       D_ff D( .D( s ), .clk( clk ), .Q( w1 ) );
11
       not G1( w2, w1 );
12
       and G2(y, w2, s);
13
14
   endmodule
```

5. display_control_unit module

```
1 // DCU的显示模块,原理就不过多说明了
   // 我们的此例化此模块是分辨率640*480@60Hz的显示
   // 画布做了4:1的映射所以实际是160*120的
    `timescale 1ns / 1ps
4
 5
    module display_control_unit #(
        parameter HST = 800, HSW = 96, HBP = 48, HEN = 640, HFP = 16, VST = 525,
    VSW = 2, VBP = 33, VEN = 480, VFP = 10
7
       ) (
8
        input pclk, rstn,
9
        output wire hs, vs, display_en,
10
        output wire [9:0] vga_x,
11
       output wire [8:0] vga_y
12
       );
13
        wire [9:0] hcnt, vcnt;
14
        wire ce, hen, ven;
15
16
       assign ce = (hcnt == HEN + HFP - 1),
17
        hen = (hcnt \ll HEN - 1),
18
        ven = (vcnt \ll VEN - 1),
19
20
        // display_en信号
21
        display_en = hen && ven,
22
       hs = ((hcnt >= HEN + HFP) \&\& (hcnt < HEN + HFP + HSW)),
        VS = ((VCNT >= VEN + VFP) && (VCNT < VEN + VFP + VSW)),
23
24
25
        // 控制我们的显示边界
```

```
vga_x = (hcnt >= 640) ? 639 : hcnt,
vga_y = (vcnt >= 480) ? 479 : vcnt[8:0];
counter #(10, 0, HST - 1) horizontal_counter (.clk(pclk), .rstn(rstn),
.pe(1'b0), .ce(1'b1), .d(10'b0), .q(hcnt));
counter #(10, 0, VST - 1) vertical_counter (.clk(pclk), .rstn(rstn),
.pe(1'b0), .ce(ce), .d(10'b0), .q(vcnt));
endmodule
```

6. title1 module (title2与此原理一致)

```
// 显示中心的提示字样
1
2
    `timescale 1ns / 1ps
    module title1#(
        parameter POS_X = 159, POS_Y = 215
 4
 5
        )(
6
        input clk,
 7
        input clk_ram,
8
        input [9:0] vga_x,
9
        input [8:0] vga_y,
10
        output reg color_on,
11
        output [11:0] color
12
        );
13
        // 图样的高度和宽度常数
14
        localparam WIDTH = 320, HEIGHT = 36;
15
16
        reg [13:0] addr;
17
18
        //例化存储模块,包含有显示.mem文件的信息
        sram #(.ADDR_WIDTH(14), .DATA_WIDTH(12), .DEPTH(11520),
19
    .MEMFILE("mltitle.mem")) ram(
20
            .clk(clk_ram),
            .addr(addr),
21
22
            .write_en(0),
            .data_in(0),
23
24
            .data_out(color)
25
        );
26
27
        //显示部分,if为对图层显示位置的判断,当vga_x和vga_y扫到对应区域时有效
28
        always @(posedge clk) begin
29
            if ((vga_x >= POS_x) & (vga_x < (POS_x + WIDTH)) & (vga_y >= POS_y)
    & (vga_y < (POS_Y + HEIGHT))) begin
30
                addr = (vga_y - POS_Y) * 320 + vga_x - POS_X;
31
                color_on <= 1;</pre>
32
            end
33
            else
34
                color_on <= 0;
35
        end
36
    endmodule
37
38
```

7.keyboard module

```
1 // 键盘控制模块,识别传入的键盘数据信号
 2
   // 后续将在PDU内进行去抖动、取边沿,以及长按连续增加操作(间隔一段时间发送一脉冲信号)
    `timescale 1ns / 1ps
 3
    module keyboard(
4
 5
       input clk,
 6
       input data,
 7
       output [12:0] ctrl_bus //ctrl_bus for painter
 8
9
10
       // 记录传入的键盘数据信息,因传入做判断等有时序问题需要暂时存储
11
        reg [7:0] data_curr;
12
        reg [7:0] data_pre;
13
14
       // 记录每个信号的触发情况
15
        // direction
16
        reg keyU, keyW, keyA, keyS, keyD;
17
       // color
18
        reg keyJ, keyK, keyL;
19
        // input
20
        reg keyI, keyO, keyP;
21
       // exit
22
       reg keyQ;
23
       // draw
24
        reg keySp;
25
        reg [7:0] key_correct;
26
        reg [3:0] b;
27
        reg flag;
28
    parameter W = 8'h1d, A = 8'h1c, S = 8'h1b, D = 8'h23,
29
        Space = 8'h29, I = 8'h43, J = 8'h3b, K = 8'h42,
30
31
        L = 8'h4b, P = 8'h4d, Q = 8'h15, U = 8'h3c, O = 8'h44;
32
33
   initial begin
34
        b=4'h1;
35
        flag=1'b0;
36
        data_curr=8'h00;
37
        data_pre=8'h00;
38
    end
39
40
41
    always @(negedge ps2_clk)
42
     begin
43
       case(cnt)
44
         1: ;
45
          //第一字节为空
           2: ps2_data_curr[0] <= ps2_data; // 串行输入数据位2
46
           3: ps2_data_curr[1] <= ps2_data; // 串行输入数据位3
47
48
           4: ps2_data_curr[2]<=ps2_data; // 串行输入数据位4
           5: ps2_data_curr[3] <= ps2_data; // 串行输入数据位5
49
50
            6: ps2_data_curr[4] <= ps2_data; // 串行输入数据位6
           7: ps2_data_curr[5] <= ps2_data; // 串行输入数据位7
51
52
           8: ps2_data_curr[6] <= ps2_data; // 串行输入数据位8
53
           9: ps2_data_curr[7] <= ps2_data; // 串行输入数据位9
54
          10:
55
           flag<=1'b1; // P
```

```
56
            11:
 57
              flag<=1'b0; // 终值位
 58
          endcase
          // 记录-十一个数据为一组
 59
 60
          if( cnt <= 10 )
 61
            cnt <= cnt+1;</pre>
 62
          else if( cnt == 11 )
            cnt <= 1;</pre>
 63
 64
        end
 65
 66
     // 判断键盘数据的对应情况
 67
     always @(posedge flag) begin
 68
          if( data_curr==W || data_curr==S ||
 69
              data_curr==D || data_curr==Space || data_curr==I ||
              data_curr==J || data_curr==K || data_curr==L ||
 70
 71
              data_curr==P || data_curr==Q || data_curr==O ||
 72
              data_curr==U || data_curr==8'hf0 )
 73
              key_correct <= data_curr;</pre>
 74
          else
 75
              key_correct <= 8'h00;</pre>
 76
     end
 77
 78
     // 将键盘的数据输入情况转为并行输出的键盘按键使能信号情况
 79
     always@(negedge flag) begin
 80
          if(key_correct==8'h00) ;
          else begin
 81
 82
              if(data_pre == 8'hf0) begin
 83
                  case(key_correct)
 84
                       W: keyW <= 0;
 85
                       A: keyA <= 0;
 86
                       S: keyS<=0;</pre>
 87
                       D: keyD <= 0;
 88
                       space: keySp<=0;</pre>
 89
                       I: keyI<=0;</pre>
 90
                       J: keyJ<=0;
 91
                       K: keyK<=0;</pre>
 92
                       L: keyL<=0;
 93
                       P: keyP<=0;
 94
                       Q: keyQ \le 0;
 95
                       0: key0<=0;</pre>
 96
                       U: keyU<=0;
 97
                       default: ;
 98
                   endcase
99
              end
100
              else if(key_correct==8'hf0) ;
              else begin
101
102
                  case(key_correct)
103
                  W: keyW <= 1;
104
                  A: keyA<=1;
105
                  S: keyS<=1;</pre>
106
                  D: keyD<=1;</pre>
107
                  Space: keySp<=1;</pre>
108
                  I: keyI<=1;</pre>
109
                  J: keyJ<=1;
110
                  K: keyK<=1;</pre>
111
                  L: keyL<=1;
112
                  P: keyP<=1;
113
                  Q: keyQ <= 1;
```

```
114
                 0: key0<=1;
115
                 U: keyU<=1;
116
                  endcase
117
118
             data_pre <= key_correct;</pre>
119
         end
120
     end
121
122
     // 按键使能信号的并行输出
123
     assign ctrl_bus = { keyU, keyW, keyA, keyS, keyD, keyJ, keyK, keyL, keySp,
     keyI, keyO, keyP, keyQ };
124
125
     endmodule
```

8.counter module

```
`timescale 1ns / 1ps
 1
    //counter是一个可通过传参初始化的计数器模块
 2
 3
    module multi_purpose_counter #(
         parameter DATA_WIDTH = 16, RST_VLU = 0, DOWN_LIMIT = 0, UP_LIMIT = 1024,
 4
 5
        COUNT_TYPE = 0 //COUNT_TYPE为0时递减计数,其它情况下为递增计数
 6
        )(
 7
         input clk, rstn, pe, ce,
 8
         input [DATA_WIDTH-1:0] data,
 9
         output reg [DATA_WIDTH-1:0] count,
10
        output reg limit_flag
11
        );
12
         case (COUNT_TYPE)
13
             0: begin
14
                 always @(posedge clk) begin
15
                     if (!rstn) count <= RST_VLU;</pre>
                     else if (pe) count <= data;
16
17
                     else if (ce) begin
18
                          if (count == DOWN_LIMIT) begin
                              count <= UP_LIMIT;</pre>
19
20
                              limit_flag <= 1;</pre>
21
                          end
22
                          else count <= count - 1;</pre>
23
                     end
                 end
24
25
             end
26
             default: begin
27
                 always @(posedge clk) begin
28
                     if (!rstn) count <= RST_VLU;</pre>
                     else if (pe) count <= data;</pre>
29
30
                     else if (ce) begin
31
                          if (count == UP_LIMIT) begin
32
                              count <= DOWN_LIMIT;</pre>
33
                              limit_flag <= 1;</pre>
34
35
                          else count <= count + 1;</pre>
36
                      end
37
                 end
38
             end
39
         endcase
```

```
40 endmodule
41
```

9.counter module

```
1
    `timescale 1ns / 1ps
 2
    //模块multi_counter是模块counter的升级版本,具体来说,
    //就是将dowm_limit和up_limit作为输入直接传入整个模块
 4
    module multi_purpose_counter_no_parameter #(
 5
        parameter DATA_WIDTH = 16
 6
        )(
 7
        input clk,
 8
        input rstn,
 9
        input pe,
10
        input ce,
11
        input [DATA_WIDTH-1:0] rst_vlu,
12
        input [DATA_WIDTH-1:0] down_limit,
13
        input [DATA_WIDTH-1:0] up_limit,
14
        input [DATA_WIDTH-1:0] data,
15
        output reg [DATA_WIDTH-1:0] count,
16
        output reg limit_flag
17
        );
18
        always @(posedge clk) begin
19
            if (!rstn) count <= rst_vlu;</pre>
20
            else if (pe) count <= data;
21
            else if (ce) begin
22
                 if (count == up_limit) begin
23
                     count <= down_limit;</pre>
24
                     limit_flag <= 1;</pre>
25
                 end
26
                 else count <= count + 1;</pre>
27
            end
28
        end
29
    endmodule
30
```

10.sram module

```
// verilog代码例化存储器,以参数形式传入地址宽度、数据位宽、深度和mem文件名
1
 2
    `timescale 1ns / 1ps
 3
    module sram #(
 4
        parameter ADDR_WIDTH = 8, DATA_WIDTH = 8, DEPTH = 256, MEMFILE = ""
 5
       )(
6
       input wire clk,
 7
        input wire [ADDR_WIDTH-1:0] addr,
8
        input wire write_en,
9
        input wire [DATA_WIDTH-1:0] data_in,
10
       output reg [DATA_WIDTH-1:0] data_out
11
       );
12
13
        // 例化生成存储单元
14
        reg [DATA_WIDTH-1:0] memory_array[0:DEPTH-1];
```

```
15
16
        initial begin
17
            if (MEMFILE > 0)
18
            begin
                // 存储初始化信息--".mem文件信息"
19
                $display("Loading memory init file '" + MEMFILE + "' into
20
    array.");
21
                $readmemh(MEMFILE, memory_array);
22
            end
23
        end
24
25
        // 读时钟读取,因clk_ram的时钟为200MHz,其频率足够高,因此例化的sram可视为即时存取
    的存储器
26
        always @(posedge clk) begin
27
            if(write_en) begin
28
                memory_array[addr] <= data_in;</pre>
29
            end
30
            else begin
31
                data_out <= memory_array[addr];</pre>
32
            end
33
        end
34
    endmodule
35
36
```

11.audio_unit module

```
1
    `timescale 1ns / 1ns
2
 3
    module wave_generator(
4
        input wire clk,
 5
        input wire [15:0] freq,
6
        output reg signed [9:0] wave_out
7
    );
 8
        reg [5:0] i;
9
        reg signed [7:0] amplitude [0:63];
10
        reg [15:0] counter = 0;
11
12
        initial begin
13
            amplitude[0] = 0;
14
            amplitude[1] = 7;
15
            amplitude[2] = 13;
            amplitude[3] = 19;
16
17
            amplitude[4] = 25;
            amplitude[5] = 30;
18
19
            amplitude[6] = 35;
            amplitude[7] = 40;
20
            amplitude[8] = 45;
21
22
            amplitude[9] = 49;
23
            amplitude[10] = 52;
24
            amplitude[11] = 55;
            amplitude[12] = 58;
25
            amplitude[13] = 60;
26
27
            amplitude[14] = 62;
28
            amplitude[15] = 63;
```

```
29
             amplitude[16] = 63;
30
             amplitude[17] = 63;
31
             amplitude[18] = 62;
32
             amplitude[19] = 60;
33
             amplitude[20] = 58;
34
             amplitude[21] = 55;
35
             amplitude[22] = 52;
             amplitude[23] = 49;
36
37
             amplitude[24] = 45;
38
             amplitude[25] = 40;
39
             amplitude[26] = 35;
40
             amplitude[27] = 30;
41
             amplitude[28] = 25;
42
             amplitude[29] = 19;
             amplitude[30] = 13;
43
             amplitude[31] = 7;
44
45
             amplitude[32] = 0;
46
             amplitude[33] = -7;
47
             amplitude[34] = -13;
48
             amplitude[35] = -19;
49
             amplitude[36] = -25;
50
             amplitude[37] = -30;
51
             amplitude[38] = -35;
52
             amplitude[39] = -40;
53
             amplitude[40] = -45;
54
             amplitude[41] = -49;
55
             amplitude[42] = -52;
56
             amplitude[43] = -55;
57
             amplitude[44] = -58;
58
             amplitude[45] = -60;
             amplitude[46] = -62;
59
60
             amplitude[47] = -63;
61
             amplitude[48] = -63;
62
             amplitude[49] = -63;
63
             amplitude[50] = -62;
64
             amplitude[51] = -60;
65
             amplitude[52] = -58;
             amplitude[53] = -55;
66
             amplitude[54] = -52;
67
             amplitude[55] = -49;
68
69
             amplitude[56] = -45;
             amplitude[57] = -40;
70
             amplitude[58] = -35;
71
72
             amplitude[59] = -30;
73
             amplitude[60] = -25;
74
             amplitude[61] = -19;
75
             amplitude[62] = -13;
76
             amplitude[63] = -7;
77
        end
78
79
        always @ (posedge clk) begin
80
          if (freq == 0) wave_out <= 0;</pre>
          else if (counter == freq) begin
81
82
             counter <= 0;</pre>
83
             wave_out <= $signed(amplitude[i]);</pre>
84
             i <= i + 1;
85
             if (i == 63) i <= 0;
             else i <= i + 1;
86
```

```
87
            end
 88
            else counter <= counter + 1;</pre>
 89
 90
     endmodule
 91
 92
     module audio_output(
 93
       input wire clk,
 94
       output reg out
 95
     );
 96
         wire signed [9:0] ch[0:4];
 97
         wire signed [11:0] wave_sum;
 98
         wire [11:0] positive_wave_sum;
 99
         wire [15:0] freq_count [0:4];
100
         reg [9:0] PWM;
101
         reg [31:0] music_data [0:79];
102
         reg [31:0] music_data2 [0:79];
103
         reg [31:0] music_data3 [0:180];
104
         reg [31:0] play_counter;
105
         reg [15:0] note_counter = 0;
106
         reg [15:0] note_counter1 = 0;
         reg [31:0] note_data[0:1];
107
108
         reg [31:0] note_data2;
109
         wave_generator ch0(clk, freq_count[0], ch[0]);
110
         wave_generator ch1(clk, freq_count[1], ch[1]);
111
         wave_generator ch2(clk, freq_count[2], ch[2]);
112
         assign freq_count[0] = note_data[0][31:16];
         assign freq_count[1] = note_data[1][31:16];
113
114
         assign freq_count[2] = note_data2[31:16];
115
         assign wave_sum = ch[2] + ch[1] + ch[0];
116
         assign positive_wave_sum = wave_sum * 2 + 512;
117
         initial begin
118
         music_data[0] = 32'h0000010a;
119
         music_data[1] = 32'h1284010a;
120
         music_data[2] = 32'h1754010a;
121
122
          ..... // data list
123
124
         music_data3[162] = 32'h22f4018f;
         music_data3[163] = 32'h316e0085;
125
126
         music_data3[164] = 32'h2ea8031f;
127
128
         end
129
              parameter NOTES = 80;
130
              parameter BASS = 9'd165;
131
              parameter PLAY_DELAY = 100_000 - 1;
132
         always @ (posedge clk) begin
133
               if (play_counter == PLAY_DELAY) begin
134
                 play_counter <= 0;</pre>
135
                 if (note_data2[15:0] == 0) begin
136
                          if (note_counter1 == BASS | note_counter1 == 0) begin
137
                             note_counter1 <= 1;</pre>
138
                             note_data2 <= music_data3[0];</pre>
139
                             note_counter <= 1;</pre>
                             note_data[0] <= music_data[0];</pre>
140
141
                             note_data[1] <= music_data2[0];</pre>
142
                             end
143
                          else begin
144
                             note_counter1 <= note_counter1 + 1;</pre>
```

```
145
                               note_data2 <= music_data3[note_counter1];</pre>
146
                               end
147
                           end
148
                    else note_data2[15:0] <= note_data2[15:0] - 1;</pre>
                  if (note_data[0][15:0] == 0) begin
149
150
                       if (note_counter == 0) begin
151
                           note_counter <= 1;</pre>
                           note_data[0] <= music_data[0];</pre>
152
153
                           note_data[1] <= music_data2[0];</pre>
154
                       end
155
                       else if (note_counter < NOTES) begin
156
                           note_counter <= note_counter + 1;</pre>
157
                           note_data[0] <= music_data[note_counter];</pre>
158
                           note_data[1] <= music_data2[note_counter];</pre>
159
                       end
160
                  end
161
                    else note_data[0][15:0] <= note_data[0][15:0] - 1;</pre>
162
163
               else play_counter <= play_counter + 1;</pre>
164
               if (PWM < $unsigned(positive_wave_sum))</pre>
165
                   out <= 1;
166
               else
167
                   out \ll 0;
168
               PWM \leftarrow PWM + 1;
169
          end
170
      endmodule
```

12. 中断、动态分支预测、指令扩充

在之前的核心代码部分已经详细解释了, 此处不再赘述