## Université de Bretagne Occidentale

# MASTER 2 INFORMATIQUE DÉPARTEMENT INFORMATIQUE

2020/2021

Système On-Chip

## Détection de dépassement de temps d'exécution

Auteur: William PENSEC

Auteur: Timothé LANNUZEL

22 janvier 2021





## Sommaire

| I   | Introd | duction                      | . 2  |
|-----|--------|------------------------------|------|
| II  | Conce  | eption VHDL                  | . 2  |
|     | II.1   | Chronomètre                  | . 2  |
|     | II.2   | TestBench Chronomètre        | . 3  |
|     | II.3   | Moniteur de tâches           | . 4  |
|     | II.4   | TestBench Moniteur de tâches | . 4  |
| III | Résult | tats                         | . 5  |
|     | III.1  | Chronomètre                  | . 5  |
|     | III.2  | Moniteur de tâches           | . 5  |
| IV  | Contin | nuité du projet              | . 5  |
| V   | Code   |                              | . 6  |
|     | V.1    | Chronomètre                  | . 6  |
|     | V.2    | TestBench Chronomètre        | . 7  |
|     | V.3    | Moniteur de tâches           | . 9  |
|     | V.4    | TestBench Moniteur de tâches | . 12 |

## I Introduction

L'objectif de ce projet est de concevoir en VHDL un moniteur de temps d'exécution de tâches sur un processeur. En effet, sur un système temps réel, il est très important que les contraintes de temps soient respectées afin d'éviter tout problèmes. Le composant doit suivre l'exécution de chaques tâches et envoyer un signal d'interruption au processeur si l'une d'entre elles dépasse son échéance. La capacité maximale d'une tâche s'appelle le Worst Case Execution Time (WCET). En connaissant cette valeur, on sait si le processeur peut gérer le système ou s'il est nécessaire de le changer pour quelque chose de plus performant.

## II Conception VHDL

Le projet s'est découpé en plusieurs étapes qui ont été de créer d'abord les différents modules qui composent le système puis de créer les fichiers de tests (testbench) de ces modules. La seconde étape est de regrouper ces modules afin de créer une IP sous Vivado qui pourra être utilisée ailleurs. Cette IP sera composée du CPU, d'une mémoire, de compteurs et d'un composant permettant la communication avec le CPU par l'AXI.




FIGURE 1 – Architecture générale

### II.1 Chronomètre

L'image 2, à la page 3, représente le fonctionnement de manière schématique du module chronomètre-décompteur. Le code de cette partie est disponible dans l'archive ou sinon voir le code 1 à la page 6. Le chronomètre est lié à une horloge

sur front montant rising\_edge(clk). Cela permet de contrôler les opérations un front sur deux pour aller un peu plus lentement. Autrement, il y a un port de démarrage/arrêt du chronomètre startStop qui permet comme son nom l'indique de démarrer ou stopper le module; mais également un port afin de mettre en pause et de reprendre le timer suspendResume. Nous avons inclu un port de chargement load et de reset reset permettant de charger la valeur d'initialisation (valeur qui correspond à la durée du timer par exemple <10> périodes d'horloge) ou au contraire de mettre à 0 le timer de la tâche en cours.

Enfin, le dernier port qui est celui qui nous intéresse le plus est celui du wcet. Ce port est donc un tableau de 16 bits. C'est dans ce tableau que l'on va enregistrer la valeur du Worst Case Execution Time (WCET). C'est cette valeur qui sera chargée par le port load en mémoire et c'est cette valeur qui servira à décompter le temps avant d'envoyer si besoin l'interruption au processeur si le WCET arrive à 0 dans le timer.




FIGURE 2 – Bloc chronomètre

### II.2 TestBench Chronomètre

Le code du test bench est le code 2 à la page 7. Il s'articule de la manière suivante : tout d'abord comme d'habitude nous appellons le component à qui il fait référence, c'est à dire le chronomètre. Puis, on crée les signaux nécessaires pour assigner des valeurs aux ports du composant. Ensuite dans l'architecture comportementale du composant test, on affecte des valeurs aux signaux. Nous avons décidé de faire une horloge avec une période de 1 ns afin d'avoir quelque

chose de rapide. La valeur startStop\_ch est initialisée à 0 et passe à 1 après 5 ns c'est à dire que le chronomètre ne démarrera qu'après 5 ns d'exécution de programme, cette valeur a été mise seulement dans un but de test mais en soit doit être initialisée à 1 lors de la création du chronomètre. La valeur load\_ch correspondant au chargement du WCET en mémoire; il est initialisé à 1, c'est à dire qu'on charge en mémoire la donnée dès qu'elle est disponible puis on passe cette valeur à 0 car on désire arrêter la mise en mémoire de la valeur afin de passer à la décrémentation. La valeur du reset est laissé à 0 car nous n'en avons pas besoin du tout mais si on passe cette valeur à 1 alors la donnée est mise à 0 comme convenu! Enfin, la valeur du wcet\_ch est initialisée à 7.

Un exemple d'exécution est proposé à l'image 4 à la page 5. On distingue sur l'image toutes les étapes citées dans le paragraphe précédent.

### II.3 Moniteur de tâches




FIGURE 3 – Bloc représentant le moniteur de tâches

### II.4 TestBench Moniteur de tâches

## III Résultats

## III.1 Chronomètre




FIGURE 4 – Testbench chronomètre

## III.2 Moniteur de tâches

FIGURE 5 – Testbench moniteur de tâches

## IV Continuité du projet

## V Code

## V.1 Chronomètre

```
— Engineer: Timothé LANNUZEL & William PENSEC
2
   - Create Date: 03.01.2020 16:01:00
   — Module Name: chronometer - Behavioral
   — Project Name: Détection de dépassement de temps d'exécution
   - Revision: 1.2
8
9
10
   library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
11
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC STD.ALL;
13
   entity chronometer is
15
       generic (
16
           WIDTH : integer := 16
17
       );
18
19
       Port (
20
            clk : in std_logic;
21
            startStop : in std_logic;
22
            suspendResume : in std logic;
23
            load : in std_logic;
24
            reset : in std_logic;
25
            wcet: in std logic vector (WIDTH - 1 downto 0);
26
            cout : out std logic;
27
            cout_test : out std_logic_vector(WIDTH - 1 downto 0)
28
       );
^{29}
   end chronometer;
^{30}
31
   architecture Behavioral of chronometer is
32
       signal curr_value : std_logic_vector(WIDTH - 1 downto 0) := (
33
       others \implies '0';
34
       cout test <= curr value;</pre>
35
36
       compteur : process(clk)
       begin
38
            if rising_edge(clk) then
39
                if load = '1' then
40
41
                     curr value <= wcet;
                elsif reset = '1' then
42
```

```
curr_value <= (others => '0');
43
                 elsif\ startStop = '1' and suspendResume = '0' and
44
       unsigned (curr_value) /= 0 then - 1 start | 0 resume
                     curr_value <= std_logic_vector(unsigned(curr_value) -</pre>
45
        1);
                end if;
46
            end if;
48
        end process;
49
50
        test : process (curr value)
51
52
            if startStop = '1' and unsigned(curr value) = 0 then
53
                cout <= '1';
            else
55
                cout <= '0';
56
            end if;
57
            if reset = '1' then
58
                cout <= '0';
59
            elsif load = '1' then
60
                cout <= '0';
61
            end if;
62
        end process;
63
64
   end Behavioral;
65
```

Listing 1 – Chronomètre

## V.2 TestBench Chronomètre

```
— Engineer: Timothé LANNUZEL & William PENSEC
  -- Create Date: 05.01.2020 17:21:00
  — Module Name: chronometer tb — Behavioral
  — Project Name: Détection de dépassement de temps d'exécution
5
  - Revision: 1.0
6
   library IEEE;
10
   use IEEE.STD_LOGIC_1164.ALL;
11
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
   use IEEE.NUMERIC_STD.ALL;
13
14
   entity chronometer tb is
15
  -- Port ();
17 end chronometer tb;
```

```
18
   architecture Behavioral of chronometer_tb is
19
        component chronometer is
20
             generic (
21
                  WIDTH : integer := 16
22
             );
23
             Port (
                  clk : in std_logic;
25
                  startStop : in std_logic;
26
                  suspendResume : in std_logic;
^{27}
                  load : in std logic;
28
                  reset : in std logic;
29
                  wcet : in std_logic_vector(WIDTH - 1 downto 0);
30
                  cout : out std logic;
31
                  cout test : out std logic vector (WIDTH - 1 downto 0)
32
             );
33
        end component chronometer;
34
35
        constant WIDTH : integer := 16;
36
        signal clk ch : std logic := '0';
37
        signal startStop_ch : std_logic;
38
        signal suspendResume_ch : std_logic;
39
        signal load_ch : std_logic;
40
        {\tt signal \ reset\_ch : std\_logic;}
41
        signal wcet_ch : std_logic_vector(WIDTH - 1 downto 0);
42
        signal cout ch: std logic;
43
        signal cout test ch: std logic vector (WIDTH - 1 downto 0);
44
45
   begin
^{46}
        clk ch <= not clk ch after 1 ns;
47
        startStop\_ch <= \ \ '0\ ', \ \ '1\ ' \ \ after \ 5 \ ns\,;
48
        suspendResume_ch <= '0'; — always active
49
        load_ch <= '1', '0' after 4 ns; — 0 to stop data's loading
50
        reset ch <= '0'; -- never reseted
51
        wcet_ch <= std_logic_vector(to_unsigned(7, 16));</pre>
52
53
        iut : entity work.chronometer(Behavioral)
54
        Port map (
             \label{eq:clk_clk} \operatorname{clk} \ = > \ \operatorname{clk} \, \underline{\ } \operatorname{ch} \; ,
56
             startStop => startStop_ch,
57
             suspendResume => suspendResume ch,
58
             load \Rightarrow load ch,
59
             reset \Rightarrow reset ch,
60
             wcet => wcet_ch,
61
             cout => cout ch,
62
             cout_test => cout_test_ch
63
        );
64
   end Behavioral;
65
```

Listing 2 – TestBench chronomètre

#### V.3 Moniteur de tâches

```
— Engineer: Timothé LANNUZEL & William PENSEC
  - Create Date: 10.12.2020 16:22:12
  - Module Name: taskMonitor - Behavioral
  - Project Name: Détection de dépassement de temps d'exécution
  - Revision: 1.2
8
9
   library IEEE;
10
   use IEEE.STD_LOGIC_1164.ALL;
11
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC_STD.ALL;
13
14
   entity taskMonitor is
15
       Port (
16
           clk in : in std logic;
17
           reset_in : in std_logic;
18
19
           id_task : in std_logic_vector(3 downto 0);
20
           wcet_task : in std_logic_vector(15 downto 0);
21
           mess_task : in std_logic_vector(3 downto 0);
22
23
           counter interupt : out std_logic;
24
           counter_interupt_test: out std_logic_vector(16 - 1 downto 0)
25
       );
26
   end taskMonitor;
27
28
   architecture Behavioral of taskMonitor is
29
31
                        —Signal —
32
33
       ---signaux pour les chronos
34
       signal sigstartStop : std_logic_vector(3 downto 0);
35
       signal sigsuspendResume : std_logic_vector(3 downto 0);
36
       signal sigload : std_logic_vector(3 downto 0);
37
       type register array is array ( 3 downto 0 ) of std logic vector(
      15 downto 0);
       signal sigtaskwcet : register_array;
39
40
```

```
signal curChrono: std_logic_vector(3 downto 0) := (others => '0')
41
       ; - pour connaître sur quel chrono on est
       signal interrupt_timer : std_logic_vector(3 downto 0);
42
43
       signal curcounter interupt test : register array;
44
       signal currTaskId : integer :=0;
45
       signal sigReset : std logic vector(3 downto 0);
47
48
                    -----Components-----
^{49}
50
       component chronometer
51
            generic (
52
                WIDTH : integer := 16
53
54
            Port
55
                clk : in std_logic;
56
                startStop : in std_logic;
57
                suspendResume : in std logic;
58
                load : in std logic;
59
                reset : in std_logic;
60
                wcet : in std_logic_vector(WIDTH - 1 downto 0);
61
                cout : out std_logic;
62
                cout_test : out std_logic_vector(WIDTH - 1 downto 0)
63
            );
64
       end component;
65
66
   begin
67
68
                        ----Port map
70
       generate_chrono : for i in 0 to 3 generate
71
            instChrono : entity work.chronometer(Behavioral)
72
                port map(
73
                    clk \implies clk_in,
74
                    startStop => sigstartStop(i),
75
                    suspendResume => sigsuspendResume(i),
76
                    load => sigload(i),
                    reset => sigReset(i)
78
                    wcet => sigtaskwcet(i),
79
                    cout => interrupt_timer(i),
80
                    cout test \Rightarrow curcounter interupt test(i)
81
82
                );
83
       end generate;
85
       tache : process (clk in)
86
       begin
87
                  ---Changement du WCET
88
```

```
if reset_in = '1' then
89
                  loop1 : for i in 0 to 3 LOOP
90
                           sigstartStop(i) <= '0';
                                                           --STOP
91
                           sigload(i) \ll '0';
92
                           sigsuspendResume(i) <= '0';
93
                           sigReset(i) <= '1';
94
                  END LOOP loop1;
             else
96
                  case conv integer ( mess task ) is
                                                                     --Changement
97
        de message
                       when 0 \Rightarrow
98
                           sigstartStop(currTaskId) <= '0';
                                                                      --STOP
99
                           sigload (currTaskId) <= '0';
100
                           sigsuspendResume(currTaskId) <= '0';
101
102
                           sigReset (currTaskId) <= '0';
                       when 1 \Rightarrow
103
                           sigstartStop(currTaskId) <= '1';
                                                                     --START
104
                           sigload (currTaskId) <= '0';
105
                       when 2 \Rightarrow
106
                           sigtaskwcet (currTaskId) <= wcet task;
107
                           sigload (currTaskId) <= '1';
                                                                      --LOAD
108
                       when 3 \Rightarrow
109
                           sigsuspendResume(currTaskId) <= '1';--SUSPEND
110
                       when 4 \Rightarrow
111
                           sigsuspendResume(currTaskId) <= '0';—RESUME
112
                       when 5 \Rightarrow
113
                           sigReset (currTaskId) <= '1';
                                                                      --RESET
114
                           sigstartStop(currTaskId) <= '0';
115
                           sigload (currTaskId) <= '0';
116
                           sigsuspendResume(currTaskId) <= '0';
117
                       when others =>
118
                           —ne rien faire
119
                  end case;
120
             end if;
1\,2\,1
             if reset in = '1' then
122
                   counter interupt <= '0';</pre>
123
             elsif interrupt timer(currTaskId) = '1' then
124
                  counter interupt <= '1';</pre>
125
             else
126
                  counter interupt <= '0';</pre>
127
128
             end if;
             counter interupt test <= curcounter interupt test (currTaskId)
129
         end process;
130
131
         tache2 : process(id task)
132
         begin
133
             currTaskId <= to integer (unsigned(id task));</pre>
134
135
```

```
end process;
end Behavioral;
```

Listing 3 – Moniteur de tâches

### V.4 TestBench Moniteur de tâches

```
1
  — Engineer: Timothé LANNUZEL & William PENSEC
  -- Create Date: 19.01.2021 12:09:40
   -- Module Name: taskMonitor tb - Behavioral
   - Project Name: Détection de dépassement de temps d'exécution
5
  - Revision: 1.2
8
9
   library IEEE;
10
   use IEEE.STD_LOGIC_1164.ALL;
11
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
12
   use IEEE.NUMERIC_STD.ALL;
13
14
   entity taskMonitor tb is
15
   -- Port ();
16
   end taskMonitor tb;
17
18
   architecture Behavioral of taskMonitor tb is
19
       component taskMonitor is
20
           Port (
21
                clk_in : in std_logic;
22
                reset in : in std logic;
23
24
                id task : in std logic vector (3 downto 0);
25
                wcet task : in std logic vector (15 downto 0);
                mess task : in std logic vector (3 downto 0);
27
28
                counter_interupt : out std_logic;
29
                counter interupt test: out std logic vector (15 downto 0)
30
31
           );
32
       end component taskMonitor;
33
       signal clk : std_logic := '0';
35
       signal reset : std_logic;
36
       signal id : std_logic_vector(3 downto 0);
37
       signal weet: std logic vector (15 downto 0);
38
       signal message: std logic vector(3 downto 0);
39
```

```
signal compteur : std_logic;
40
        signal compteur_test: std_logic_vector(15 downto 0);
41
42
   begin
43
        clk <= not clk after 1 ns:
44
        reset <= '0', '1' after 29 ns;
45
                 std logic vector (to unsigned (0,4)),
       tache 0
                 std logic vector(to unsigned(1,4)) after 6 ns,
47
       tache 1
                 std logic vector(to unsigned(0,4)) after 11 ns;
48
       tache 0
49
       wcet <= std logic vector(to unsigned(3, 16)),</pre>
50
       tache 0: 3
                 std logic vector (to unsigned (5, 16)) after 7 ns;
51
       tache 1: 5
52
                     std logic vector (to unsigned (0,4)),
       message \le =
53
       stop
                     std logic vector (to unsigned (2,4)) after 2 ns,
54
       load
                     std logic vector (to unsigned (1,4)) after 3 ns,
55
       start
                     std logic vector (to unsigned (3,4)) after 5 ns,
56
       suspend
                     std logic vector (to unsigned (0,4)) after 7 ns,
57
       stop
                     std logic vector (to unsigned (2,4)) after 8 ns,
58
       load
                     std logic vector (to unsigned (1,4)) after 9 ns,
59
       start
                     std logic vector (to unsigned (3,4)) after 11 ns, —
60
       suspend
                     std_logic_vector(to_unsigned(4,4)) after 13 ns; —
61
       resume
62
        iut : entity work.taskMonitor(Behavioral)
        Port map(
64
            clk in \Rightarrow clk,
65
66
            reset in => reset,
            id task \Rightarrow id,
67
            wcet task \implies wcet,
68
            mess_task => message,
69
            counter_interupt => compteur,
70
            counter interupt test =>compteur test
71
        );
72
73
   end Behavioral;
```

| William    | PENSEC | & Timothá | LANNUZEI |
|------------|--------|-----------|----------|
| vviiiiaiii |        |           |          |

Listing 4 – TestBench moniteur de tâches