Université de Bretagne Occidentale

MASTER 2 INFORMATIQUE DÉPARTEMENT INFORMATIQUE

2020/2021

Système On-Chip

Détection de dépassement de temps d'exécution

Auteur: William PENSEC

Auteur: Timothé LANNUZEL

22 janvier 2021





Sommaire

I	Introd	luction	2
II	Conception VHDL		2
	II.1	Chronomètre	3
	II.2	TestBench Chronomètre	3
	II.3	Moniteur de tâches	4
	II.4	TestBench Moniteur de tâches	5
III	Résult	tats	5
	III.1	Chronomètre	5
	III.2	Moniteur de tâches	6
IV	Contin	nuité du projet	7
V	Code		7
	V.1	Chronomètre	7
	V.2	TestBench Chronomètre	9
	V.3	Moniteur de tâches	10
	V.4	TestBench Moniteur de tâches	14

I Introduction

L'objectif de ce projet est de concevoir en VHDL un moniteur de temps d'exécution de tâches sur un processeur. En effet, sur un système temps réel, il est très important que les contraintes de temps soient respectées afin d'éviter tout problèmes. Le composant doit suivre l'exécution de chaques tâches et envoyer un signal d'interruption au processeur si l'une d'entre elles dépasse son échéance. La capacité maximale d'une tâche s'appelle le Worst Case Execution Time (WCET). En connaissant cette valeur, on sait si le processeur peut gérer le système ou s'il est nécessaire de le changer pour quelque chose de plus performant.

Afin de simplifier les simulations, nous avons fixé des deadlines de telle manière à ce que tout soit fini en 30 ns maximum lors de la simulation sur Vivado.

II Conception VHDL

Le projet s'est découpé en plusieurs étapes qui ont été de créer d'abord les différents modules qui composent le système puis de créer les fichiers de tests (testbench) de ces modules. La seconde étape est de regrouper ces modules afin de créer une IP sous Vivado qui pourra être utilisée ailleurs. Cette IP sera composée, comme on peut le voir sur l'image 1, du CPU, d'une mémoire, de compteurs (module chronomètre) et d'un composant permettant la communication avec le CPU par l'AXI.




FIGURE 1 – Architecture générale

II.1 Chronomètre

L'image 2, à la page 3, représente le fonctionnement de manière schématique du module chronomètre-décompteur. Le code de cette partie est disponible dans l'archive ou sinon voir le code 1 à la page 8. Le chronomètre est lié à une horloge sur front montant rising_edge(clk). Cela permet de contrôler les opérations un front sur deux pour aller un peu plus lentement. Autrement, il y a un port de démarrage/arrêt du chronomètre startStop qui permet comme son nom l'indique de démarrer ou stopper le module; mais également un port afin de mettre en pause et de reprendre le timer suspendResume. Nous avons inclu un port de chargement load et de reset reset permettant de charger la valeur d'initialisation (valeur qui correspond à la durée du timer par exemple <10> périodes d'horloge) ou au contraire de mettre à 0 le timer de la tâche en cours.

Enfin, le dernier port qui est celui qui nous intéresse le plus est celui du wcet. Ce port est donc un tableau de 16 bits. C'est dans ce tableau que l'on va enregistrer la valeur du Worst Case Execution Time (WCET). C'est cette valeur qui sera chargée par le port load en mémoire et c'est cette valeur qui servira à décompter le temps avant d'envoyer si besoin l'interruption au processeur si le WCET arrive à 0 dans le timer.




FIGURE 2 – Bloc chronomètre

II.2 TestBench Chronomètre

Le code du test bench est le code 2 à la page 9. Il s'articule de la manière suivante : tout d'abord comme d'habitude nous appellons le component à qui il

fait référence, c'est à dire le chronomètre. Puis, on crée les signaux nécessaires pour assigner des valeurs aux ports du composant. Ensuite dans l'architecture comportementale du composant test, on affecte des valeurs aux signaux. Nous avons décidé de faire une horloge avec une période de 1 ns afin d'avoir quelque chose de rapide. La valeur startStop_ch est initialisée à 0 et passe à 1 après 5 ns c'est à dire que le chronomètre ne démarrera qu'après 5 ns d'exécution de programme, cette valeur a été mise seulement dans un but de test mais en soit doit être initialisée à 1 lors de la création du chronomètre. La valeur load_ch correspondant au chargement du WCET en mémoire; il est initialisé à 1, c'est à dire qu'on charge en mémoire la donnée dès qu'elle est disponible puis on passe cette valeur à 0 car on désire arrêter la mise en mémoire de la valeur afin de passer à la décrémentation. La valeur du reset est laissé à 0 car nous n'en avons pas besoin du tout mais si on passe cette valeur à 1 alors la donnée est mise à 0 comme convenu! Enfin, la valeur du wcet_ch est initialisée à 7.

Un exemple d'exécution est proposé à l'image 4 à la page 6. On distingue sur l'image toutes les étapes citées dans le paragraphe précédent.

II.3 Moniteur de tâches

Le moniteur de tâches, comme on peut voir sur l'image 3 à la page 5, possède 1 port de sortie et 5 ports d'entrées. Comme sur le chronomètre, il y a l'horloge et le reset. Le port id_task correspond à l'ID sur 4 bits de la tâche en cours, par exemple, si id_task = 0001 alors ça veut dire que la tâche en train de s'exécuter est la tâche 1. Le port mess_task correspond au message d'exécution, il peut prendre des valeurs entre 0 et 5. Le détail des valeurs possible est :

- **0**: 'stop'
- **1**: 'start'
- 2 : 'load'
- 3: 'suspend'
- 4: 'resume'
- **5**: 'reset'

Le port wcet_task correspond à la donnée de temps maximal d'exécution qui doit ensuite être décrémenté lors de l'exécution de la tâche par le module chronomètre. Enfin, le port de sortie counter_interupt est à 0 tout le temps et doit rester à 0 car s'il passe à 1 cela veut dire qu'une tâche à dépasser son temps d'exécution et donc un signal d'interruption doit être envoyé au processeur!




FIGURE 3 – Bloc représentant le moniteur de tâches

II.4 TestBench Moniteur de tâches

Le testbench du moniteur de tâches sert juste à simuler le programme en créant 2 tâches (la tâche 0 et la tâche 1) et en les exécutant en regardant si le chronomètre arrive à 0 ou non. L'image 5 à la page 7 permet de voir que les 2 tâches que l'on a exécuté s'exécutent bien et que la tâche 0 ne se termine pas alors que la tâche 1 est fini en une période d'horloge.

La tâche 0 ne respecte pas son WCET car la valeur de compteur_test arrive à 0 au bout de 18 ns, le signal d'interruption est bien envoyé aussi car la variable compteur passe bien à 1 lorsque le chronomètre arrive à 0.

Les tâches sont contrôlées avec la variable message qui change de valeur de temps en temps pour tester un cas possible d'exécution.

III Résultats

III.1 Chronomètre

Comme on peut voir sur cette image, le signal clk_ch correspondant à l'horloge du CPU oscille chaque nanoseconde.

Dans l'ordre du temps, tout d'abord à 0 ns on a en mémoire le weet de la

tâche, cette valeur est initialisée dans la variable de sortie test 'cout_test_ch' à 1 ns qui correspond au front montant de l'horloge. Après 4 ns, le load_ch passe à 0 ce qui permet d'arrêter la mise en mémoire du wcet en continu, si cette variable était resté à 1 le chronomètre ne se serait jamais lancé. La variable startStop lance l'exécution du module à 5 ns et le décompte commence aussitôt sur la sortie. Enfin, au bout de 17 ns, on voit que la variable cout_ch passe à 1 ce qui signifique que le chronomètre est arrivé à 0 et qu'il est nécessaire au module supérieur de lancer le signal d'interruption au processeur.

Nous avons ajouté un port de sortie cout_test_ch qui permet de lire les résultats plus simplement.




FIGURE 4 – Testbench chronomètre

III.2 Moniteur de tâches

L'image suivante correspond à l'exécution du composant taskMonitor avec 2 tâches en entrée possédant respectivement un WCET de 3 et de 5.

L'ordre d'exécution par rapport au temps est tout d'abord le message est à 0 donc l'état de la tâche 0 comme indiqué avec l'ID à 0 est sur stop, à 1 ns (période de l'horloge), le WCET de la tâche 0 est initialisé à 0 car l'instruction de chargement 'load' n'a pas été reçu. Cette instruction arrivera au bout de 2 ns. Le troisième message reçu est le 'start' à 3 ns mais le programme ne commencera qu'au tick suivant c'est à dire 4 ns. Le décompte commence donc de 3 puis passe à 2 avant d'être stoppé à 7 ns pour laisser la main à la tâche 1 qui s'exécute de 10 ns à 12 ns et puis la tâche 0 reprend jusqu'à arriver à 0 au bout de 17 ns et donc d'envoyer

le signal d'interruption immédiatement au processeur. Nous pouvons voir que la tâche 0 reprend bien à 2 et non pas au départ donc on a bien une sauvegarde de la valeur et un chargement correct sans le reset.

Nous avons ajouté un port de sortie compteur_test qui prend la valeur de cout_test_ch qui permet de lire les résultats de la tâche courante plus simplement.




FIGURE 5 – Testbench moniteur de tâches

IV Continuité du projet

La première étape serait de réaliser l'IP sur Vivado avec les branchements AXI et ensuite de générer le block design complet

La deuxième étape serait de générer le fichier 'wrapper' dont le rôle est de connecter les Entrées/Sorties sur les broches physiques du FPGA.

La troisième étape serait de lancer la synthèse et implémentation du programme Vivado, créer le bitstream.

Enfin, la dernière étape serait la réalisation d'un programme en C dans le but d'interfacer ce même programme et le code VHDL afin de générer les tâches et envoyer ces id, messages et autres données au code moniteur de tâches puis au chronomètre. Et enfin, exécuter le code sur un FPGA afin de tester son bon fonctionnement.

V Code

V.1 Chronomètre

```
— Engineer: Timothé LANNUZEL & William PENSEC
2
   - Create Date: 03.01.2020 16:01:00
   — Module Name: chronometer - Behavioral
   — Project Name: Détection de dépassement de temps d'exécution
   - Revision: 1.2
8
9
   library IEEE;
10
   use IEEE.STD LOGIC 1164.ALL;
11
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC_STD.ALL;
13
14
   entity chronometer is
15
       generic (
16
           WIDTH : integer := 16
17
       );
18
19
       Port (
20
            clk : in std_logic;
21
            startStop : in std_logic;
22
            suspendResume : in std_logic;
23
            load : in std_logic;
24
            reset : in std logic;
25
            wcet: in std logic vector (WIDTH - 1 downto 0);
26
            cout : out std logic;
27
            cout test : out std logic vector (WIDTH - 1 downto 0)
2.8
       );
29
   end chronometer;
30
31
   architecture Behavioral of chronometer is
32
       signal curr_value : std_logic_vector(WIDTH - 1 downto 0) := (
33
       others \Rightarrow '0');
34
       cout test <= curr value;</pre>
35
       compteur : process(clk)
       begin
38
            if rising_edge(clk) then
39
                if load = '1' then
40
                    curr value <= wcet;
41
                elsif reset = '1' then
42
                    curr_value \ll (others \implies '0');
43
                elsif startStop = '1' and suspendResume = '0' and
       unsigned (curr value) /= 0 then — 1 start | 0 resume
                    curr value <= std logic vector(unsigned(curr value) -
45
        1);
```

```
end if;
46
            end if;
47
48
        end process;
49
50
        test : process(curr value)
51
        begin
            if startStop = '1' and unsigned(curr_value) = 0 then
53
                 cout <= '1';
54
            else
55
                 cout <= '0';
^{56}
            end if;
57
            if reset = '1' then
58
                 cout <= '0';
             elsif load = '1', then
60
                 cout <= '0';
61
            end if;
62
        end process;
63
64
   end Behavioral;
65
```

Listing 1 – Chronomètre

V.2 TestBench Chronomètre

```
— Engineer: Timothé LANNUZEL & William PENSEC
  -- Create Date: 05.01.2020 17:21:00
3
  — Module Name: chronometer_tb - Behavioral
  -- Project Name: Détection de dépassement de temps d'exécution
  -- Revision: 1.0
8
   library IEEE;
10
   use IEEE.STD_LOGIC_1164.ALL;
1.1
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC STD.ALL;
13
14
   entity chronometer_tb is
15
  — Port ();
16
   end chronometer_tb;
17
18
   architecture Behavioral of chronometer tb is
19
       component chronometer is
20
           generic (
21
               WIDTH : integer := 16
22
```

```
);
23
            Port (
24
                clk : in std_logic;
25
                startStop : in std logic;
26
                suspendResume : in std logic;
27
                load : in std logic;
                 reset : in std logic;
                wcet : in std_logic_vector(WIDTH - 1 downto 0);
30
                cout : out std_logic;
31
                cout test : out std logic vector (WIDTH - 1 downto 0)
^{32}
            );
33
       end component chronometer;
34
35
       constant WIDTH : integer := 16;
36
       signal clk_ch : std_logic := '0';
37
       signal startStop_ch : std_logic;
38
       signal suspendResume_ch : std_logic;
39
       signal load_ch : std_logic;
40
       signal reset ch : std logic;
41
       signal wcet_ch : std_logic_vector(WIDTH - 1 downto 0);
42
       signal cout_ch : std_logic;
43
       signal cout_test_ch : std_logic_vector(WIDTH - 1 downto 0);
44
45
   begin
46
       clk ch <= not clk ch after 1 ns;
47
       startStop\_ch \le 0', '1' after 5 ns;
48
       suspendResume ch <= '0'; — always active
49
       load ch <= '1', '0' after 4 ns; -- 0 to stop data's loading
50
       reset ch <= '0'; — never reseted
51
       wcet ch <= std logic vector(to unsigned(7, 16));
52
53
       iut : entity work.chronometer(Behavioral)
54
55
       Port map
            clk \Rightarrow clk ch,
56
            startStop => startStop ch,
57
            suspendResume => suspendResume ch,
58
            load => load ch,
59
            reset => reset ch,
            wcet => wcet ch,
61
            {\tt cout} \implies {\tt cout\_ch} \,,
62
63
            cout_test => cout_test_ch
64
   end Behavioral;
65
```

Listing 2 – TestBench chronomètre

V.3 Moniteur de tâches

```
1
  — Engineer: Timothé LANNUZEL & William PENSEC
2
  -- Create Date: 10.12.2020 16:22:12
  — Module Name: taskMonitor - Behavioral
  — Project Name: Détection de dépassement de temps d'exécution
  - Revision: 1.2
8
9
   library IEEE;
10
   use IEEE.STD LOGIC 1164.ALL;
11
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC_STD.ALL;
13
14
   entity taskMonitor is
15
       Port (
16
           clk in : in std logic;
17
           reset in : in std logic;
18
19
           id task: in std logic vector (3 downto 0);
20
           wcet_task : in std_logic_vector(15 downto 0);
21
           mess_task : in std_logic_vector(3 downto 0);
22
23
           counter_interupt : out std_logic;
24
           counter interupt test: out std logic vector (16 - 1 downto 0)
25
26
   end taskMonitor;
27
2.8
   architecture Behavioral of taskMonitor is
29
30
31
                -----Signal-----
32
33
       --signaux pour les chronos
34
       signal sigstartStop : std logic vector(3 downto 0);
35
       signal sigsuspendResume : std logic vector(3 downto 0);
36
       {\tt signal \ sigload : \ std\_logic\_vector (3 \ downto \ 0);}
37
       type register array is array ( 3 downto 0 ) of std logic vector(
      15 downto 0);
       signal sigtaskwcet : register_array;
39
40
       signal curChrono: std logic vector(3 downto 0) := (others => '0')
41
       ; - pour connaître sur quel chrono on est
       signal interrupt_timer : std_logic_vector(3 downto 0);
42
43
       signal curcounter_interupt_test : register array;
44
       signal currTaskId : integer :=0;
45
       signal sigReset : std logic vector(3 downto 0);
46
```

```
47
48
                        -Components—
49
50
        component chronometer
51
            generic (
52
                WIDTH : integer := 16
54
            Port (
55
                 clk : in std_logic;
^{56}
                startStop: in std logic;
57
                suspendResume : in std_logic;
58
                load : in std_logic;
59
                 reset : in std logic;
60
                 wcet: in std logic vector (WIDTH - 1 downto 0);
61
                cout : out std_logic;
62
                cout_test : out std_logic_vector(WIDTH - 1 downto 0)
63
            );
64
        end component;
65
66
   begin
67
                           ----Port map-
69
70
        generate chrono: for i in 0 to 3 generate
71
            instChrono : entity work.chronometer(Behavioral)
72
                 port map(
73
                     clk \implies clk_in,
74
                     startStop \Rightarrow sigstartStop(i),
75
                     suspendResume => sigsuspendResume(i),
76
                     load => sigload(i),
77
                     reset => sigReset(i),
78
                     wcet => sigtaskwcet(i),
79
                     cout => interrupt timer(i),
80
                     cout_test => curcounter_interupt_test(i)
81
82
                );
83
        end generate;
85
        tache: process(clk in)
86
        begin
87
                  ---Changement du WCET
88
            if reset in = '1' then
89
                loop1 : for i in 0 to 3 LOOP
90
                         sigstartStop(i) \ll '0';
                                                        --STOP
91
                         sigload(i) \ll '0';
92
                         sigsuspendResume(i) <= '0';
93
                          sigReset(i) \ll '1';
94
                END LOOP loop1;
95
```

```
else
96
                  case conv_integer ( mess_task ) is
                                                                     ---Changement
97
        de message
                      when 0 \Rightarrow
98
                           sigstartStop(currTaskId) <= '0';
                                                                     --STOP
99
                           sigload (currTaskId) <= '0';
100
                           sigsuspendResume(currTaskId) <= '0';
101
                           sigReset (currTaskId) <= '0';
102
                      when 1 \Rightarrow
103
                           sigstartStop(currTaskId) <= '1';
                                                                     --START
104
                           sigload (currTaskId) <= '0';
105
106
                           sigtaskwcet(currTaskId) <= wcet_task;
107
                           sigload (currTaskId) <= '1';
108
109
                      when 3 \Rightarrow
                           sigsuspendResume(currTaskId) <= '1';—SUSPEND
110
                      when 4 \Rightarrow
111
                           sigsuspendResume(currTaskId) <= '0';—RESUME
112
                      when 5 \Rightarrow
113
                           sigReset (currTaskId) <= '1';
                                                                     --RESET
114
                           sigstartStop(currTaskId) <= '0';
115
                           sigload (currTaskId) <= '0';
116
                           sigsuspendResume(currTaskId) <= '0';
117
                      when others =>
118
                           --ne rien faire
119
                  end case;
120
             end if;
121
             if reset in = '1' then
122
                   counter interupt <= '0';</pre>
123
             elsif interrupt timer(currTaskId) = '1' then
124
                  counter interupt <= '1';
125
             else
126
                  counter_interupt <= '0';</pre>
127
128
             counter interupt test <= curcounter interupt test (currTaskId)
129
        end process;
130
131
        tache2 : process(id task)
132
        begin
133
             currTaskId <= to\_integer (unsigned(id\_task));
134
135
        end process;
136
137
    end Behavioral;
138
```

Listing 3 – Moniteur de tâches

V.4 TestBench Moniteur de tâches

```
1
  — Engineer: Timothé LANNUZEL & William PENSEC
  - Create Date: 19.01.2021 12:09:40
3
  — Module Name: taskMonitor_tb - Behavioral
  - Project Name: Détection de dépassement de temps d'exécution
  - Revision: 1.2
7
8
9
10
   library IEEE;
   use IEEE.STD LOGIC 1164.ALL;
11
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC STD.ALL;
13
14
   entity taskMonitor tb is
15
   -- Port ();
16
   end taskMonitor tb;
17
18
   architecture Behavioral of taskMonitor tb is
19
       component taskMonitor is
20
21
           Port (
                clk in : in std logic;
22
                reset in : in std logic;
23
24
                id task: in std logic vector (3 downto 0);
25
                wcet_task : in std_logic_vector(15 downto 0);
26
                mess_task : in std_logic_vector(3 downto 0);
27
28
                counter interupt : out std logic;
29
                counter_interupt_test: out std_logic vector(15 downto 0)
30
31
           );
32
       end component taskMonitor;
33
34
       signal clk: std logic:= '0';
35
       signal reset : std logic;
       signal id : std logic vector (3 downto 0);
37
       signal wcet : std_logic_vector(15 downto 0);
38
       signal message : std_logic_vector(3 downto 0);
39
       signal compteur : std_logic;
40
       signal compteur_test: std_logic_vector(15 downto 0);
41
42
   begin
43
       clk <= not clk after 1 ns;
44
       reset <= '0', '1' after 29 ns;
45
```

```
id \le =
                 std logic vector (to unsigned (0,4)),
46
       tache 0
                 std_logic_vector(to_unsigned(1,4)) after 6 ns ,
47
       tache 1
                 std logic vector (to unsigned (0,4)) after 11 ns;
48
       tache 0
49
        wcet \le std_logic_vector(to_unsigned(3, 16)),
50
       tache 0: 3
                 std logic vector (to unsigned (5, 16)) after 7 ns;
51
       tache 1: 5
52
       message <=
                     std logic vector (to unsigned (0,4)),
53
       stop
                     std logic vector (to unsigned (2,4)) after 2 ns,
54
       load
                     std logic vector (to unsigned (1,4)) after 3 ns,
55
       start
                     std logic vector (to unsigned (3,4)) after 5 ns,
56
       suspend
                     std logic vector (to unsigned (0,4)) after 7 ns,
57
       stop
                     std logic vector (to unsigned (2,4)) after 8 ns,
58
       load
                     std logic vector (to unsigned (1,4)) after 9 ns,
59
       start
                     std logic vector (to unsigned (3,4)) after 11 ns, —
60
       suspend
                     std logic vector(to unsigned(4,4)) after 13 ns; —
61
       resume
62
        iut : entity work.taskMonitor(Behavioral)
63
        Port map (
64
            clk in \Rightarrow clk,
65
            reset in => reset,
66
            id task \Rightarrow id,
67
            wcet task => wcet,
68
            mess task => message,
69
            counter_interupt => compteur,
70
            counter interupt test =>compteur test
71
        );
72
73
   end Behavioral;
74
```

Listing 4 – TestBench moniteur de tâches