Université de Bretagne Occidentale

MASTER 2 INFORMATIQUE DÉPARTEMENT INFORMATIQUE

2020/2021

Système On-Chip

Détection de dépassement de temps d'exécution

Auteur: William PENSEC

Auteur: Timothé LANNUZEL

22 janvier 2021





Sommaire

I	Introduction		. 2	
II	Conception VHDL			. 2
	II.1	Chronomètre		. 2
	II.2	TestBench Chronomètre		. 3
	II.3	Moniteur de tâches		. 4
	II.4	TestBench Moniteur de tâches		. 4
III	Résultats		. 4	
	III.1	Chronomètre		. 4
IV	Code			. 4
	IV.1	Chronomètre		. 4
	IV.2	TestBench Chronomètre		. 6
	IV.3	Moniteur de tâches		. 8
	IV.4	TestBench Moniteur de tâches		. 8
V	Continuité du projet			. 8

I Introduction

L'objectif de ce projet est de concevoir en VHDL un moniteur de temps d'exécution de tâches sur un processeur. En effet, sur un système temps réel, il est très important que les contraintes de temps soient respectées afin d'éviter tout problèmes. Le composant doit suivre l'exécution de chaques tâches et envoyer un signal d'interruption au processeur si l'une d'entre elles dépasse son échéance. La capacité maximale d'une tâche s'appelle le Worst Case Execution Time (WCET). En connaissant cette valeur, on sait si le processeur peut gérer le système ou s'il est nécessaire de le changer pour quelque chose de plus performant.

II Conception VHDL

Le projet s'est découpé en plusieurs étapes qui ont été de créer d'abord les différents modules qui composent le système puis de créer les fichiers de tests (testbench) de ces modules. La seconde étape est de regrouper ces modules afin de créer une IP sous Vivado qui pourra être utilisée ailleurs. Cette IP sera composée du CPU, d'une mémoire, de compteurs et d'un composant permettant la communication avec le CPU par l'AXI.




FIGURE 1 – Architecture générale

II.1 Chronomètre

L'image 2, à la page 3, représente le fonctionnement de manière schématique du module chronomètre-décompteur. Le code de cette partie est disponible dans l'archive ou sinon voir le code 1 à la page 5. Le chronomètre est lié à une horloge sur front montant rising_edge(clk). Cela permet de contrôler les opérations un front sur deux pour aller un peu plus lentement. Autrement, il y a un port de démarrage/arrêt du chronomètre startStop qui permet comme son nom l'indique de démarrer ou stopper le module; mais également un port afin de mettre en pause et de reprendre le timer suspendResume. Nous avons inclu un port de chargement load et de reset reset permettant de charger la valeur d'initialisation (valeur qui correspond à la durée du timer par exemple <10> périodes d'horloge) ou au contraire de mettre à 0 le timer de la tâche en cours.

Enfin, le dernier port qui est celui qui nous intéresse le plus est celui du wcet. Ce port est donc un tableau de 16 bits. C'est dans ce tableau que l'on va enregistrer la valeur du Worst Case Execution Time (WCET). C'est cette valeur qui sera chargée par le port load en mémoire et c'est cette valeur qui servira à décompter le temps avant d'envoyer si besoin l'interruption au processeur si le WCET arrive à 0 dans le timer.




FIGURE 2 – Bloc chronomètre

II.2 TestBench Chronomètre

Le code du test bench est le code 2 à la page 6. Il s'articule de la manière suivante : tout d'abord comme d'habitude nous appellons le component à qui il fait référence, c'est à dire le chronomètre. Puis, on crée les signaux nécessaires pour assigner des valeurs aux ports du composant. Ensuite dans l'architecture comportementale du composant test, on affecte des valeurs aux signaux. Nous avons décidé de faire une horloge avec une période de 1 ns afin d'avoir quelque chose de rapide. La valeur startStop_ch est initialisée à 0 et passe à 1 après 5 ns c'est à dire que le chronomètre ne démarrera qu'après 5 ns d'exécution de programme, cette valeur a été mise seulement dans un but de test mais en soit doit être initialisée à 1 lors de la création du chronomètre. La valeur load_ch correspondant au chargement du WCET en mémoire; il est initialisé à 1, c'est à dire qu'on charge en mémoire la donnée dès qu'elle est disponible puis on passe cette valeur à 0 car on désire arrêter la mise en mémoire de la valeur afin de passer à la décrémentation. La valeur du reset est laissé à 0 car nous n'en avons pas

besoin du tout mais si on passe cette valeur à 1 alors la donnée est mise à 0 comme convenu! Enfin, la valeur du wcet_ch est initialisée à 7.

II.3 Moniteur de tâches

II.4 TestBench Moniteur de tâches

III Résultats

III.1 Chronomètre




FIGURE 3 – Testbench Chronomètre

IV Code

IV.1 Chronomètre

```
— Engineer: Timothé LANNUZEL & William PENSEC
2
   - Create Date: 03.01.2020 16:01:00
   — Module Name: chronometer - Behavioral
   — Project Name: Détection de dépassement de temps d'exécution
   - Revision: 1.0
8
9
   library IEEE;
10
   use IEEE.STD LOGIC 1164.ALL;
11
   use IEEE.STD LOGIC UNSIGNED.ALL;
12
   use IEEE.NUMERIC_STD.ALL;
13
14
   entity chronometer is
15
       generic (
16
           WIDTH : integer := 16
17
       );
18
19
       Port (
20
            clk : in std_logic;
21
            startStop : in std_logic;
22
            suspendResume : in std_logic;
23
            load : in std_logic;
24
            reset : in std logic;
25
            wcet: in std logic vector (WIDTH - 1 downto 0);
26
            cout : out std logic;
27
            cout test : out std logic vector (WIDTH - 1 downto 0)
2.8
       );
29
   end chronometer;
30
31
   architecture Behavioral of chronometer is
32
       signal curr_value : std_logic_vector(WIDTH - 1 downto 0) := (
33
       others \Rightarrow '0');
34
       cout test <= curr value;</pre>
35
       compteur : process(clk)
       begin
38
            if rising_edge(clk) then
39
                if load = '1' then
40
                    curr value <= wcet;
41
                elsif reset = '1' then
42
                    curr_value \ll (others \implies '0');
43
                elsif startStop = '1' and suspendResume = '0' and
       unsigned (curr value) /= 0 then — 1 start | 0 resume
                    curr value <= std logic vector(unsigned(curr value) -
45
        1);
```

```
end if;
46
            end if;
47
48
        end process;
49
50
        test : process(curr value)
51
        begin
            if startStop = '1' and unsigned(curr value) = 0 then
53
                 cout <= '1';
54
            else
55
                 cout <= '0';
^{56}
            end if;
57
            if reset = '1' then
58
                 cout <= '0';
            elsif load = '1', then
60
                 cout <= '0';
61
            end if;
62
        end process;
63
  end Behavioral;
65
```

Listing 1 – Chronomètre

IV.2 TestBench Chronomètre

```
2 — Engineer: Timothé LANNUZEL & William PENSEC
{\scriptstyle 3} \hspace{0.1in} -\!\hspace{0.1in} Create \hspace{0.1in} Date \colon \hspace{0.1in} 05.01.2020 \hspace{0.1in} 17\!:\!21\!:\!00
   -- Module Name: chronometer tb - Behavioral
5 — Project Name: Détection de dépassement de temps d'exécution
_{6} --- Revision: 1.0
8
   library IEEE;
10
   use IEEE.STD LOGIC 1164.ALL;
11
   use IEEE.STD_LOGIC_UNSIGNED.ALL;
12
    use IEEE.NUMERIC_STD.ALL;
13
14
   entity chronometer tb is
15
   — Port ();
16
   end chronometer tb;
17
18
```

```
architecture Behavioral of chronometer tb is
19
       component chronometer is
20
            generic (
21
                WIDTH: integer := 16
22
            );
23
            Port (
24
                 clk : in std logic;
                startStop : in std_logic;
26
                suspendResume : in std_logic;
27
                load : in std_logic;
28
                 reset : in std logic;
29
                wcet: in std logic vector (WIDTH -1 downto 0);
30
                cout : out std_logic;
31
                cout test : out std logic vector (WIDTH - 1 downto 0)
32
33
            );
       end component chronometer;
34
35
       constant WIDTH : integer := 16;
36
       signal clk_ch : std_logic := '0';
37
       signal startStop ch : std logic;
38
       signal suspendResume_ch : std_logic;
39
       signal load_ch : std_logic;
40
       signal reset_ch : std_logic;
41
       signal wcet_ch : std_logic_vector(WIDTH - 1 downto 0);
42
       signal cout_ch : std_logic;
43
       signal\ cout\_test\_ch\ :\ std\_logic\_vector(WIDTH-1\ downto\ 0);
44
45
   begin
46
       clk ch <= not clk ch after 1 ns;
47
       48
       suspendResume_ch <= '0'; — always active
49
       load_ch <= '1', '0' after 4 ns; -- 0 to stop data's loading</pre>
50
       reset_ch <= '0'; -- never reseted</pre>
51
       weet ch \le std logic vector(to unsigned(7, 16));
52
53
       iut : entity work.chronometer (Behavioral)
54
       Port map (
55
            clk \Rightarrow clk ch,
            startStop => startStop ch,
57
            suspendResume => suspendResume ch,
58
            load \Rightarrow load ch,
59
            reset \Rightarrow reset ch,
60
            wcet => wcet ch,
61
            {\tt cout} \implies {\tt cout\_ch} \,,
62
            cout_test => cout_test_ch
63
       );
   end Behavioral;
65
```

Listing 2 – TestBench Chronomètre

- IV.3 Moniteur de tâches
- IV.4 TestBench Moniteur de tâches
- V Continuité du projet