

UNIVERSITÉ DE BRETAGNE OCCIDENTALE

MASTER 2 INFORMATIQUE
DÉPARTEMENT INFORMATIQUE

2020/2021

SYSTÈME ON-CHIP

Détection de dépassement de temps d'exécution

Auteur :
William PENSEC

Auteur :
Timothé LANNUZEL

22 janvier 2021



Sommaire

I	Introduction	2
II	Conception VHDL	2
	II.1 Chronomètre	2
	II.2 TestBench Chronomètre	3
	II.3 Moniteur de tâches	4
	II.4 TestBench Moniteur de tâches	4
III	Résultats	4
	III.1 Chronomètre	4
IV	Code	4
	IV.1 Chronomètre	4
	IV.2 TestBench Chronomètre	6
	IV.3 Moniteur de tâches	8
	IV.4 TestBench Moniteur de tâches	8
V	Continuité du projet	8

I Introduction

L'objectif de ce projet est de concevoir en VHDL un moniteur de temps d'exécution de tâches sur un processeur. En effet, sur un système temps réel, il est très important que les contraintes de temps soient respectées afin d'éviter tout problèmes. Le composant doit suivre l'exécution de chaque tâches et envoyer un signal d'interruption au processeur si l'une d'entre elles dépasse son échéance. La capacité maximale d'une tâche s'appelle le Worst Case Execution Time (WCET). En connaissant cette valeur, on sait si le processeur peut gérer le système ou s'il est nécessaire de le changer pour quelque chose de plus performant.

II Conception VHDL

Le projet s'est découpé en plusieurs étapes qui ont été de créer d'abord les différents modules qui composent le système puis de créer les fichiers de tests (testbench) de ces modules. La seconde étape est de regrouper ces modules afin de créer une IP sous Vivado qui pourra être utilisée ailleurs. Cette IP sera composée du CPU, d'une mémoire, de compteurs et d'un composant permettant la communication avec le CPU par l'AXI.




FIGURE 1 – Architecture générale

II.1 Chronomètre

L'image 2, à la page 3, représente le fonctionnement de manière schématique du module chronomètre-décompteur. Le code de cette partie est disponible dans l'archive ou sinon voir le code 1 à la page 5. Le chronomètre est lié à une horloge sur front montant `rising_edge(clk)`. Cela permet de contrôler les opérations un front sur deux pour aller un peu plus lentement. Autrement, il y a un port de démarrage/arrêt du chronomètre `startStop` qui permet comme son nom l'indique de démarrer ou stopper le module ; mais également un port afin de mettre en pause et de reprendre le timer `suspendResume`. Nous avons inclus un port de chargement `load` et de reset `reset` permettant de charger la valeur d'initialisation (valeur qui correspond à la durée du timer par exemple `<10>` périodes d'horloge) ou au contraire de mettre à 0 le timer de la tâche en cours.

Enfin, le dernier port qui est celui qui nous int  resse le plus est celui du `wcet`. Ce port est donc un tableau de 16 bits. C'est dans ce tableau que l'on va enregistrer la valeur du `Worst Case Execution Time (WCET)`. C'est cette valeur qui sera charg  e par le port `load` en m  moire et c'est cette valeur qui servira    d  compter le temps avant d'envoyer si besoin l'interruption au processeur si le `WCET` arrive    0 dans le timer.




FIGURE 2 – Bloc chronom  tre

II.2 TestBench Chronom  tre

Le code du test bench est le code 2    la page 6. Il s'articule de la mani  re suivante : tout d'abord comme d'habitude nous appelons le composant    qui il fait r  f  rence, c'est    dire le chronom  tre. Puis, on cr  e les signaux n  cessaires pour assigner des valeurs aux ports du composant. Ensuite dans l'architecture comportementale du composant test, on affecte des valeurs aux signaux. Nous avons d  cid   de faire une horloge avec une p  riode de 1 ns afin d'avoir quelque chose de rapide. La valeur `startStop_ch` est initialis  e    0 et passe    1 apr  s 5 ns c'est    dire que le chronom  tre ne d  marrera qu'apr  s 5 ns d'ex  cution de programme, cette valeur a   t   mise seulement dans un but de test mais en soit doit   tre initialis  e    1 lors de la cr  ation du chronom  tre. La valeur `load_ch` correspondant au chargement du `WCET` en m  moire ; il est initialis      1, c'est    dire qu'on charge en m  moire la donn  e d  s qu'elle est disponible puis on passe cette valeur    0 car on d  sire arr  ter la mise en m  moire de la valeur afin de passer    la d  cr  mentation. La valeur du `reset` est laiss      0 car nous n'en avons pas

besoin du tout mais si on passe cette valeur    1 alors la donn  e est mise    0 comme convenu ! Enfin, la valeur du `wcet_ch` est initialis  e    7.

II.3 Moniteur de t  ches

II.4 TestBench Moniteur de t  ches

III R  sultats

III.1 Chronom  tre




FIGURE 3 – Testbench Chronom  tre

IV Code

IV.1 Chronom  tre

```

1
2  — Engineer: Timoth  LANNUZEL & William PENSEC
3  — Create Date: 03.01.2020 16:01:00
4  — Module Name: chronometer — Behavioral
5  — Project Name: D tection de d passement de temps d'ex cution
6  — Revision: 1.0
7
8
9
10 library IEEE;
11 use IEEE.STD_LOGIC_1164.ALL;
12 use IEEE.STD_LOGIC_UNSIGNED.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity chronometer is
16     generic(
17         WIDTH : integer := 16
18     );
19
20     Port (
21         clk : in std_logic;
22         startStop : in std_logic;
23         suspendResume : in std_logic;
24         load : in std_logic;
25         reset : in std_logic;
26         wcet : in std_logic_vector(WIDTH - 1 downto 0);
27         cout : out std_logic;
28         cout_test : out std_logic_vector(WIDTH - 1 downto 0)
29     );
30 end chronometer;
31
32 architecture Behavioral of chronometer is
33     signal curr_value : std_logic_vector(WIDTH - 1 downto 0) := (
34         others => '0');
35 begin
36     cout_test <= curr_value;
37
38     compteur : process(clk)
39     begin
40         if rising_edge(clk) then
41             if load = '1' then
42                 curr_value <= wcet;
43             elsif reset = '1' then
44                 curr_value <= (others => '0');
45             elsif startStop = '1' and suspendResume = '0' and
46                 unsigned(curr_value) /= 0 then — 1 start | 0 resume
47                 curr_value <= std_logic_vector(unsigned(curr_value) -
48                 1);

```

```
46         end if;
47     end if;
48
49 end process;
50
51 test : process(curr_value)
52 begin
53     if startStop = '1' and unsigned(curr_value) = 0 then
54         cout <= '1';
55     else
56         cout <= '0';
57     end if;
58     if reset = '1' then
59         cout <= '0';
60     elsif load = '1' then
61         cout <= '0';
62     end if;
63 end process;
64
65 end Behavioral;
```

Listing 1 – Chronomètre

IV.2 TestBench Chronomètre

```
1  —————
2  — Engineer: Timothé LANNUZEL & William PENSEC
3  — Create Date: 05.01.2020 17:21:00
4  — Module Name: chronometer_tb – Behavioral
5  — Project Name: Détection de dépassement de temps d'exécution
6  — Revision: 1.0
7  —————
8
9
10 library IEEE;
11 use IEEE.STD_LOGIC_1164.ALL;
12 use IEEE.STD_LOGIC_UNSIGNED.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity chronometer_tb is
16 — Port ( );
17 end chronometer_tb;
18
```

```

19 architecture Behavioral of chronometer_tb is
20     component chronometer is
21         generic(
22             WIDTH : integer := 16
23         );
24         Port(
25             clk : in std_logic;
26             startStop : in std_logic;
27             suspendResume : in std_logic;
28             load : in std_logic;
29             reset : in std_logic;
30             wcet : in std_logic_vector(WIDTH - 1 downto 0);
31             cout : out std_logic;
32             cout_test : out std_logic_vector(WIDTH - 1 downto 0)
33         );
34     end component chronometer;
35
36     constant WIDTH : integer := 16;
37     signal clk_ch : std_logic := '0';
38     signal startStop_ch : std_logic;
39     signal suspendResume_ch : std_logic;
40     signal load_ch : std_logic;
41     signal reset_ch : std_logic;
42     signal wcet_ch : std_logic_vector(WIDTH - 1 downto 0);
43     signal cout_ch : std_logic;
44     signal cout_test_ch : std_logic_vector(WIDTH - 1 downto 0);
45
46     begin
47         clk_ch <= not clk_ch after 1 ns;
48         startStop_ch <= '0', '1' after 5 ns;
49         suspendResume_ch <= '0'; -- always active
50         load_ch <= '1', '0' after 4 ns; -- 0 to stop data's loading
51         reset_ch <= '0'; -- never reseted
52         wcet_ch <= std_logic_vector(to_unsigned(7, 16));
53
54         iut : entity work.chronometer(Behavioral)
55         Port map(
56             clk => clk_ch,
57             startStop => startStop_ch,
58             suspendResume => suspendResume_ch,
59             load => load_ch,
60             reset => reset_ch,
61             wcet => wcet_ch,
62             cout => cout_ch,
63             cout_test => cout_test_ch
64         );
65     end Behavioral;

```

Listing 2 – TestBench Chronom  tre

IV.3 Moniteur de tâches

IV.4 TestBench Moniteur de tâches

V Continuité du projet