

UNIVERSITÉ DE BRETAGNE OCCIDENTALE

MASTER 2 INFORMATIQUE
DÉPARTEMENT INFORMATIQUE

2020/2021

SYSTÈME ON-CHIP

Détection de dépassement de temps d'exécution

Auteur :
William PENSEC

Auteur :
Timothé LANNUZEL

22 janvier 2021



Sommaire

I	Introduction	2
II	Conception VHDL	2
	II.1 Chronomètre	3
	II.2 TestBench Chronomètre	3
	II.3 Moniteur de tâches	4
	II.4 TestBench Moniteur de tâches	5
III	Résultats	5
	III.1 Chronomètre	5
	III.2 Moniteur de tâches	6
IV	Continuité du projet	7
V	Code	7
	V.1 Chronomètre	7
	V.2 TestBench Chronomètre	9
	V.3 Moniteur de tâches	10
	V.4 TestBench Moniteur de tâches	14

I Introduction

L'objectif de ce projet est de concevoir en VHDL un moniteur de temps d'ex  cution de t  ches sur un processeur. En effet, sur un syst  me temps r  el, il est tr  s important que les contraintes de temps soient respect  es afin d'  viter tout probl  mes. Le composant doit suivre l'ex  cution de chaques t  ches et envoyer un signal d'interruption au processeur si l'une d'entre elles d  passe son   ch  ance. La capacit   maximale d'une t  che s'appelle le Worst Case Execution Time (WCET). En connaissant cette valeur, on sait si le processeur peut g  rer le syst  me ou s'il est n  cessaire de le changer pour quelque chose de plus performant.

Afin de simplifier les simulations, nous avons fix   des deadlines de telle mani  re    ce que tout soit fini en 30 ns maximum lors de la simulation sur Vivado.

II Conception VHDL

Le projet s'est d  coup   en plusieurs   tapes qui ont   t   de cr  er d'abord les diff  rents modules qui composent le syst  me puis de cr  er les fichiers de tests (testbench) de ces modules. La seconde   tape est de regrouper ces modules afin de cr  er une IP sous Vivado qui pourra   tre utilis  e ailleurs. Cette IP sera compos  e, comme on peut le voir sur l'image 1, du CPU, d'une m  moire, de compteurs (module chronom  tre) et d'un composant permettant la communication avec le CPU par l'AXI.




FIGURE 1 – Architecture g  n  rale

II.1 Chronom  tre

L'image 2,    la page 3, repr  sente le fonctionnement de mani  re sch  matique du module chronom  tre-d  compteur. Le code de cette partie est disponible dans l'archive ou sinon voir le code 1    la page 8. Le chronom  tre est li      une horloge sur front montant `rising_edge(clk)`. Cela permet de contr  ler les op  rations un front sur deux pour aller un peu plus lentement. Autrement, il y a un port de d  marrage/arr  t du chronom  tre `startStop` qui permet comme son nom l'indique de d  marrer ou stopper le module ; mais   galement un port afin de mettre en pause et de reprendre le timer `suspendResume`. Nous avons inclu un port de chargement `load` et de reset `reset` permettant de charger la valeur d'initialisation (valeur qui correspond    la dur  e du timer par exemple `<10>` p  riodes d'horloge) ou au contraire de mettre    0 le timer de la t  che en cours.

Enfin, le dernier port qui est celui qui nous int  resse le plus est celui du `wcet`. Ce port est donc un tableau de 16 bits. C'est dans ce tableau que l'on va enregistrer la valeur du **Worst Case Execution Time (WCET)**. C'est cette valeur qui sera charg  e par le port `load` en m  moire et c'est cette valeur qui servira    d  compter le temps avant d'envoyer si besoin l'interruption au processeur si le **WCET** arrive    0 dans le timer.




FIGURE 2 – Bloc chronom  tre

II.2 TestBench Chronom  tre

Le code du test bench est le code 2    la page 9. Il s'articule de la mani  re suivante : tout d'abord comme d'habitude nous appelons le composant    qui il

fait r  f  rence, c'est    dire le chronom  tre. Puis, on cr  e les signaux n  cessaires pour assigner des valeurs aux ports du composant. Ensuite dans l'architecture comportementale du composant test, on affecte des valeurs aux signaux. Nous avons d  cid   de faire une horloge avec une p  riode de 1 ns afin d'avoir quelque chose de rapide. La valeur `startStop_ch` est initialis  e    0 et passe    1 apr  s 5 ns c'est    dire que le chronom  tre ne d  marrera qu'apr  s 5 ns d'ex  cution de programme, cette valeur a   t   mise seulement dans un but de test mais en soit doit   tre initialis  e    1 lors de la cr  ation du chronom  tre. La valeur `load_ch` correspondant au chargement du WCET en m  moire ; il est initialis      1, c'est    dire qu'on charge en m  moire la donn  e d  s qu'elle est disponible puis on passe cette valeur    0 car on d  sire arr  ter la mise en m  moire de la valeur afin de passer    la d  cr  mentation. La valeur du `reset` est laiss  e    0 car nous n'en avons pas besoin du tout mais si on passe cette valeur    1 alors la donn  e est mise    0 comme convenu ! Enfin, la valeur du `wcet_ch` est initialis  e    7.

Un exemple d'ex  cution est propos      l'image 4    la page 6. On distingue sur l'image toutes les   tapes cit  es dans le paragraphe pr  c  dent.

II.3 Moniteur de t  ches

Le moniteur de t  ches, comme on peut voir sur l'image 3    la page 5, poss  de 1 port de sortie et 5 ports d'entr  es. Comme sur le chronom  tre, il y a l'horloge et le reset. Le port `id_task` correspond    l'ID sur 4 bits de la t  che en cours, par exemple, si `id_task = 0001` alors   a veut dire que la t  che en train de s'ex  cuter est la t  che 1. Le port `mess_task` correspond au message d'ex  cution, il peut prendre des valeurs entre 0 et 5. Le d  tail des valeurs possible est :

- 0 : 'stop'
- 1 : 'start'
- 2 : 'load'
- 3 : 'suspend'
- 4 : 'resume'
- 5 : 'reset'

Le port `wcet_task` correspond    la donn  e de temps maximal d'ex  cution qui doit ensuite   tre d  cr  ment   lors de l'ex  cution de la t  che par le module chronom  tre. Enfin, le port de sortie `counter_interrupt` est    0 tout le temps et doit rester    0 car s'il passe    1 cela veut dire qu'une t  che a d  pass   son temps d'ex  cution et donc un signal d'interruption doit   tre envoy   au processeur !




FIGURE 3 – Bloc repr sentant le moniteur de t ches

II.4 TestBench Moniteur de t ches

Le testbench du moniteur de t ches sert juste   simuler le programme en cr ant 2 t ches (la t che 0 et la t che 1) et en les ex cutant en regardant si le chronom tre arrive   0 ou non. L'image 5   la page 7 permet de voir que les 2 t ches que l'on a ex cut  s'ex cutent bien et que la t che 0 ne se termine pas alors que la t che 1 est fini en une p riode d'horloge.

La t che 0 ne respecte pas son WCET car la valeur de `compteur_test` arrive   0 au bout de 18 ns, le signal d'interruption est bien envoy  aussi car la variable `compteur` passe bien   1 lorsque le chronom tre arrive   0.

Les t ches sont contr l es avec la variable `message` qui change de valeur de temps en temps pour tester un cas possible d'ex cution.

III R sultats

III.1 Chronom tre

Comme on peut voir sur cette image, le signal `clk_ch` correspondant   l'horloge du CPU oscille chaque nanoseconde.

Dans l'ordre du temps, tout d'abord   0 ns on a en m moire le wcet de la

tâche, cette valeur est initialisée dans la variable de sortie test 'cout_test_ch' à 1 ns qui correspond au front montant de l'horloge. Après 4 ns, le `load_ch` passe à 0 ce qui permet d'arrêter la mise en mémoire du wcet en continu, si cette variable était resté à 1 le chronomètre ne se serait jamais lancé. La variable `startStop` lance l'exécution du module à 5 ns et le décompte commence aussitôt sur la sortie. Enfin, au bout de 17 ns, on voit que la variable `cout_ch` passe à 1 ce qui signifie que le chronomètre est arrivé à 0 et qu'il est nécessaire au module supérieur de lancer le signal d'interruption au processeur.

Nous avons ajouté un port de sortie `cout_test_ch` qui permet de lire les résultats plus simplement.




FIGURE 4 – Testbench chronomètre

III.2 Moniteur de tâches

L'image suivante correspond à l'exécution du composant `taskMonitor` avec 2 tâches en entrée possédant respectivement un WCET de 3 et de 5.

L'ordre d'exécution par rapport au temps est tout d'abord le message est à 0 donc l'état de la tâche 0 comme indiqué avec l'ID à 0 est sur stop, à 1 ns (période de l'horloge), le WCET de la tâche 0 est initialisé à 0 car l'instruction de chargement 'load' n'a pas été reçu. Cette instruction arrivera au bout de 2 ns. Le troisième message reçu est le 'start' à 3 ns mais le programme ne commencera qu'au tick suivant c'est à dire 4 ns. Le décompte commence donc de 3 puis passe à 2 avant d'être stoppé à 7 ns pour laisser la main à la tâche 1 qui s'exécute de 10 ns à 12 ns et puis la tâche 0 reprend jusqu'à arriver à 0 au bout de 17 ns et donc d'envoyer

le signal d'interruption imm  diatement au processeur. Nous pouvons voir que la t  che 0 reprend bien    2 et non pas au d  part donc on a bien une sauvegarde de la valeur et un chargement correct sans le reset.

Nous avons ajout   un port de sortie `compteur_test` qui prend la valeur de `cout_test_ch` qui permet de lire les r  sultats de la t  che courante plus simplement.




FIGURE 5 – Testbench moniteur de t  ches

IV Continuit   du projet

La premi  re   tape serait de r  aliser l'IP sur Vivado avec les branchements AXI et ensuite de g  n  rer le block design complet.

La deuxi  me   tape serait de g  n  rer le fichier 'wrapper' dont le r  le est de connecter les Entr  es/Sorties sur les broches physiques du FPGA.

La troisi  me   tape serait de lancer la synth  se et impl  mentation du programme Vivado, cr  er le bitstream.

Enfin, la derni  re   tape serait la r  alisation d'un programme en C dans le but d'interfacer ce m  me programme et le code VHDL afin de g  n  rer les t  ches et envoyer ces id, messages et autres donn  es au code moniteur de t  ches puis au chronom  tre. Et enfin, ex  cuter le code sur un FPGA afin de tester son bon fonctionnement.

V Code

V.1 Chronom  tre


```

1
2  — Engineer: Timoth  LANNUZEL & William PENSEC
3  — Create Date: 03.01.2020 16:01:00
4  — Module Name: chronometer — Behavioral
5  — Project Name: D tection de d passement de temps d'ex cution
6  — Revision: 1.2
7
8
9
10 library IEEE;
11 use IEEE.STD_LOGIC_1164.ALL;
12 use IEEE.STD_LOGIC_UNSIGNED.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity chronometer is
16     generic(
17         WIDTH : integer := 16
18     );
19
20     Port (
21         clk : in std_logic;
22         startStop : in std_logic;
23         suspendResume : in std_logic;
24         load : in std_logic;
25         reset : in std_logic;
26         wcet : in std_logic_vector(WIDTH - 1 downto 0);
27         cout : out std_logic;
28         cout_test : out std_logic_vector(WIDTH - 1 downto 0)
29     );
30 end chronometer;
31
32 architecture Behavioral of chronometer is
33     signal curr_value : std_logic_vector(WIDTH - 1 downto 0) := (
34         others => '0');
35 begin
36     cout_test <= curr_value;
37
38     compteur : process(clk)
39     begin
40         if rising_edge(clk) then
41             if load = '1' then
42                 curr_value <= wcet;
43             elsif reset = '1' then
44                 curr_value <= (others => '0');
45             elsif startStop = '1' and suspendResume = '0' and
46                 unsigned(curr_value) /= 0 then — 1 start | 0 resume
47                 curr_value <= std_logic_vector(unsigned(curr_value) -
48                 1);

```

```
46         end if;
47     end if;
48
49 end process;
50
51 test : process(curr_value)
52 begin
53     if startStop = '1' and unsigned(curr_value) = 0 then
54         cout <= '1';
55     else
56         cout <= '0';
57     end if;
58     if reset = '1' then
59         cout <= '0';
60     elsif load = '1' then
61         cout <= '0';
62     end if;
63 end process;
64
65 end Behavioral;
```

Listing 1 – Chronomètre

V.2 TestBench Chronomètre

```
1
2 — Engineer: Timothé LANNUZEL & William PENSEC
3 — Create Date: 05.01.2020 17:21:00
4 — Module Name: chronometer_tb – Behavioral
5 — Project Name: Détection de dépassement de temps d'exécution
6 — Revision: 1.0
7
8
9
10 library IEEE;
11 use IEEE.STD_LOGIC_1164.ALL;
12 use IEEE.STD_LOGIC_UNSIGNED.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity chronometer_tb is
16 — Port ( );
17 end chronometer_tb;
18
19 architecture Behavioral of chronometer_tb is
20     component chronometer is
21         generic(
22             WIDTH : integer := 16
```

```

23     );
24     Port(
25         clk : in std_logic;
26         startStop : in std_logic;
27         suspendResume : in std_logic;
28         load : in std_logic;
29         reset : in std_logic;
30         wcet : in std_logic_vector(WIDTH - 1 downto 0);
31         cout : out std_logic;
32         cout_test : out std_logic_vector(WIDTH - 1 downto 0)
33     );
34 end component chronometer;
35
36 constant WIDTH : integer := 16;
37 signal clk_ch : std_logic := '0';
38 signal startStop_ch : std_logic;
39 signal suspendResume_ch : std_logic;
40 signal load_ch : std_logic;
41 signal reset_ch : std_logic;
42 signal wcet_ch : std_logic_vector(WIDTH - 1 downto 0);
43 signal cout_ch : std_logic;
44 signal cout_test_ch : std_logic_vector(WIDTH - 1 downto 0);
45
46 begin
47     clk_ch <= not clk_ch after 1 ns;
48     startStop_ch <= '0', '1' after 5 ns;
49     suspendResume_ch <= '0'; -- always active
50     load_ch <= '1', '0' after 4 ns; -- 0 to stop data's loading
51     reset_ch <= '0'; -- never reseted
52     wcet_ch <= std_logic_vector(to_unsigned(7, 16));
53
54     iut : entity work.chronometer(Behavioral)
55     Port map(
56         clk => clk_ch,
57         startStop => startStop_ch,
58         suspendResume => suspendResume_ch,
59         load => load_ch,
60         reset => reset_ch,
61         wcet => wcet_ch,
62         cout => cout_ch,
63         cout_test => cout_test_ch
64     );
65 end Behavioral;

```

Listing 2 – TestBench chronom  tre

V.3 Moniteur de t  ches

```

1
2  — Engineer: Timoth  LANNUZEL & William PENSEC
3  — Create Date: 10.12.2020 16:22:12
4  — Module Name: taskMonitor – Behavioral
5  — Project Name: D tection de d passement de temps d'ex cution
6  — Revision: 1.2
7
8
9
10 library IEEE;
11 use IEEE.STD_LOGIC_1164.ALL;
12 use IEEE.STD_LOGIC_UNSIGNED.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity taskMonitor is
16     Port (
17         clk_in : in std_logic;
18         reset_in : in std_logic;
19
20         id_task : in std_logic_vector(3 downto 0);
21         wcet_task : in std_logic_vector(15 downto 0);
22         mess_task : in std_logic_vector(3 downto 0);
23
24         counter_interrupt : out std_logic;
25         counter_interrupt_test : out std_logic_vector(16 – 1 downto 0)
26     );
27 end taskMonitor;
28
29 architecture Behavioral of taskMonitor is
30
31     

---


32     

---


33     

---


34     —signaux pour les chronos
35     signal sigstartStop : std_logic_vector(3 downto 0);
36     signal sigsuspendResume : std_logic_vector(3 downto 0);
37     signal sigload : std_logic_vector(3 downto 0);
38     type register_array is array ( 3 downto 0 ) of std_logic_vector(
39     15 downto 0 );
40     signal sigtaskwcet : register_array;
41
42     signal curChrono: std_logic_vector(3 downto 0) := (others => '0')
43     ; — pour connaitre sur quel chrono on est
44     signal interrupt_timer : std_logic_vector(3 downto 0);
45
46     signal curcounter_interrupt_test : register_array;
47     signal currTaskId : integer :=0;
48     signal sigReset : std_logic_vector(3 downto 0);

```

```

47
48
49 -----Components-----
50
51     component chronometer
52         generic(
53             WIDTH : integer := 16
54         );
55         Port (
56             clk : in std_logic;
57             startStop : in std_logic;
58             suspendResume : in std_logic;
59             load : in std_logic;
60             reset : in std_logic;
61             wcet : in std_logic_vector(WIDTH - 1 downto 0);
62             cout : out std_logic;
63             cout_test : out std_logic_vector(WIDTH - 1 downto 0)
64         );
65     end component;
66
67 begin
68
69 -----Port map-----
70
71     generate_chrono : for i in 0 to 3 generate
72         instChrono : entity work.chronometer(Behavioral)
73             port map(
74                 clk => clk_in ,
75                 startStop => sigstartStop(i) ,
76                 suspendResume => sigsuspendResume(i) ,
77                 load => sigload(i) ,
78                 reset => sigReset(i) ,
79                 wcet => sigtaskwcet(i) ,
80                 cout => interrupt_timer(i) ,
81                 cout_test => curcounter_interrupt_test(i)
82             );
83     end generate;
84
85     tache : process(clk_in)
86     begin
87         -----Changement du WCET
88         if reset_in = '1' then
89             loop1 : for i in 0 to 3 LOOP
90                 sigstartStop(i) <= '0'; -----STOP
91                 sigload(i) <= '0';
92                 sigsuspendResume(i) <= '0';
93                 sigReset(i) <= '1';
94             END LOOP loop1;
95

```

```

96         else
97             case conv_integer ( mess_task ) is           --Changement
de message
98                 when 0 =>
99                     sigstartStop(currTaskId) <= '0';    --STOP
100                     sigload(currTaskId) <= '0';
101                     sigsuspendResume(currTaskId) <= '0';
102                     sigReset(currTaskId) <= '0';
103                 when 1 =>
104                     sigstartStop(currTaskId) <= '1';    --START
105                     sigload(currTaskId) <= '0';
106                 when 2 =>
107                     sigtaskwcet(currTaskId) <= wcet_task;
108                     sigload(currTaskId) <= '1';        --LOAD
109                 when 3 =>
110                     sigsuspendResume(currTaskId) <= '1'; --SUSPEND
111                 when 4 =>
112                     sigsuspendResume(currTaskId) <= '0'; --RESUME
113                 when 5 =>
114                     sigReset(currTaskId) <= '1';        --RESET
115                     sigstartStop(currTaskId) <= '0';
116                     sigload(currTaskId) <= '0';
117                     sigsuspendResume(currTaskId) <= '0';
118                 when others =>
119                     --ne rien faire
120             end case;
121         end if;
122         if reset_in = '1' then
123             counter_interrupt <= '0';
124         elsif interrupt_timer(currTaskId) = '1' then
125             counter_interrupt <= '1';
126         else
127             counter_interrupt <= '0';
128         end if;
129         counter_interrupt_test <= curcounter_interrupt_test(currTaskId)
;
130     end process;
131
132     tache2 : process(id_task)
133     begin
134         currTaskId <= to_integer (unsigned(id_task));
135
136     end process;
137
138 end Behavioral;

```

Listing 3 – Moniteur de t  ches

V.4 TestBench Moniteur de tâches

```
1  — Engineer: Timothé LANNUZEL & William PENSEC
2  — Create Date: 19.01.2021 12:09:40
3  — Module Name: taskMonitor_tb — Behavioral
4  — Project Name: Détection de dépassement de temps d'exécution
5  — Revision: 1.2
6
7
8
9
10 library IEEE;
11 use IEEE.STD_LOGIC_1164.ALL;
12 use IEEE.STD_LOGIC_UNSIGNED.ALL;
13 use IEEE.NUMERIC_STD.ALL;
14
15 entity taskMonitor_tb is
16 — Port ( );
17 end taskMonitor_tb;
18
19 architecture Behavioral of taskMonitor_tb is
20     component taskMonitor is
21         Port (
22             clk_in : in std_logic;
23             reset_in : in std_logic;
24
25             id_task : in std_logic_vector(3 downto 0);
26             wcet_task : in std_logic_vector(15 downto 0);
27             mess_task : in std_logic_vector(3 downto 0);
28
29             counter_interrupt : out std_logic;
30             counter_interrupt_test : out std_logic_vector(15 downto 0)
31         );
32     end component taskMonitor;
33
34     signal clk : std_logic := '0';
35     signal reset : std_logic;
36     signal id : std_logic_vector(3 downto 0);
37     signal wcet : std_logic_vector(15 downto 0);
38     signal message : std_logic_vector(3 downto 0);
39     signal compteur : std_logic;
40     signal compteur_test : std_logic_vector(15 downto 0);
41
42 begin
43     clk <= not clk after 1 ns;
44     reset <= '0', '1' after 29 ns;
```

```

46     id <= std_logic_vector(to_unsigned(0,4)) ,      —
tache 0
47         std_logic_vector(to_unsigned(1,4)) after 6 ns ,      —
tache 1
48         std_logic_vector(to_unsigned(0,4)) after 11 ns;      —
tache 0
49
50     wcet <= std_logic_vector(to_unsigned(3, 16)) ,      —
tache 0: 3
51         std_logic_vector(to_unsigned(5, 16)) after 7 ns;      —
tache 1: 5
52
53     message <= std_logic_vector(to_unsigned(0,4)) ,      —
stop
54         std_logic_vector(to_unsigned(2,4)) after 2 ns ,      —
load
55         std_logic_vector(to_unsigned(1,4)) after 3 ns ,      —
start
56         std_logic_vector(to_unsigned(3,4)) after 5 ns ,      —
suspend
57         std_logic_vector(to_unsigned(0,4)) after 7 ns ,      —
stop
58         std_logic_vector(to_unsigned(2,4)) after 8 ns ,      —
load
59         std_logic_vector(to_unsigned(1,4)) after 9 ns ,      —
start
60         std_logic_vector(to_unsigned(3,4)) after 11 ns ,      —
suspend
61         std_logic_vector(to_unsigned(4,4)) after 13 ns;      —
resume
62
63     iut : entity work.taskMonitor(Behavioral)
64     Port map(
65         clk_in => clk ,
66         reset_in => reset ,
67         id_task => id ,
68         wcet_task => wcet ,
69         mess_task => message ,
70         counter_interrupt => compteur ,
71         counter_interrupt_test =>compteur_test
72     );
73
74 end Behavioral;

```

Listing 4 – TestBench moniteur de t  ches