

Infineon TC275 Ultrasonic

Jehong Jeon

Architecture and Compiler for Embedded system Lab.

School of Electronics Engineering, KNU, KOREA

2023-06-26




Ultrasonic Example

- Timer와 GPIO Interrupt를 통한 초음파 센서의 거리 측정
 1. 새로운 예제를 위한 프로젝트를 생성한다.
 2. 원하는 동작을 위해 레지스터와 메모리에 직접 접근해서 값을 써야한다.
 3. 초음파 센서 모듈의 동작 원리를 파악한다.
 4. Timer와 Interrupt를 사용하기 위해 Datasheet를 분석한다.
 5. 분석 결과를 활용해 임베디드 프로그래밍을 한다.

Ultrasonic Example

1. 초음파 센서 모듈의 동작 원리 파악 (1)


- ✓ 초음파 센서가 물체와의 거리를 측정하려면 초음파 센서의 Trigger 핀으로 10us 길이의 펄스 입력한다.
- ✓ 초음파 센서는 초음파를 발사하여 되돌아오기까지의 시간동안 Echo 핀으로 HIGH 신호를 출력한다.
- ✓ Echo 신호가 HIGH로 유지되어 있는 시간을 (us 단위) 측정하면 물체와의 거리를 계산 가능하다.
(us / 58 = centimeter)



Ultrasonic Example

1. 초음파 센서 모듈의 동작 원리 파악 (2)


- ✓ 초음파 센서의 측정을 시작하기 위해 HIGH 펄스를 10us 동안 유지한다.
(CCU6 타이머 인터럽트 사용)



Ultrasonic Example

1. 초음파 센서 모듈의 동작 원리 파악 (3)

- ✓ Echo 신호가 HIGH 값이 시작되는 지점, LOW로 변하며 끝나는 지점을 인식한다.
- ✓ GPIO 핀으로 입력되는 Echo 신호의 Rising edge, Falling edge 모두를 ERU Interrupt로 인식한다.
- ✓ Echo 신호를 CCU6 타이머로 카운트하여 Echo 신호가 종료된 시점의 시간을 측정한다.




ACE Lab.

5/52

Ultrasonic Example

1. 초음파 센서 보드에 연결 (1)

- ✓ 초음파 센서를 구동하기 위해 필요한 핀의 수는 2개이다.
- ✓ Trigger 핀을 제어하기 위해 GPIO로 출력이 가능해야 한다.
- ✓ Echo 핀의 입력을 받기 위해 ERU Interrupt 설정이 가능해야 한다.




ACE Lab.

6/52

Ultrasonic Example

1. 초음파 센서 보드에 연결 (2)

- ✓ 초음파 센서를 아래의 그림과 같이 TC275보드에 연결한다.



Ultrasonic Example

2. Data sheet 분석 : IO 설정 (1)

- ✓ Trigger 핀의 Output을 사용하기 위해 연결된 Pin의 IO 설정이 필요하다.
- ✓ Trigger 핀이 PORT02 Pin 6에 연결되어 있기 때문에 **P02_IOCR Register**의 **PC6 bits**를 설정한다.

P02_IOCR4 Register 주소: F003_A214h (F003A200h + 14h)

P02_IOCR4 Register 구조:

Table 13-3 Registers Address Space			
Module	Base Address	End Address	Note
P00	F003 A000 _H	F003 A0FF _H	13 pins
P01	F003 A100 _H	F003 A1FF _H	5 pins
P02	F003 A200 _H	F003 A2FF _H	12 pins
P10	F003 B000 _H	F003 B0FF _H	9 pins
P11	F003 B100 _H	F003 B1FF _H	16 pins

P0n_IOCR4 (n=0-2) datasheet: p.1074
 Port 0n Input/Output Control Register 4 (F003 A014_H + n*100_H) Reset Value: 1010 1010_H

Pn_IOCR4 (n=10-11)
 Port n Input/Output Control Register 4 (F003 A614_H + n*100_H) Reset Value: 1010 1010_H

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PC7	0	PC6	0												
RW	R	RW	R												

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

PC5	0	PC4	0												
RW	R	RW	R												

datasheet: p.1082

Table 13-5 PCx Coding			
PCx[4:0]	I/O	Characteristics	Selected Pull-up / Pull-down / Selected Output Function
10000 _B	Output	Push-pull	General-purpose output
10001 _B			Alternate output function 1
10010 _B			Alternate output function 2
10011 _B			Alternate output function 3
10100 _B			Alternate output function 4
10101 _B			Alternate output function 5
10110 _B			Alternate output function 6
10111 _B			Alternate output function 7
11000 _B	Open-drain		General-purpose output
11001 _B			Alternate output function 1
11010 _B			Alternate output function 2
11011 _B			Alternate output function 3
11100 _B			Alternate output function 4
11101 _B			Alternate output function 5
11110 _B			Alternate output function 6
11111 _B			Alternate output function 7

1) This is the default pull device setting after reset for powertrain applications.

datasheet: p.1090

Ultrasonic Example

2. Data sheet 분석 : IO 설정 (2)

- ✓ Echo 핀의 External Interrupt를 사용하기 위해 연결된 Pin의 IO 설정이 필요하다.
- ✓ Echo 핀이 연결된 PORT00 Pin 4는 External Interrupt를 관리하는 **SCU (System Control Unit)** 내 **ERU (External Request Unit)**의 **REQ7**과 연결되어 있다.
- ✓ 따라서, **PORT00 Pin 4**를 **Input**으로 설정하여 Echo 신호를 ERU의 입력으로 설정해야 한다.

P00_IOCR4 Register 주소: F003_A014h (F003A000h + 14h)

P00_IOCR4 Register 구조:

P0n_IOCR4 (n=0-2)															
Port n Input/Output Control Register 4 (F003 A014 _h + n*100 _h)															
Reset Value: 1010 1010 _h															
PC7				0				PC6				0			
rw				r				rw				r			
PC5				0				PC4				0			
rw				r				rw				r			

datasheet: p.1082

Table 13-5 PCx Coding

PCx[4:0]	I/O	Characteristics	Selected Pull-up / Pull-down / Selected Output Function
0XX0 _B	Input	—	No input pull device connected, tri-state mode
0XX01 _B			Input pull-down device connected
0XX10 _B			Input pull-up device connected ¹⁾
0XX11 _B			No input pull device connected, tri-state mode

datasheet: p.1089



9/52

Ultrasonic Example

2. Data sheet 분석 : IO 설정 (3)

- ✓ RGB LED를 사용하기 위해 연결된 Pin의 IO 설정이 필요하다.
- ✓ RGB RED는 PORT02 Pin 7에 연결되어 있기 때문에 **P02_IOCR Register**의 **PC7 bits**를 설정한다.
- ✓ RGB GREEN은 PORT10 Pin 5에 연결되어 있기 때문에 **P10_IOCR Register**의 **PC5 bits**를 설정한다.
- ✓ RGB BLUE는 PORT10 Pin 3에 연결되어 있기 때문에 **P10_IOCR Register**의 **PC3 bits**를 설정한다.

P02_IOCR4 Register 주소: F003_A214h (F003A200h + 14h)

P10_IOCR0 Register 주소: F003_B010h (F003B000h + 10h)

P10_IOCR4 Register 주소: F003_B014h (F003B000h + 14h)

Pn_IOCR0 (n=10-11)															
Port n Input/Output Control Register 0 (F003 A610 _h + n*100 _h)															
Reset Value: 1010 1010 _h															
PC3				0				PC2				0			
rw				r				rw				r			
PC1				0				PC0				0			
rw				r				rw				r			

datasheet: p.1082

Table 13-5 PCx Coding

PCx[4:0]	I/O	Characteristics	Selected Pull-up / Pull-down / Selected Output Function
10000 _B	Output	Push-pull	General-purpose output
10001 _B			Alternate output function 1
10010 _B			Alternate output function 2
10011 _B			Alternate output function 3
10100 _B			Alternate output function 4
10101 _B			Alternate output function 5
10110 _B			Alternate output function 6
10111 _B			Alternate output function 7
11000 _B		Open-drain	General-purpose output
11001 _B			Alternate output function 1
11010 _B			Alternate output function 2
11011 _B			Alternate output function 3
11100 _B			Alternate output function 4
11101 _B			Alternate output function 5
11110 _B			Alternate output function 6
11111 _B			Alternate output function 7

1) This is the default pull device setting after reset for powertrain applications.

datasheet: p.1090



10/52

Ultrasonic Example

2. Data sheet 분석 : PORT 설정

- Trigger 핀을 High-level과 Low-level로 설정하기 위해 **P02_OMR Register**의 PS6 bit와 PCL6 bit를 적절하게 설정한다.
 - RGB RED를 ON/OFF 하기 위해 **P02_OMR Register**의 PS7 bit와 PCL7 bit를 적절하게 설정한다.
 - RGB GREEN을 ON/OFF 하기 위해 **P10_OMR Register**의 PS5 bit와 PCL5 bit를 적절하게 설정한다.
 - RGB BLUE를 ON/OFF 하기 위해 **P10_OMR Register**의 PS3 bit와 PCL3 bit를 적절하게 설정한다.

P02_OMR Register 주소: F003_A204h (F003A200h + 04h)

P10_OMR Register 주소: F003_B004h (F003B000h + 04h)

Pn_OMR Register 구조:

Pn₁_OMR (n=0-2)																	Reset Value:
Port n Output Modification Register (F003 A004_H + n*100_H)																	Reset Value:
0000 0000_H																	0000 0000_H
Pr_n_OMR (n=10-15)																	Reset Value:
Port n Output Modification Register (F003 A604_H + n*100_H)																	Reset Value:
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	PCL	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	w	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	PS	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		

datasheet: p.1111

Field	Bits	Type	Description
PSx (x = 0-15)	X	W	Port n Set Bit x Setting this bit will set or toggle the corresponding bit in the port output register Pn_OUT. Read as 0. The function of this bit is shown in Table 13-9 . <ul style="list-style-type: none"> 0_B No operation 1_B Sets or toggles Pn_OUT.Px.

datasheet: p.1090



ACE Lab.

11/52

Ultrasonic Example

2. Data sheet 분석 : IN 설정


- ✓ Echo 핀의 External Interrupt 가 발생했을 때 Falling edge 와 Rising edge를 구별하여야 한다.
 - ✓ Interrupt 발생 직후 Echo 핀의 상태가 High-level 이라면 Rising edge 가 발생한 것이고, Low-level 이라면 Falling edge 가 발생한 것을 알 수 있다.
 - ✓ **P00 IN Register**를 통해 핀의 상태가 High-level인지 Low-level인지 판별한다.

P00_IN Register 주소: F003_A024h (F003A000h + 24h)

POO IN Register 구조:

Table 13-3 Register Address Space			
Module	Base Address	End Address	Note
P00	F003 A000 _H	F003 A0FF _H	13 pins
P01	F003 A100 _H	F003 A1FF _H	5 pins
P02	F003 A200 _H	F003 A2FF _H	12 pins
P10	F003 B000 _H	F003 B0FF _H	9 pins
P11	F003 B100 _H	F003 B1FF _H	16 pins

Field	Bits	Type	Description
Px (x = 0-15)	x	r/h	Port n Input Bit x This bit indicates the level at the input pin Px.n. 0_B The input level of Px.x is 0. 1_B The input level of Px.x is 1.
0	[31:16]	r	Reserved Read as 0.



datasheet: p 1117




12/53

Ultrasonic Example

2. Data sheet 분석 : CCU6 설정

- Trigger와 Echo 각각 타이머를 사용하기 위해 CCU60과 CCU61 두 개의 타이머를 사용한다.
- Trigger 펄스 신호 10us 시간 측정을 위해 **CCU60**을 사용한다.
- Echo 신호 HIGH 시간 측정을 위해 **CCU61**을 사용한다.

Table 26-15 Registers Address Space			
Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels



13/52

ACE Lab.

Ultrasonic Example

2. Data sheet 분석 : CCU60 Enable 설정

- CCU60_CLC Register는 CCU6 모듈의 Enable 설정을 한다.
- CCU6 모듈은 2개(0-1)가 있으며 CCU60을 사용하기 위해 **CCU60_CLC Register**를 설정한다.
- CCU60 모듈을 Enable 하기 위해 **DISR bit**를 0으로 설정한다.
- CCU60 모듈이 Enable 되어 있는지 확인하기 위해 **DISS bit**가 0인지 확인한다.

CCU60_CLC Register 주소: F000_2A00h (F0002A00h + 00h)

CCU60_CLC Register 구조:

Table 26-15 Registers Address Space									
Module	Base Address	End Address	Note						
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels						
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels						
CLC Clock Control Register (00 _H) Reset Value: 0000 0003 _H									
31	30	29	28	27	26	25	24	23	22
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7	6
16	15	14	13	12	11	10	9	8	7
15	14	13	12	11	10	9	8	7</	

Ultrasonic Example


2. Data sheet 분석 : System Critical Register 설정 (1)

- 설정해야 하는 CCU60_CLC Register는 System Critical Register이기 때문에 Write Protected (System ENDINIT, End-of-Initialization) 되어 있다.
- 해당 Register를 수정하기 위해서는 System ENDINIT을 해제해야 한다.
- SCU_WDTCPUOCON0 Register는 **System Critical Register**의 **System ENDINIT**을 설정/해제한다.

SCU_WDTCPUOCON0 Register 주소: F003_6100h (F0036000h + 100h)

SCU_WDTCPUOCON0 Register 구조:

Table 7-5 Registers Address Spaces - CCU Registers			
Module	Base Address	End Address	Note
SCU	F003 6000 _H	F003 63FF _H	-



Ultrasonic Example

2. Data sheet 분석 : System Critical Register 설정 (2)

- ENDINIT bit**는 System ENDINIT의 설정 상태를 나타내며 Modify Access를 통해서만 수정이 가능하다.
- LCK bit**는 SCU_WDTCPUOCON0 Register의 Lock 상태를 나타내며 해당 Register의 Lock 상태는 Password Access를 통해 Unlock되고, Modify Access를 통해 Lock 된다.
- PW bits**는 SCU_WDTCPUOCON0 Register에 접근하기 위한 Password를 저장하며 해당 값을 읽으면 bits[7:2]가 반전되어 읽힌다.

Field	Bits	Type	Description
ENDINIT	0	rwh	End-of-Initialization Control Bit 0_B : Access to Endinit-protected registers is permitted. 1_B : Access to Endinit-protected registers is not permitted. This bit must be written with a '1' during a Password Access or Check Access (although this write is only used for the password-protection mechanism and is not stored). This bit must be written with the required ENDINIT update value during a Modify Access.
LCK	1	rwh	Lock Bit to Control Access to WDTCONO 0_B : Register WDTCONO is unlocked 1_B : Register WDTCONO is locked (default after ApplicationReset) The current value of LCK is controlled by hardware. It is cleared after a valid Password Access to WDTCONO where WDTxSR.US is 0 (or when WDTxSR.US is 1 and the SMU is in RUN mode), and it is automatically set again after a valid Modify Access to WDTCONO. During a write to WDTCONO, the value written to this bit is only used for the password-protection mechanism and is not stored. This bit must be cleared during a Password Access to WDTCONO, and set during a Modify Access to WDTCONO. A Check Access does not clear LCK.

Field	Bits	Type	Description
PW	[15:2]	rwh	User-Definable Password Field for Access to WDTCONO This bit field is written with an initial password value during a Modify Access. A read from this bitfield returns this initial password, but bits [7:2] are inverted (toggled) to ensure that a simple read/write is not sufficient to service the WDT. If corresponding WDTxSR.PAS = 0 then this bit field must be written with its current contents during a Password Access or Check Access. If corresponding WDTxSR.PAS = 1 then this bit field must be written with the next password in the LFSR sequence during a Password Access or Check Access. The default password after Application Reset is 0000000111100 _B . A step silicon: Bits [7:2] must be written with 111100 _B during Password Access and Modify Access. Read returns 000011 _B for these bits.

Ultrasonic Example

2. Data sheet 분석 : System Critical Register 설정 (3)

- ✓ SCU_WDTCPUOCON0 Register에 적절한 값을 Write하여 **Password Access**를 수행한다.
- ✓ **Password Access**는 SCU_WDTCPUOCON0 Register의 Lock 상태를 해제하며 과정은 다음과 같다.
 1. SCU_WDTCPUOCON0 Register의 값을 읽어 REL bits, PW bits를 얻는다.
 2. Bits[7:2] (PW bits의 일부)가 반전되어 읽히기 때문에 이를 반전시켜 정확한 PW bits를 얻는다.
 3. Write 할 값의 bits[31:16]은 읽혀진 REL bits 값으로 설정하고 bit[15:2]는 앞서 구한 정확한 PW bits 값으로 설정한다.
 4. Write 할 값의 bit[1]은 0으로 설정하고, bit[0]은 1로 설정한다.
 5. 설정된 값을 SCU_WDTCPUOCON0 Register에 한번에 쓴다.
 6. SCU_WDTCPUOCON0 Register의 LCK bit를 확인하여 Lock 상태가 해제되었는지 파악한다.
(Password Access가 정상적으로 수행되면 Lock 상태가 해제되며 LCK bit가 0으로 설정된다.)
- ✓ Password Access를 통해 SCU_WDTCPUOCON0 Register의 Lock 상태가 해제되면 Modify Access를 통해 System ENDINIT을 설정/해제할 수 있다.

Ultrasonic Example

2. Data sheet 분석 : System Critical Register 설정 (4)

- ✓ SCU_WDTCPUOCON0 Register에 적절한 값을 Write하여 **Modify Access**를 수행한다.
- ✓ **Modify Access**는 System ENDINIT을 설정/해제하며 과정은 다음과 같다.
 1. SCU_WDTCPUOCON0 Register의 값을 읽어 REL bits, PW bits를 얻는다.
 2. Bits[7:2] (PW bits의 일부)가 반전되어 읽히기 때문에 이를 반전시켜 정확한 PW bits를 얻는다.
 3. Write 할 값의 bits[31:16]은 읽혀진 REL bits 값으로 설정하고 bit[15:2]는 앞서 구한 정확한 PW bits 값으로 설정한다.
 4. Write 할 값의 bit[1]은 1로 설정하고, bit[0]은 적절한 값으로 설정한다.
(System ENDINIT 설정: bit[0] = 1, System ENDINIT 해제: bit[0] = 0)
 5. 설정된 값을 SCU_WDTCPUOCON0 Register에 한번에 쓴다.
 6. SCU_WDTCPUOCON0 Register의 LCK bit를 확인하여 Lock 상태가 해제되었는지 파악한다. (Modify Access가 정상적으로 수행되면 Lock 상태가 설정되며 LCK bit가 1로 설정된다.)
- ✓ Modify Access를 통해 System ENDINIT을 해제하면 System Critical Register를 수정할 수 있으며 수정을 완료하면 System ENDINIT을 꼭 다시 설정해야 한다.

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Control 0 설정 (1)


- ✓ CCU60_TCTRO Register는 Timer 동작에 대한 설정을 한다.
- ✓ CCU60_TCTRO Register는 CCU60이 포함하고 있는 Timer T12/T13에 대한 설정을 할 수 있다.
- ✓ Timer T12가 Period Match 이후 T12 Count를 초기화하고 다시 증가하도록 동작을 설정하기 위해 **CTM bit**를 **0**으로 설정한다.

CCU60_TCTRO Register 주소: F000_2A70h (F0002A00h + 70h)

CCU60_TCTRO Register 구조:

Table 26-15 Registers Address Space

Module	Base Address	End Address	Note
CCU60	F000_2A00h	F000_2AFFh	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000_2B00h	F000_2BFFh	CCU6061 module includes CCU60 and CCU61 kernels



datasheet: p.3680

ACE Lab.

19/52

CDIR	6	rh	Count Direction of Timer T12 This bit is set/cleared according to the counting rules of T12. 0 _B T12 counts up. 1 _B T12 counts down.
CTM	7	rw	T12 Operating Mode 0 _B Edge-aligned Mode: T12 always counts up and continues counting from zero after reaching the period value. 1 _B Center-aligned Mode: T12 counts down after detecting a period-match and counts up after detecting a one-match.

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Control 0 설정 (2)


- ✓ Timer T12의 동작 클럭을 설정하기 위해 T12CLK bits와 T12PRE bit를 설정한다.
- ✓ CCU60 모듈 입력 클럭의 주파수는 100MHz이다.
- ✓ **T12CLK bits**를 **010b**로 설정하여 $100\text{MHz} / 4 = 25\text{MHz}$ 의 동작 클럭을 생성한다.

CCU60_TCTRO Register 주소: F000_2A70h (F0002A00h + 70h)

CCU60_TCTRO Register 구조:

Table 26-15 Registers Address Space

Module	Base Address	End Address	Note
CCU60	F000_2A00h	F000_2AFFh	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000_2B00h	F000_2BFFh	CCU6061 module includes CCU60 and CCU61 kernels



datasheet: p.3680

ACE Lab.

20/52

Field	Bits	Type	Description
T12CLK	[2:0]	rw	Timer T12 Input Clock Select Selects the input clock for timer T12 that is derived from the peripheral clock according to the equation $f_{T12} = f_{CC6} / 2^{<T12CLK>}$. 000 _B $f_{T12} = f_{CC6} / 2$ 001 _B $f_{T12} = f_{CC6} / 4$ 010 _B $f_{T12} = f_{CC6} / 8$ 011 _B $f_{T12} = f_{CC6} / 16$ 100 _B $f_{T12} = f_{CC6} / 32$ 101 _B $f_{T12} = f_{CC6} / 64$ 110 _B $f_{T12} = f_{CC6} / 128$
T12PRE	3	rw	Timer T12 Prescaler Bit In order to support higher clock frequencies, an additional prescaler factor of 1/256 can be enabled for the prescaler for T12. 0 _B The additional prescaler for T12 is disabled. 1 _B The additional prescaler for T12 is enabled.

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Control 2 설정

- ✓ CCU60_TCTR2 Register는 Timer 제어에 대한 설정을 한다.
- ✓ CCU60_TCTR2 Register는 CCU60이 포함하고 있는 Timer T12/T13에 대한 제어를 할 수 있다.
- ✓ Timer T12의 동작을 Single Shot 으로 설정하기 위해 **T12SSC bit**를 1로 설정한다.

CCU60_TCTR2 Register 주소: F000_2A74h (F0002A00h + 74h)

CCU60_TCTR2 Register 구조:

Table 26-15 Registers Address Space			
Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels

TCTR2 Timer Control Register 2 (74 _H) Reset Value: 0000 0000 _H															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T13 RSEL	T12 RSEL	0	T13 TED	T13 TEC	T13 SSC	T12 SSC									
r	rw	rw	r	rw	rw	rw									

datasheet: p.3684

Field	Bits	Type	Description
T12SSC	0	rw	Timer T12 Single Shot Control This bit controls the single shot-mode of T12. 0 _B The single shot mode is disabled, no HW action on T12R. 1 _B The single shot mode is enabled, the bit T12R is cleared by HW if - T12 reaches its period value in edge-aligned mode - T12 reaches the value 1 while down counting in center-aligned mode. In parallel to the clear action of bit T12R, the bits CC6xST (x=0, 1, 2) are cleared.



21/52

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Control 4 설정

- ✓ CCU60_TCTR4 Register는 Timer 제어에 대한 설정을 한다.
- ✓ CCU60_TCTR4 Register는 CCU60이 포함하고 있는 Timer T12/T13에 대한 제어를 할 수 있다.
- ✓ Shadow Register에 저장되어 있는 Period 설정 값을 CCU60_T12PR Register에 적용하기 위해 **T12STR bit**를 1로 설정한다.
- ✓ Timer T12의 동작을 시작하기 위해 **T12RS bit**를 1로 설정한다.

CCU60_TCTR4 Register 주소: F000_2A78h (F0002A00h + 78h)

CCU60_TCTR4 Register 구조:

TCTR4 Timer Control Register 4 (78 _H) Reset Value: 0000 0000 _H															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0															
r															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T13 STD CNT	0	T13 RES	T13 RS	T13 RR	T12 STD	T12 STR	CNT	0	DT RES	T12 RES	T12 RS	T12 RR			
w	w	w	r	w	w	w	w	r	w	w	w	w			

datasheet: p.3687

Field	Bits	Type	Description
T12STR	6	w	Timer T12 Shadow Transfer Request 0 _B No action 1 _B STE12 is set, enabling the shadow transfer.
T12STD	7	w	Timer T12 Shadow Transfer Disable 0 _B No action 1 _B STE12 is cleared without triggering the shadow transfer.
Field	Bits	Type	Description
T12RR	0	w	Timer T12 Run Reset Setting this bit clears the T12R bit. 0 _B T12R is not influenced. 1 _B T12R is cleared, T12 stops counting.
T12RS	1	w	Timer T12 Run Set Setting this bit sets the T12R bit. 0 _B T12R is not influenced. 1 _B T12R is set, T12 starts counting.



22/52

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Count 설정


- ✓ CCU60_T12 Register는 Timer T12 Count 값을 저장한다.
- ✓ CCU60_T12 Register를 통해 현재 Timer T12 Count 값을 읽을 수 있다.
- ✓ Count 값을 초기화하기 위해 **CCU60_T12 Register**를 0으로 설정한다.

CCU60_T12 Register 주소: F000_2A20h (F0002A00h + 20h)

CCU60_T12 Register 구조:

Table 26-15 Registers Address Space

Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels



datasheet: p.3669

Field	Bits	Type	Description
T12CV	[15:0]	rwh	Timer 12 Counter Value This register represents the 16-bit counter value of Timer12.
0	[31:16]	r	Reserved; Returns 0 if read; should be written with 0.



23/52

Ultrasonic Example

2. Data sheet 분석 : Timer Period Register 설정

- ✓ CCU60_T12PR Register는 Timer T12 Count 값과 비교될 Period 값을 저장한다.
- ✓ CCU60_T12PR Register를 통해 Period 값을 설정할 수 있다.
- ✓ Period Match의 발생 주기를 고려하여 **CCU60_T12PR Register**를 적절한 값으로 설정한다.


CCU60_T12 = 25MHz (period = 40ns) => 10us Period: **CCU60_T12 PR = 250 - 1**
(40ns * 250 = 10us)

CCU60_T12PR Register 주소: F000_2A24h (F0002A00h + 24h)

CCU60_T12PR Register 구조:

Table 26-15 Registers Address Space

Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels



datasheet: p.3670

Field	Bits	Type	Description
T12PV	[15:0]	rwh	T12 Period Value The value T12PV defines the counter value for T12 leading to a period-match. When reaching this value, the timerT12 is set to zero (edge-aligned mode) or changes its count direction to down counting (center-aligned mode).
0	[31:16]	r	Reserved; Returns 0 if read; should be written with 0.



24/52

Ultrasonic Example


2. Data sheet 분석 : Timer T12 Interrupt Enable 설정

- ✓ CCU60_IEN Register는 Interrupt Enable 설정을 한다.
 - ✓ CCU60_IEN Register는 CCU60에서 발생할 수 있는 여러 Interrupt에 대한 Enable을 각각 설정한다.
 - ✓ Timer T12의 Period Match가 일어날 때마다 Interrupt가 발생하도록 하기 위해 **ENT12PN bit**를 1로 설정한다.

CCU60_IEN Register 주소: F000_2AB0h (F0002A00h + B0h)

CCU60_IEN Register 구조:

Table 26-15 Registers Address Space			
Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels



 ACE Lab.

Field	Bits	Type	Description
ENT12OM	6	rw	Enable Interrupt for T12 One-Match 0_B No interrupt will be generated if the set condition for bit T12OM in register IS occurs. 1_B An interrupt will be generated if the set condition for bit T12OM in register IS occurs. The service request output that will be activated is selected by bit field INPT12.
ENT12PM	7	rw	Enable Interrupt for T12 Period-Match 0_B No interrupt will be generated if the set condition for bit T12PM in register IS occurs. 1_B An interrupt will be generated if the set condition for bit T12PM in register IS occurs. The service request output that will be activated is selected by bit field INPT12.
ENT13CM	8	rw	Enable Interrupt for T13 Compare-Match 0_B No interrupt will be generated if the set condition for bit T13CM in register IS occurs. 1_B An interrupt will be generated if the set condition for bit T13CM in register IS occurs. The service request output that will be activated is selected by bit field INPT13.

25/52

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Interrupt Node Pointer 설정

- ✓ CCU60_IEN Register는 Interrupt가 전달될 Node Pointer 설정을 한다.
 - ✓ CCU60은 Interrupt Router로 연결되는 4개의 Node Pointer (SR0-3)을 가지며 Interrupt 신호를 Interrupt Router에 전달하기 위해 Node Pointer를 설정해야 한다.
 - ✓ Timer T12에서 발생한 Interrupt (Period Match)를 SR0에 전달하기 위해 **INPT12 bits**를 **00b**로 설정한다.

CCU60_INP Register 주소: F000_2AACh (F0002A00h + ACh)

CCU60_INP Register 구조:

Table 26-15 Registers Address Space			
Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels





Figure 26-43 Interrupt Sources and Events

ACE Lab.

26/52

Ultrasonic Example

2. Data sheet 분석 : Interrupt Router 설정

- ✓ SRC_CCU60SR0 Register는 CCU60SR0 SRN에 대한 Interrupt 설정을 한다.
- ✓ 해당 Interrupt의 우선순위를 설정하기 위해 **SRPN bits**를 **Bh** (임의의 값)로 설정한다.
(우선순위는 해당 Interrupt가 할당된 Service Provider에서 Interrupt Vector Table의 Index가 된다.)
- ✓ 해당 Interrupt가 CPU0에서 처리되도록 하기 위해 **TOS bits**를 **0h**로 설정한다.
- ✓ 해당 Interrupt를 Enable 하기 위해 **SRE bit**를 **1**로 설정한다.

SRC_CCU60SR0 Register 주소: F003_8420h (F0038000h + 420h)

SRC_CCU60SR0 Register 구조:

SRC_CCU6mSR0 (m=0-1) CCU6 m Service Request 0 (0420 _h +m*10 _h)																Reset Value: 0000 0000 _h			
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16																			
Rese rvd	SWS CLR	SWS LR	IOVC R	IOV R	SET R	CLR R	SRR 0										ECC		
r	w	r	w	r	w	w	r										rwh		
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	0				TOS	SRE	0										SRPN		
					rw	rw	r										rw		

datasheet: p.1593

Field	Bits	Type	Description
SRPN	[7:0]	rw	Service Request Priority Number 00 _H Service request is on lowest priority 01 _H Service request is one before lowest priority ... FF _H Service request is on highest priority <i>Note: For a CPU 01H is the lowest priority as 00H is never serviced. For the DMA 00H triggers channel 0</i>
SRE	10	rw	Service Request Enable 0 _B Service request is disabled 1 _B Service request is enabled
TOS	[12:11]	rw	Type of Service Control 0 _H CPU0 service is initiated 1 _H CPU1 service is initiated 2 _H CPU2 service is initiated 3 _H DMA service is initiated
ECC	[21:16]	rwh	ECC

27/52

ACE Lab.

Ultrasonic Example

2. Data sheet 분석 : CCU61 Enable 설정

- ✓ CCU61_CLC Register는 CCU6 모듈의 Enable 설정을 한다.
- ✓ CCU6 모듈은 2개(0-1)가 있으며 CCU61을 사용하기 위해 **CCU61_CLC Register**를 설정한다.
- ✓ CCU61 모듈을 Enable 하기 위해 **DISR bit**를 **0**으로 설정한다.
- ✓ CCU61 모듈이 Enable 되어 있는지 확인하기 위해 **DISS bit**가 **0**인지 확인한다.

CCU61_CLC Register 주소: F000_2B00h (F0002B00h + 00h)

CCU61_CLC Register 구조:

CLC Clock Control Register (00 _h)																Reset Value: 0000 0003 _h			
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16																			
																	0		
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																	EDIS	0	DISS DISS
																	rw	r	m m rw

datasheet: p.3766

Field	Bits	Type	Description
DISR	0	rw	Module Disable Request Bit Used for enable/disable control of the module. 0 _B Module disable is not requested. 1 _B Module disable is requested.
DISS	1	rh	Module Disable Status Bit Bit indicates the current status of the module. 0 _B Module is enabled. 1 _B Module is disabled.
EDIS	3	rw	Sleep Mode Enable Control Used to control module's sleep mode. 0 _B Sleep Mode request is regarded. Module is enabled to go into Sleep Mode. 1 _B Sleep Mode request is disregarded: Sleep Mode cannot be entered upon a request.

28/52

ACE Lab.

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Control 0 설정 (2)

- ✓ Timer T12의 동작 클럭을 설정하기 위해 T12CLK bits와 T12PRE bit를 설정한다.
- ✓ CCU61 모듈 입력 클럭의 주파수는 100MHz이다.
- ✓ **T12CLK bits**를 010b로 설정하여 $100\text{MHz} / 4 = 25\text{MHz}$ 의 동작 클럭을 생성한다.
- ✓ **T12PRE bit**를 1로 설정하여 $25\text{MHz} / 256 = 97.656\text{Hz}$ 의 동작 클럭을 생성한다.

CCU61_TCTR0 Register 주소: F000_2B70h (F0002B00h + 70h)

CCU61_TCTR0 Register 구조:

Table 26-15 Registers Address Space									
Module	Base Address	End Address	Note						
CCU60	F000_2A00 _H	F000_2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels						
CCU61	F000_2B00 _H	F000_2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels						

Reset Value: 0000 0000 _H															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
r	r	r	r	r	r	r	r	r	r	r	r	r	r	r	r
0	STE ₁₃	T13F ₁₃	T13 ₁₃	PRE ₁₃	T13CLK ₁₃			CTM ₇	CDIR ₆	STE ₁₂ ₁₂	T12F ₁₂	T12 ₁₂	PRE ₁₂	T12CLK ₁₂	
r	r	r	r	r	r			r	r	r	r	r	r	r	

datasheet: p.3680

Field	Bits	Type	Description
T12CLK	[2:0]	rw	Timer T12 Input Clock Select Selects the input clock for timer T12 that is derived from the peripheral clock according to the equation $f_{T12} = f_{CC6} / 2^{\langle T12CLK \rangle}$. 000 _B $f_{T12} = f_{CC6}$ 001 _B $f_{T12} = f_{CC6} / 2$ 010 _B $f_{T12} = f_{CC6} / 4$ 011 _B $f_{T12} = f_{CC6} / 8$ 100 _B $f_{T12} = f_{CC6} / 16$ 101 _B $f_{T12} = f_{CC6} / 32$ 110 _B $f_{T12} = f_{CC6} / 64$ 111 _B $f_{T12} = f_{CC6} / 128$
T12PRE	3	rw	Timer T12 Prescaler Bit In order to support higher clock frequencies, an additional prescaler factor of 1/256 can be enabled for the prescaler for T12. 0 _B The additional prescaler for T12 is disabled. 1 _B The additional prescaler for T12 is enabled.

ACE Lab.

29/52

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Control 4 설정

- ✓ CCU61_TCTR4 Register는 Timer 제어에 대한 설정을 한다.
- ✓ CCU61_TCTR4 Register는 CCU61이 포함하고 있는 Timer T12/T13에 대한 제어를 할 수 있다.
- ✓ Shadow Register에 저장되어 있는 Period 설정 값을 CCU61_T12PR Register에 적용하기 위해 **T12STR bit**를 1로 설정한다.
- ✓ Timer T12의 동작을 시작하기 위해 **T12RS bit**를 1로 설정한다.

CCU61_TCTR4 Register 주소: F000_2B78h (F0002B00h + 78h)

CCU61_TCTR4 Register 구조:

Table 26-15 Registers Address Space									
Module	Base Address	End Address	Note						
CCU60	F000_2A00 _H	F000_2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels						
CCU61	F000_2B00 _H	F000_2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels						

Reset Value: 0000 0000 _H															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T13 ₁₃	T13 ₁₃	T13 ₁₃	CNT ₁₃	0	T13 ₁₃	T13 ₁₃	T13 ₁₃	T12 ₁₂	STD ₁₂	T12 ₁₂	CNT ₁₂	0	DT ₁₂	T12 ₁₂	T12 ₁₂
w	w	w	w	r	w	w	w	w	w	w	w	r	w	w	w

datasheet: p.3687

Field	Bits	Type	Description
T12STR	6	w	Timer T12 Shadow Transfer Request 0 _B No action 1 _B STE12 is set, enabling the shadow transfer.
T12STD	7	w	Timer T12 Shadow Transfer Disable 0 _B No action 1 _B STE12 is cleared without triggering the shadow transfer.
Field	Bits	Type	Description
T12RR	0	w	Timer T12 Run Reset Setting this bit clears the T12R bit. 0 _B T12R is not influenced. 1 _B T12R is cleared, T12 stops counting.
T12RS	1	w	Timer T12 Run Set Setting this bit sets the T12R bit. 0 _B T12R is not influenced. 1 _B T12R is set, T12 starts counting.

ACE Lab.

30/52

Ultrasonic Example

2. Data sheet 분석 : Timer T12 Count 설정


- ✓ CCU61_T12 Register는 Timer T12 Count 값을 저장한다.
- ✓ CCU61_T12 Register를 통해 현재 Timer T12 Count 값을 읽을 수 있다.
- ✓ Count 값을 초기화하기 위해 **CCU61_T12 Register**를 0으로 설정한다.

CCU61_T12 Register 주소: F000_2B20h (F0002B00h + 20h)

CCU61_T12 Register 구조:

Table 26-15 Registers Address Space

Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels



datasheet: p.3669



31/52

Field	Bits	Type	Description
T12CV	[15:0]	rwh	Timer 12 Counter Value This register represents the 16-bit counter value of Timer12.
0	[31:16]	r	Reserved; Returns 0 if read; should be written with 0.

Ultrasonic Example

2. Data sheet 분석 : Timer Period Register 설정

- ✓ CCU61_T12PR Register는 Timer T12 Count 값과 비교될 Period 값을 저장한다.
- ✓ CCU61_T12PR Register를 통해 Period 값을 설정할 수 있다.
- ✓ Period Match의 발생 주기를 고려하여 **CCU61_T12PR Register**를 적절한 값으로 설정한다.


※초음파 센서의 최대 응답 시간보다 크게 설정해야 한다. (초음파 센서 최대 응답 시간 = 38ms)

CCU61_T12PR Register 주소: F000_2B24h (F0002B00h + 24h)

CCU61_T12PR Register 구조:

Table 26-15 Registers Address Space

Module	Base Address	End Address	Note
CCU60	F000 2A00 _H	F000 2AFF _H	CCU6061 module includes CCU60 and CCU61 kernels
CCU61	F000 2B00 _H	F000 2BFF _H	CCU6061 module includes CCU60 and CCU61 kernels



datasheet: p.3670



CCU61_T12PR을 10,000 으로 설정했을 때 초기화되는 시간은
CCU61_T12 = 97,656 Hz (period = 10.24us) 이므로
 $10.24\text{us} * 10,000 = 102.4 \text{ ms}$ 이다.

Field	Bits	Type	Description
T12PV	[15:0]	rwh	T12 Period Value The value T12PV defines the counter value for T12 leading to a period-match. When reaching this value, the timerT12 is set to zero (edge-aligned mode) or changes its count direction to down counting (center-aligned mode).
0	[31:16]	r	Reserved; Returns 0 if read; should be written with 0.

32/52

Ultrasonic Example

2. Data sheet 분석 : 초음파 거리 계산

- ✓ 초음파의 물체 인식 거리를 얻기 위해 Echo 신호의 시간을 측정하여 계산해야 한다.
- ✓ 초음파의 속도와 거리에 관한 공식은 다음과 같다.

$$\text{초음파의 왕복 시간 } t = \frac{2 \times \text{물체와의 거리 } (L)}{\text{초음파의 속도 } (Vs)}$$

공기 중에서의 초음파 이동속도 (V_s) = 340m/s

- ✓ 위 식을 변형하여 Echo 시간을 거리로 계산하는 공식은 다음과 같다.

$$\text{물체와의 거리 } L = t \times V_s \div 2$$

- ✓ CCU61 타이머의 동작 클럭은 97,656Hz이며, 타이머의 값으로 거리를 계산하는 공식은 다음과 같다.

$$L = \frac{CCU61_T12}{97,656} * 170 * 100$$

※ 정수 연산이 가능하도록 거리 단위를 m(미터)에서 cm(센티미터)로 변환한다.

Ultrasonic Example

2. Data sheet 분석 : ERU External Input Channel 설정 (1)

- ✓ SCU_EICR Register는 ERU의 External input Channel 0-7에 대한 설정을 한다.
- ✓ 하나의 SCU_EICR Register는 2개의 Channel에 대한 설정을 한다.
(SCU_EICR0: Channel 0-1, SCU_EICR1: Channel 2-3, SCU_EICR2: Channel4-5, ...)
- ✓ PORT0 Pin 4와 연결된 REQ70|ERU의 Channel2 Input2과 연결되어 있기 때문에 **SCU_EICR1 Register**의 **INPO bits / EIENO bit / FENO bit / EXISO bits**를 설정한다.

SCU_EICR1 Register 주소: F003_6214h (F0036000h + 214h)

SCU_EICR1 Register 구조:

7.4.9 SCU Register Address


Registers Address Spaces - SCU Kernel Registers			
Module	Base Address	End Address	Note
SCU	F003 6000 _H	F003 63FF _H	-

EICR1
External Input Channel Register 1 (214_H) Reset Value: 0000 0000_H

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0	INP1	EI EN1	LD EN1	R EN1	F EN1	0	EXIS1								0

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	INP0	EI ENO	LD ENO	R ENO	F ENO	0	EXIS0								0

datasheet: p.624



datasheet: p.614

Ultrasonic Example

2. Data sheet 분석 : ERU External Input Channel 설정 (2)

- ✓ ERU의 각 External Input Channel은 여러 개의 External Request Input을 입력 받기 때문에 이들 중 하나의 입력을 결정해야 한다.
- ✓ PORT00 Pin4는 ERU의 Channel 2 Input 2와 연결되어 있기 때문에 EXISO bits를 **010b**로 설정한다.


EICR1
External Input Channel Register 1 (214_H) Reset Value: 0000 0000_H

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0		INP1		EI	LD	R	F	0		EXIS1		0			
r	rw	rw	rw	rw	rw	rw	rw	r	rw	rw	r				

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0		INP0		EI	LD	R	F	0		EXIS0		0			
r	rw	rw	rw	rw	rw	rw	rw	r	rw	rw	r				

Field	Bits	Type	Description
EXISO	[6:4]	rw	External Input Selection 0 This bit field determines which input line is selected for Input Channel (2i). 000 _b Input (2) 0 is selected 001 _b Input (2) 1 is selected 010 _b Input (2) 2 is selected 011 _b Input (2) 3 is selected 100 _b Reserved 101 _b Reserved 110 _b Reserved 111 _b Reserved

datasheet: p.624



ACE Lab.

35/52

Ultrasonic Example

2. Data sheet 분석 : ERU External Input Channel 설정 (3)

- ✓ Echo 신호는 Low-level에서 High-level로 바뀌는 Rising edge와 High-level에서 Low-level로 바뀌는 Falling edge가 발생한다.
- ✓ 따라서, Rising edge와 Falling edge가 검출되었을 때 트리거 신호(for External Interrupt)를 생성하기 위해 FENO bit와 RENO bit를 1로 설정한다.
- ✓ 생성된 트리거 신호를 Enable하기 위해 EIENO bit를 1로 설정한다.

EICR1
External Input Channel Register 1 (214_H) Reset Value: 0000 0000_H

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0		INP1		EI	LD	R	F	0		EXIS1		0			
r	rw	rw	rw	rw	rw	rw	rw	r	rw	rw	r				

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0		INP0		EI	EN0	R	F	0		EXIS0		0			
r	rw	rw	rw	rw	rw	rw	rw	r	rw	rw	r				

datasheet: p.624

Field	Bits	Type	Description
FENO	8	rw	Falling Edge Enable 0 This bit determines if the falling edge of Input Channel (2i) is used to set bit INTF(2i). 0 _b The falling edge is not used. 1 _b The detection of a falling edge of Input Channel (2i) generates a trigger event. INTF(2i) becomes set.
RENO	9	rw	Rising Edge Enable 0 This bit determines if the rising edge of Input Channel (2i) is used to set bit INTF(2i). 0 _b The rising edge is not used. 1 _b The detection of a rising edge of Input Channel (2i) generates a trigger event. INTF(2i) becomes set.
LDENO	10	rw	Level Detection Enable 0 This bit determines if bit INTF(2i) is cleared automatically if an edge of the input Input Channel (2i) is detected, which has not been selected (rising edge with RENO = 0 or falling edge with FENO = 0). 0 _b Bit INTF(2i) will not be cleared. 1 _b Bit INTF(2i) will be cleared.
EIENO	11	rw	External Input Enable 0 This bit enables the generation of a trigger event for request channel (2i) (e.g. for interrupt generation) when a selected edge is detected. 0 _b The trigger event is disabled. 1 _b The trigger event is enabled.

ACE Lab.

36/52

Ultrasonic Example

2. Data sheet 분석 : ERU External Input Channel 설정 (4)

- ✓ ERU의 각 External Input Channel에서 생성된 트리거 신호는 Connecting Matrix를 통해 Output Channel에 전달된다.
- ✓ Output Channel은 입력 받은 트리거 신호를 Interrupt 신호로 전달할 수 있다.
- ✓ 생성된 트리거 신호를 Output Channel 0에 전달하기 위해 INPO bits를 000b로 설정한다.

EICR1 External Input Channel Register 1 (214H) Reset Value: 0000 0000H															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
0	INP1	EI EN1	LD EN1	R EN1	F	0	EXIS1			0					
r	rw	rw	rw	rw	rw	r	rw			r					

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	INPO	EI ENO	LD ENO	R ENO	F	0	EXIS0			0					

Field	Bits	Type	Description
INPO	[14:12]	rw	Input Node Pointer This bit field determines the destination (output channel) for trigger event (2i) (if enabled by EIEN(2i)). 000 _b An event from input ETL 2i triggers output OGU0 (signal TR(2i) 0) 001 _b An event from input ETL 2i triggers output OGU1 (signal TR(2i) 1) 010 _b An event from input ETL 2i triggers output OGU2 (signal TR(2i) 2) 011 _b An event from input ETL 2i triggers output OGU3 (signal TR(2i) 3) 100 _b An event from input ETL 2i triggers output OGU4 (signal TR(2i) 0) 101 _b An event from input ETL 2i triggers output OGU5 (signal TR(2i) 0) 110 _b An event from input ETL 2i triggers output OGU6 (signal TR(2i) 0) 111 _b An event from input ETL 2i triggers output OGU7 (signal TR(2i) 0)

datasheet: p.624



37/52

Ultrasonic Example

2. Data sheet 분석 : ERU Flag Gating 설정 (1)

- ✓ SCU_IGCR Register는 ERU의 OUTPUT Channel 0-7에 대한 설정을 한다.
- ✓ 하나의 SCU_IGCR Register는 2개의 Channel에 대한 설정을 한다.
 SCU_IGCRO: Channel 0-1, SCU_IGCR1: Channel 2-3, SCU_IGCR2: Channel 4-5, ...)
- ✓ External Input Channel 2에서 생성된 트리거 신호가 Output Channel 0에 전달되기 때문에 SCU_IGCRO Register의 IGPO bits를 01b로 설정한다.

SCU_IGCRO Register 주소: F003_622Ch (F0036000h + 22Ch)

SCU_IGCRO Register 구조:

7.4.9 SCU Register Address

Table 7-27 Registers Address Spaces - SCU Kernel Registers															
Module	Base Address	End Address	Note												
SCU	F003 6000 _H	F003 63FF _H	-												
IGCR0 Flag Gating Register 0 (22CH) Reset Value: 0000 0000H															
IGP1	GE EN1	0	IPEN 17	IPEN 16	IPEN 15	IPEN 14	IPEN 13	IPEN 12	IPEN 11	IPEN 10					
r	rw	r	rw												
IGP0	GE ENO	0	IPEN 07	IPEN 06	IPEN 05	IPEN 04	IPEN 03	IPEN 02	IPEN 01	IPEN 00					
rw	rw	r	rw												

datasheet: p.631



Field	Bits	Type	Description
IGPO	[15:14]	rw	Interrupt Gating Pattern 0 In each register IGCRO, bit field IGPO determines how the pattern detection influences the output lines GOUT(2j) and IOUT(2j). 00 _b IOUT(2j) is inactive. The pattern is not considered. 01 _b IOUT(2j) is activated in response to a trigger event. The pattern is not considered. 10 _b The detected pattern is considered. IOUT(2j) is activated if a trigger event occurs while the pattern is present. 11 _b The detected pattern is considered. IOUT(2j) is activated if a trigger event occurs while the pattern is not present.

38/52

External Interrupt Example

2. Data sheet 분석 : Interrupt Router 설정 (2)

- ✓ SRC_SCUERUO Register는 SCUERUO SRN에 대한 Interrupt 설정을 한다.
- ✓ 해당 Interrupt의 우선순위를 설정하기 위해 **SRPN bits**를 **Ah** (임의의 값)로 설정한다.
(우선순위는 해당 Interrupt가 할당된 Service Provider에서 Interrupt Vector Table의 Index가 된다.)
- ✓ 해당 Interrupt가 CPU0에서 처리되도록 하기 위해 **TOS bits**를 **0h**로 설정한다.
- ✓ 해당 Interrupt를 Enable 하기 위해 **SRE bit**를 **1**로 설정한다.

SRC_SCUERUO Register 주소: F003_8CD4h
(F0038000h + CD4h)

UM 16-4 참고

SRC_SCUERUO Register 구조:

Table 16-3 Registers Address Space - Service Request Control Registers (SRC)

Module	Base Address	End Address	Note
SRC	F003 8000 _H	F003 9FFF _H	

SRC_SCUERUO(m=0-3) SCU ERU Service Request m (0CD4 _H +m*4 _H) Reset Value: 0000 0000 _H																
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Rese rvd	SWS CLR	SWS IOVC LR	IOV SET R	CLR R	SRR	0										ECC
r	w	r	w	r	w	w	r	r								rwh
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0			TOS	SRE	0											SRPN
r			rw	rw	r											rw

Field	Bits	Type	Description
SRPN	[7:0]	rw	Service Request Priority Number 00 _H Service request is on lowest priority 01 _H Service request is one before lowest priority FF _H Service request is on highest priority <i>Note: For a CPU 01H is the lowest priority as 00H is never serviced. For the DMA 00H triggers channel 0</i>
SRE	10	rw	Service Request Enable 0 _B Service request is disabled 1 _B Service request is enabled
TOS	[12:11]	rw	Type of Service Control 0 _H CPU0 service is initiated 1 _H CPU1 service is initiated 2 _H CPU2 service is initiated 3 _H DMA service is initiated

39/52

Ultrasonic Example

3. 프로그래밍

1) 초음파 센서와 LED를 사용하기 위해 필요한 레지스터 주소와 비트 필드를 정의한다. (1)

```

27 #include "Ifx_Types.h"
28 #include "IfxCpu.h"
29 #include "IfxScuIldit.h"
30
31
32 #define PORT00_BASE (0xF003A000)
33 #define PORT00_OVR ("(volatile unsigned int*)(PORT00_BASE + 0x04))")
34 #define PORT00_ICR4 ("(volatile unsigned int*)(PORT00_BASE + 0x14))")
35 #define PORT00_IN ("(volatile unsigned int*)(PORT00_BASE + 0x24))")
36
37 #define PORT02_BASE (0xF003A200)
38 #define PORT02_OVR ("(volatile unsigned int*)(PORT02_BASE + 0x04))")
39 #define PORT02_ICR4 ("(volatile unsigned int*)(PORT02_BASE + 0x14))")
40 #define PORT02_IN ("(volatile unsigned int*)(PORT02_BASE + 0x24))")
41
42 #define PORT10_BASE (0xF003B000)
43 #define PORT10_OVR ("(volatile unsigned int*)(PORT10_BASE + 0x04))")
44 #define PORT10_ICR0 ("(volatile unsigned int*)(PORT10_BASE + 0x10))")
45 #define PORT10_ICR4 ("(volatile unsigned int*)(PORT10_BASE + 0x14))")
46 #define PORT10_IN ("(volatile unsigned int*)(PORT10_BASE + 0x24))")
47
48 #define P3 3
49 #define P4 4
50 #define P6 6
51 #define P7 7
52 #define PC1 11
53 #define PC2 19
54 #define PC3 27
55 #define PC4 3
56 #define PC5 11
57 #define PC6 19
58 #define PC7 27
59 #define PS3 3
60 #define PS4 4
61 #define PS5 5
62 #define PS6 6
63 #define PS7 7
64 #define PCL3 19
65 #define PCL4 20
66 #define PCL5 21
67 #define PCL6 22
68 #define PCL7 23

```

```

71 // SCU Registers
72 #define SCU_BASE (0xF0036000)
73 #define SCU_WDT_CPU0CON0 ("(volatile unsigned int*)(SCU_BASE + 0x100))")
74 #define SCU_EICR0 ("(volatile unsigned int*)(SCU_BASE + 0x210))")
75 #define SCU_EICR1 ("(volatile unsigned int*)(SCU_BASE + 0x214))")
76 #define SCU_IGCR0 ("(volatile unsigned int*)(SCU_BASE + 0x22C))")
77
78
79 #define EXIS0 4
80 #define FEN0 8
81 #define REN0 9
82 #define EIE0 11
83 #define INP0 12
84
85 #define IGP0 14
86 #define LCK 1
87 #define ENDINIT 0
88
89 // SRC Registers
90 #define SRC_BASE (0xF0038000)
91 #define SRC_CCU60_SR0 ("(volatile unsigned int*)(SRC_BASE + 0x420))")
92 #define SRC_SCUERU0 ("(volatile unsigned int*)(SRC_BASE + 0x4D4))")
93 #define TOS 11
94 #define SRE 10
95 #define SRPN 0

```

SCU, SRC 관련 레지스터 주소 및 비트 필드 정의

PORT 관련 레지스터 주소 및 비트 필드 정의

Ultrasonic Example

3. 프로그래밍

1) 초음파 센서와 LED를 사용하기 위해 필요한 레지스터 주소와 비트 필드를 정의한다. (2)

```
98 // CCU6 Registers
99 #define CCU60_BASE      (0xF0002A00)
100 #define CCU60_CLC       (*(volatile unsigned int*)(CCU60_BASE + 0x00))
101 #define CCU60_T12        (*(volatile unsigned int*)(CCU60_BASE + 0x20))
102 #define CCU60_T12PR      (*(volatile unsigned int*)(CCU60_BASE + 0x24))
103 #define CCU60_TCTR0      (*(volatile unsigned int*)(CCU60_BASE + 0x70))
104 #define CCU60_TCTR2      (*(volatile unsigned int*)(CCU60_BASE + 0x74))
105 #define CCU60_TCTR4      (*(volatile unsigned int*)(CCU60_BASE + 0x78))
106 #define CCU60_INP         (*(volatile unsigned int*)(CCU60_BASE + 0xAC))
107 #define CCU60_IEN         (*(volatile unsigned int*)(CCU60_BASE + 0xB0))
108
109 #define CCU61_BASE      (0xF0002B00)
110 #define CCU61_CLC       (*(volatile unsigned int*)(CCU61_BASE + 0x00))
111 #define CCU61_T12        (*(volatile unsigned int*)(CCU61_BASE + 0x20))
112 #define CCU61_T12PR      (*(volatile unsigned int*)(CCU61_BASE + 0x24))
113 #define CCU61_TCTR0      (*(volatile unsigned int*)(CCU61_BASE + 0x70))
114 #define CCU61_TCTR2      (*(volatile unsigned int*)(CCU61_BASE + 0x74))
115 #define CCU61_TCTR4      (*(volatile unsigned int*)(CCU61_BASE + 0x78))
116 #define CCU61_INP         (*(volatile unsigned int*)(CCU61_BASE + 0xAC))
117 #define CCU61_IEN         (*(volatile unsigned int*)(CCU61_BASE + 0xB0))
118
119
120 #define DISS           1
121 #define DISR           0
122 #define CTM            7
123 #define T12PRE         3
124 #define T12CLK          0
125 #define T12STR          6
126 #define INPT12         10
127 #define ENT12PM         7
128 #define T12SSC          0
129 #define T12RR           0
130 #define T12RS           1
131 #define T12RES          2
```

CCU6 타이머 관련 레지스터 주소 및 비트 필드 정의



41/52

Ultrasonic Example

3. 프로그래밍

2) 초음파 센서가 연결된 PORT02 Pin 6과 PORT00 Pin 4에 대한 IO 설정을 한다.

Trig	-	PORT02 Pin 6
Echo	-	PORT00 Pin 4

초음파 센서 연결 PORT 정보

```
369 void initUSonic(void)
370 {
371     PORT02_IOCR4 &= ~(0x1F << PC6); // reset PORT02_IOCR4 PC6
372     PORT00_IOCR4 &= ~(0x1F << PC4); // reset PORT00_IOCR4 PC4
373
374     PORT00_IOCR4 |= 0x01 << PC4; // set P00.4 general input (pull-down connected) [Echo]
375     PORT02_IOCR4 |= 0x10 << PC6; // set P02.6 push-pull general output [Trig]
376
377     PORT02_OMR |= ((0x01) << PCL6);
378 }
```

초음파 센서 관련 IO 설정 코드



42/52

Ultrasonic Example

3. 프로그래밍

- 2) RGB LED가 연결된 PORT02 Pin 7, PORT10 Pin 5와 Pin 3에 대한 IO 설정을 한다.

RGB RED	-	PORT02 Pin 7
RGB GREEN	-	PORT10 Pin 5
RGB BLUE	-	PORT10 Pin 3

RGB LED 연결 PORT 정보

```
356 void initRGBLED(void)
357 {
358     // reset Port IOCR register
359     PORT02_IOCR4 &= ~(0x1F << PC7);
360     PORT10_IOCR4 &= ~(0x1F << PC5);
361     PORT10_IOCR0 &= ~(0x1F << PC3);
362
363     // set Port as general purpose output (push-pull)
364     PORT02_IOCR4 |= 0x10 << PC7;
365     PORT10_IOCR4 |= 0x10 << PC5;
366     PORT10_IOCR0 |= 0x10 << PC3;
367 }
```

RGB LED 관련 IO 설정 코드



43/52

Ultrasonic Example

3. 프로그래밍

- 2) Trig 핀을 제어하기 위한 CCU60 타이머를 설정한다.

```
268 void initCCU60(void)
269 {
270     // Password Access to unlock SCU_WDTSCON0
271     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) & ~(1 << LCK)) | (1 << ENDINIT);
272     while((SCU_WDT_CPU0CON0 & (1 << LCK)) != 0); // wait until unlocked
273
274     // Modify Access to clear ENDINIT
275     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) | (1 << LCK)) & ~(1 << ENDINIT);
276     while((SCU_WDT_CPU0CON0 & (1 << LCK)) == 0); // wait until locked
277
278     CCU60_CLC &= ~(1 << DISR); // enable CCU
279
280     // Password Access to unlock SCU_WDTSCON0
281     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) & ~(1 << LCK)) | (1 << ENDINIT);
282     while((SCU_WDT_CPU0CON0 & (1 << LCK)) != 0); // wait until unlocked
283
284     // Modify Access to set ENDINIT
285     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) | (1 << LCK)) | (1 << ENDINIT);
286     while((SCU_WDT_CPU0CON0 & (1 << LCK)) == 0); // wait until locked
287
288     // CCU60 T12 configurations
289     while((CCU60_CLC & (1 << DISS)) != 0); // wait until CCU60 module enabled
290 }
```

CCU60 System Critical Lock 해제 코드

```
290     CCU60_TCTR0 &= ~((0x07) << T12CLK); // f_T12 = f_CCU60 / prescaler
291     CCU60_TCTR0 |= ((0x02) << T12CLK); // f_CCU60 = 10MHz, prescaler = 4
292
293     CCU60_TCTR0 &= ~((0x01) << CTM); // T12 auto reset when period match (PM) occur
294
295     CCU60_T12PR = 250 - 1; // PM interrupt freq. = f_T12 / (T12PR + 1)
296     CCU60_TCTR4 |= ((0x01) << T12STR); // load T12PR from shadow register
297
298     CCU60_TCTR2 = ((0x01) << T12SSC); // Single Shot Control
299
300     CCU60_T12 = 0; // clear T12 counter register
301
302
303     // CCU60 T12 PM interrupt setting
304     CCU60_INP &= ~((0x03) << INPT12); // service request output SR0 selected
305     CCU60_IEN |= ((0x01) << ENT12PM); // enable T12 PM interrupt
306
307
308     // SRC setting for CCU60
309     SRC_CCU60_SR0 &= ~((0xFF) << SRPN);
310     SRC_CCU60_SR0 |= ((0x0B) << SRPN); // set priority 0x0B
311
312     SRC_CCU60_SR0 &= ~((0x03) << TOS); // CPU0 service T12 PM interrupt
313     SRC_CCU60_SR0 |= ((0x01) << SRE); // SR0 enabled
314
315 }
```

CCU60 타이머 설정 코드

- ✓ CCU60 T12 타이머의 동작속도: 25MHz (period: 40ns)
- ✓ CCU60 T12 타이머의 PR : 250
- ✓ CCU60 T12 타이머의 Period Match Interrupt 발생 시간: 40ns*250 = 10us




44/52

Ultrasonic Example

3. 프로그래밍

- 2) Trig 핀에 10us 펄스를 출력하기 위한 함수를 선언한다



- ✓ 초음파 거리 측정을 위해 Trig 핀에 High 신호를 출력한다.
- ✓ 초음파의 측정이 완료되었는지를 확인하기 위한 변수 `range_valid_flag` 변수를 0으로 초기화한다.
- ✓ CCU60 타이머의 카운트를 시작한다.

Ultrasonic Example

3. 프로그래밍


- 2) CCU60 타이머의 Period Match Interrupt 가 발생했을 때 동작을 설정한다.

```
175 __interrupt(0x0B) __vector_table(0)
176 void CCU60_T12_ISR(void)
177 {
178     // end of 10us Trig
179     // GPIO P02.6 --> LOW
180     PORT02_OMR |= ((0x01) << PCL6);
181 }
```

CCU60 타이머는 10us 이후 Period Match Interrupt 가 발생한다.

초음파 센서의 Trig 핀에 High 신호를 준 후 10us가 지나면
Trig 핀에 Low 신호를 주어 10us 길이의 펄스를 전달한다.


CCU60 Period Match ISR 코드



Ultrasonic Example

3. 프로그래밍

- 2) Echo 핀의 External Interrupt 를 설정하기 위한 ERU를 설정한다.



Ultrasonic Example

3. 프로그래밍

- 2) Echo 핀의 입력 신호 시간을 계산하기 위한 CCU61 타이머를 설정한다.

```

317 void initCCU61(void)
318 {
319
320     // Password Access to unlock SCU_WDTSCON0
321     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) & ~(1 << LCK)) | (1 << ENDINIT);
322     while((SCU_WDT_CPU0CON0 & (1 << LCK)) != 0);           // wait until unlocked
323
324     // Modify Access to clear ENDINIT
325     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) | (1 << LCK)) & ~(1 << ENDINIT);
326     while((SCU_WDT_CPU0CON0 & (1 << LCK)) == 0);           // wait until locked
327
328     CCU61_CLC &= ~(1 << DISR);                           // enable CCU
329
330     // Password Access to unlock SCU_WDTSCON0
331     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) & ~(1 << LCK)) | (1 << ENDINIT);
332     while((SCU_WDT_CPU0CON0 & (1 << LCK)) != 0);           // wait until unlocked
333
334     // Modify Access to set ENDINIT
335     SCU_WDT_CPU0CON0 = ((SCU_WDT_CPU0CON0 ^ 0xFC) | (1 << LCK)) | (1 << ENDINIT);
336     while((SCU_WDT_CPU0CON0 & (1 << LCK)) == 0);           // wait until locked
337
338     // CCU60 T12 configurations
339     while(((CCU61_CLC & (1 << DISS)) != 0));           // wait until CCU60 module enabled
340
341
342
343     CCU61_TCCTR0 &= ~(0x7 << T12CLK);           // f_T12 = f_CCU6 / prescaler * 25 MHz
344     CCU61_TCCTR0 |= 0x2 << T12CLK;                // f_CCU6 = 100 MHz, prescaler = 4
345
346     CCU61_TCCTR0 |= 0x1 << T12PRE;                // f_T12 = f_CCU6 / 256 = 97,656 Hz
347
348
349     CCU61_T12PR = 100000 - 1;                      // PM interrupt freq. = f_T12 / (T12PR + 1)
350     CCU61_TCCTR1 |= 0x1 << T12STR;               // load T12PR from shadow register
351
352     CCU61_T12 = 0;                                // clear T12 counter register
353 }
354

```

CCU61 타이머 설정 코드

Ultrasonic Example

3. 프로그래밍

- 2) Echo 핀의 External Interrupt 가 발생했을 때 동작을 설정한다.

```
147 __interrupt(0x0A) __vector_table(0)
148 void ERU0_ISR(void)
149 {
150     if( (PORT00_IN & (0x1 << P4)) != 0 ) // rising edge of echo
151     {
152         // echo _____|^_____
153         //           ^_____
154         CCU61_TCTR4 = 0x01 << T12RS; // start CCU61 T12 counter
155     }
156     else
157     {
158         // echo _____|^_____
159         //           ^_____
160         CCU61_TCTR4 = ((0x01) << T12RR); // stop CCU61 T12 counter
161
162         // (1 / t_freq) * counter * 1000000 / 58 = centimeter
163         // range = ((CCU61_T12 * 1000000) / 48828) / 58;
164         range = ((CCU61_T12 * 1000000) / 97656) / 58;
165         if (range < 500)
166             range_valid_flag = 1;
167
168         CCU61_TCTR4 |= ((0x01) << T12RES); // reset CCU61 T12 counter
169     }
170 }
171
172 }
```

External Interrupt ISR 코드

```
144 volatile uint32 range;
145 volatile uint8 range_valid_flag = 0;
```

초음파 거리 측정 변수 선언 (전역변수)

- ✓ External Interrupt 가 발생하면 핀의 상태를 읽어 Rising edge 와 Falling edge 를 판별한다.
- ✓ Rising edge인 경우 CCU61 타이머를 시작하여 Echo 신호의 카운트를 시작한다.
- ✓ Falling edge인 경우 CCU61 타이머를 중지시키고 Echo 신호의 시간을 거리로 계산한다.

$$L = CCU61_T12 \times 1000000 \div 97656 \div 58$$



49/52

Ultrasonic Example

3. 프로그래밍

- 3) 동작에 따라 'main' 함수를 구현한다.

```
204     while(1)
205     {
206         usonicTrigger();
207
208         for (uint8 i = 0; i < 4; i++)
209             for(uint32 j = 0; j < 10000000; j++)
210
211             if (range_valid_flag > 0) {
212                 if( range >= 60 ) // red
213                 {
214                     PORT02_OMR |= ((0x01) << PS7);
215                     PORT10_OMR |= ((0x01) << PCL3);
216                     PORT10_OMR |= ((0x01) << PCL5);
217                 }
218                 else if( range >= 40 ) // green
219                 {
220                     PORT02_OMR |= ((0x01) << PCL7);
221                     PORT10_OMR |= ((0x01) << PCL3);
222                     PORT10_OMR |= ((0x01) << PSS);
223                 }
224                 else if( range >= 20 ) // blue
225                 {
226                     PORT02_OMR |= ((0x01) << PCL7);
227                     PORT10_OMR |= ((0x01) << PS3);
228                     PORT10_OMR |= ((0x01) << PCL5);
229                 }
230                 else // white
231                 {
232                     PORT02_OMR |= ((0x01) << PS7);
233                     PORT10_OMR |= ((0x01) << PS3);
234                     PORT10_OMR |= ((0x01) << PSS);
235                 }
236             }
237         }
238     }
239 }
```

초음파 센서로부터 물체가 감지된 거리에 따라
RGB LED의 색상을 다르게 표시한다.

거리가 60cm 이상일 경우 RGB LED는 빨간색으로 표시

거리가 60cm 미만, 40cm 이상일 경우 RGB LED는 초록색으로 표시

거리가 40cm 미만, 20cm 이상일 경우 RGB LED는 파란색으로 표시

거리가 20cm 미만일 경우 RGB LED는 하얀색으로 표시




50/52

Switch Example

4. 동작 확인

- ✓ Build 및 Debug 후 ('Resume' 버튼 클릭), 초음파 센서의 측정 거리에 따라 LED가 켜지는 것을 확인한다.



distance \geq 60cm

distance < 60cm

distance < 40cm

distance < 20cm

Q & A

Thank you for your attention

Architecture and
Compiler
for Embedded Systems Lab.

School of Electronics Engineering, KNU
ACE Lab (jehongjeon27@gmail.com)