星载柔性转发器的数字信道化技术研究

作者姓名 苏治明 学校导师姓名、职称 田红心副教授 领 域 电子与通信工程 企业导师姓名、职称王文军高级工程师 申请学位类别 工程硕士 提交学位论文日期 2014年11月

学校代码 <u>10701</u> 分 类 号 <u>TN911.72</u>

学 号 <u>1201120479</u> 密 级 公开

西安电子科技大学

硕士学位论文

星载柔性转发器的数字信道化技术研究

作者姓名: 苏治明

领 域: 电子与通信工程

学位类别: 工程硕士

学校导师姓名、职称: 田红心副教授

企业导师姓名、职称: 王文军高级工程师

提交日期: 2014年11月

Research on Digital Channelized Technique for Wideband Flexible Transponder in Satellite

A thesis submitted to

XIDIAN UNIVERSITY

in partial fulfillment of the requirements for the degree of Master

in Electronics and Communication Engineering

By

Su Zhiming

Supervisor: Tian Hongxin Wang Wenjun

November 2014

西安电子科技大学 学位论文独创性(或创新性)声明

秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。

学位论文与资料若有不实之处,本人承担一切的法律责任。

本人签名:	 日	期:	

西安电子科技大学 关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究 生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权 保留送交论文的复印件,允许查阅、借阅论文;学校可以公布论文的全部或部分 内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,获得学位 后结合学位论文研究成果撰写的文章,署名单位为西安电子科技大学。

保密的学位论文在____年解密后适用本授权书。

本人签	至名:	导师签	签名:	
日	期:	日	期:	

摘要

基于数字信道化技术的宽带柔性转发器可在卫星的上行信号不解调的情况下, 对非均匀带宽的信号进行提取、重构综合、数字信号处理等操作。由于这种转发 器结构简单、高效,数据处理方式灵活,兼容性强,它成为下一代宽带卫星传输 系统的有效载荷。数字信道化器是宽带柔性转发器的核心组成部分之一。

本文在深入研究数字信道化器高效实现结构和原型滤波器设计的基础上,完成了数字信道化器的性能仿真及其 FPGA 设计。

本文的主要工作如下:

1.提出了一种数字信道化器的高效实现模型。这种模型结构简单灵活,易于硬件实现。研究结果表明,这种模型支持多种标准的多媒体信号,信号传输后失真度小,且复杂度约为树形结构的1/32。

2.在研究数字信道化器的原型滤波器设计方法的基础上,对频域采样设计方法进行了计算机仿真。仿真结果表明,这种方法所设计的滤波器所组成的子信道具有良好的通带特性,阻带衰减快,通带截止频率衰减达到-35dB。

3.在以上工作的基础上,对数字信道化器的非均匀分路和合路性能进行了仿真。结果表明,信道化器对非均匀带宽信号影响较小。在 BPSK 调制方式下,误码率为 10⁻³ 时,2 路合路信号劣化不超过 0.15dB,4 路合路信号劣化不超过 0.19dB,32 路合路信号劣化不超过 0.88dB。

4.对实际环境因数影响下的数字信道化器进行仿真。结果表明,数字信道化器抗信号量化误差性能良好。在信号频偏、信道增益、信道泄漏的影响下,信号失真较小。在 BPSK 调制方式下,误码率为 10⁻³ 时,8 比特量化的 4 路合路信号误码率劣化 0.5dB。子信道信号的泄漏小于-95dB。

5.在滤波器组的实现中,采用了单乘法器/累加滤波器的优化设计方法,且对数字信道化器分路和合路模块进行 FPGA 设计,并验证了设计的正确性。仿真结果表明,分路/合路模块所需乘法器数量减少至 140 个。

关键词: 柔性转发器, 原型滤波器, 数字信道化, FPGA

论文类型:应用基础技术

ABSTRACT

Based on digital channelized technique, wideband flexible transponders allow special operations of non-uniform broadband signals without demodulating, which have been received from satellite, such as extract, reconstruction and digital signal processing. Because of their simple and efficient structure, flexible processing method and low compatibility, wideband flexible transponders are considered to be the efficient payload of next generation wideband satellite communication systems. Digital channelizer is one of the core components of wideband flexible transponders.

In this thesis, efficient structure of digital channelizer and prototype filter are researched intensively, and the design of digital channelizer based on FPGA and its performance simulation are given.

The author's main works are outlined as followed:

- 1. An efficient structure of digital channelizer is come up. This kind of structure is not only simple and flexible for transporting signals but also easy to implement on hardware. It is demonstrated that multimedia signals in different standards can be transported in such systems carrying this kind of digital channelizer, and that complexity of whose structure is one-thirtieth compared to the traditional tree-structure.
- 2. Prototype filter based on the classical Frequency Sampling (FS) method is designed and computer simulation is provided. Simulation results show that the designed prototype filter has a good property in passband, and that magnitude dip rapidly and reach -35dB in stopband.
- 3. Based on the above achievements, system level simulations of digital channelizer which includes the performances of analyzing and synthesizing non-uniform broadband signals are done, and they show that, when BER is 10⁻³, SNR of 2-combined signals, 4-combined signals and 32-combined signals modulated by BPSK degrades less than 0.15dB, 0.19dB and 0.88dB.
- 4. Besides, the performances of digital channelizer under practical factors are also

西安电子科技大学硕士学位论文

simulated. Results indicate that this kind of digital channelizer has prefect properties

against frequent offsets, quantization errors, channel gains and power leakage of signals.

Modulated by BPSK, SNR of 4-combined signals, which are quantified by 8 bits,

degrades no more than 0.5dB, when BER is 10⁻³. Power leakage of signals which go

through the digital channelizer is less than -95dB. Moreover, the performances change

little when signals offseted and quantified.

5. Programed on FPGA, analyzer and synthesizer are designed with MAC-FIR filters as

an optimization method in the design of filterbanks. And their simulations show that

only 140 multipliers are needed in each analyzer or synthesizer.

Keywords: Wideband Flexible Transponder, Prototype Filter, Channelize, FPGA

Type of Dissertation: Applied Basic Research

IV

插图索引

图 2.1	星载柔性转发器结构图	5
图 2.2	FDMA 系统地面和空中通信构成	6
图 2.3	信道化技术对用户资源的基本分配情况	7
图 2.4	滤波器组树形结构模型	7
图 2.5	用户信号为非均匀信号情况下频域占用情况	8
图 2.6	滤波器组树形结构的改进形式	8
图 2.7	由原型滤波器产生的复带通滤波器组	9
图 2.8	树形结构中3路合路信号的滤波处理	9
图 2.9	滤波器多相分解过程	11
图 2.10	平行结构的 M 通道滤波器组	12
图 2.11	整带抽取形象说明	
图 3.1	柔性转发器频带占用情况	15
图 3.2	分路器实现结构图	17
图 3.3	分路器的高效结构	
图 3.4	数字信道化器原型结构	17
图 3.5	合路信号频域边界混叠产生过程	
图 3.6	数字信道化器改进结构	19
图 3.7	数字信道化器高效实现框图(滤波器因果结构)	19
图 3.8	原型滤波器频域特性	
图 3.9	原型滤波器各多相分量 $E\left(z^{2}\right)$ 幅度特性	22
图 3.10	原型滤波器及单路信号示意图	
图 3.11	原型滤波器及多路合路信号示意图	23
图 3.12	2 路合路的滤波器互补拼接	24
图 3.13	各种合路信号误码率曲线对比(其他路为零)	25
图 3.14	不同带宽信号误码率曲线对比(其他路为单路信号)	26
图 3.15	32 路合成信号数据长度误码率曲线的对比	26
图 3.16	量化前后信号波形对比	27
图 3.17	4 路合路信号 8 比特量化的性能	
图 3.18	频偏对柔性转发器的影响	29
图 3.19	单路信号的频谱泄漏特性	30
图 3.20	各子信道受其他信道信号功率泄露的情况	30

西安电子科技大学硕士学位论文

图 3.21	第9路有信号,其他路没有信号时子信道上的功率泄露情况	. 31
图 3.22	不同滤波器长度对 4 路合路信号的影响	. 31
图 3.23	不同滤波器长度对8路合路信号的影响	. 32
图 3.24	不同滤波器长度对 32 路合路信号的影响	. 32
图 3.25	第 9 信道上传输单路信号且链路增益为 5dB 的频谱结构	. 33
图 3.26	单路信号链路增益范围为[-5,5]dB 时系统性能的变化情况	. 33
图 3.27	4 路合路信号链路增益为 5dB 的频谱结构	. 34
图 3.28	4 路合路信号链路增益为[-5,5]dB 范围系统性能的变化情况	. 34
图 3.29	8 路合路信号在链路增益为[-5,5]dB 变化范围内系统性能的变化情况	. 35
图 4.1	数字信道化器的 FPGA 总体结构	. 38
图 4.2	工作时钟	. 41
图 4.3	分路模块的 FPGA 设计框图	. 38
图 4.4	合路模块的 FPGA 设计框图	. 39
图 4.5	分路与合路的 FPGA 设计模块	. 40
图 4.6	分路器 FPGA 仿真结果	. 40
图 4.7	合路器 FPGA 仿真结果	. 40
图 4.8	输入 S/P 与抽取模块	. 42
图 4.9	直接型滤波器设计	. 42
图 4.10	直接型二阶滤波器设计	. 43
图 4.11	单乘法器/累加(mac)滤波器模块设计模型	. 43
图 4.12	mac_fir 模块运行过程	. 44
图 4.13	分路模块资源使用 ISE 报表	. 44

表格索引

表 3.1	滤波器设计参数	21
表 3.2	误码率为 $P=10^{-3}$ 时的系统性能损失	25
表 3.3	卫星运行参数及频偏	28

符号对照表

符号	符号名称
$\sum (\cdot)$	求和运算
$(.)^n$	幂运算
$\left(.\right)^{*}$	共轭运算
[.]	向下取整运算
$\sqrt{.}$	开根号运算
.	求绝对值运算

缩略语对照表

FDMA Frequency Division Multiple Access 频	页 分多址
TDMA Time Division Multiple Address 时	寸分多址
CDMA Code Division Multiple Access 程	3分多址
MF-TDMA Multi-Frequency Time Division Multiple Access 多	另 频时分多址
WGS Wideband Global Satcom 宽	2000 2007 20
QMF Quadrature Mirror Filter	E交镜像滤波器
DFT Discrete Filter Bank 离	哥散滤波器组
DCT Discrete Cosine Transformation 离	哥散余弦转换
MDFT Modified Discrete Filter Bank 改) 进的离散滤波器组
VDSL Very High Speed Digital Subscriber Line 甚	甚高速数字用户环路
FPGA Field Programmable Gate Array 现	见场可编程门阵列
RCST Return Channel Satellite Terminal	回传信道卫星终端
NCC Network Control Center	网络控制中心
GEO Geo-Synchronous Orbit 地	也球同步轨道
EXC Exchange Character 交	で換信令
ACK Acknowledgement Character 确	角认字符
FDM Frequency Division Multiplexing 频	页分复用
ICI Inter Carrier Interference 载	战波间干扰
FFT Fast Fourier Transform 快	快速傅里叶变换
IFFT Inverse Fast Fourier Transform 快	快速傅里叶逆变换
BPSK Binary Phase Shift Keying	二相相移键控
A/D Analog to Digital 模	莫拟数字转换
D/A Digital to Analog 数	女字模拟转换
I/O Input/Output 输	俞入/输出
FS Frequency Sampling 频	顶域采样

目录

摘要I
ABSTRACT
插图索引v
表格索引
符号对照表 IX
缩略语对照表 X
目录xm
第一章 绪论1
1.1 研究工作背景及其意义
1.2 数字信道化技术发展概况2
1.3 研究工作的主要内容及论文章节安排3
第二章 数字信道化器及其相关理论 5
2.1 星载柔性转发器的基本结构5
2.2 柔性转发器在多波束 FDM 卫星通信系统中应用
2.3 数字信道化技术基本原理7
2.3.1 滤波器组的树形结构及其改进结构7
2.3.2 滤波器组的多相分解方法
2.3.3 数字信道化技术的精确重构与非精确重构条件11
2.4 数字信号的整带抽取12
第三章 非均匀数字信道化器设计及仿真15
3.1 数字信道化器参数设计15
3.2 数字信道化器设计15
3.2.1 原型结构15
3.2.2 修改结构18
3.2.3 高效实现结构19
3.3 工程实现的原型滤波器设计20
3.3.1 原型滤波器设计20
3.3.2 原型滤波器对不同带宽信号的影响23
3.4 数字信道化器的非均匀分路和合路性能仿真24
3.5 实际环境因素对数字信道化器性能影响及其仿真27
3.5.1 量化对数字信道化器性能的影响27

西安电子科技大学硕士学位论文

3.5.2 频偏对数字信道化器性能的影响28
3.5.3 数字信道化器中信道泄漏对信号的影响29
3.5.4 链路增益对数字信道化器性能的影响32
第四章 数字信道化器的 FPGA 设计 37
4.1 数字信道化器的 FPGA 总体结构设计37
4.2 时钟的产生
4.3 分路/合路模块的 FPGA 设计 39
4.4 数据缓存模块 41
4.5 滤波器模块设计 42
4.5.1 一般设计方法42
4.5.2 优化设计方法42
4.5.3 仿真结果 43
第五章 总结与展望45
5.1 研究结论45
5.2 研究展望45
参考文献47
致谢51
作者简介53

第一章 绪论

1.1 研究工作背景及其意义

在信息化时代,通信方式越来越多,信息交换速度也越来越快。同时,人们对信息交换手段的需求也越来越多。从有线通信到无线通信,从无线通信到无线数字通信,通信系统正是沿着这一趋势发展、变化^[1]。当前,个人无线通信和宽带移动通信成为现代通信的主流,其中,全球通信的无缝覆盖必不可少^[2]。考虑组网成本和技术难度,卫星通信成为全球通信的首选。与传统的地面移动通信方式相比,卫星通信具有覆盖面积广、传输距离远、容量大、业务种类多样、方式灵活、稳定可靠等优点^[3]。

卫星通信中,不同用户在同一信道上进行数据传输时,需要有区分不同用户数据的方法,这种区分的方法叫多址技术。按不同的区分方式,多址技术可分为频分多址(FDMA)、时分多址(TDMA)、码分多址(CDMA)及相互结合的多址方式^[4]。其中,多频时分多址(MF-TDMA)是频分多址与时分多址技术的结合,为目前宽带卫星通信系统的主流技术。这种多址方式对不同的用户群划分不同的频带资源,对每段频带资源又按照时隙的不同划分给同用户群中不同的用户,从而在频率和时间上对用户传输的信息进行区分。与传统的 TDMA 方式相比,MF-TDMA 方式具有更强的兼容性、更多的业务种类和更丰富的用户资源分配方式,适合应用在宽带数据传输的卫星系统上^[5]。

为了适应宽带数据远距离传输和多样性的需求,传统的卫星通信系统必需扩展其兼容性和灵活性,半再生式星上处理宽带卫星系统应运而生。柔性转发器是半再生式星上处理宽带卫星系统的有效载荷,其实质是把多个连续频带上并行传输的信道组合起来,利用联合处理和传输的方法,达到在不对信号进行解调的基础上,对用户信号进行包括交换在内的数字信号处理操作的中继转发器。美国宽带全球卫星系统(WGS)^[32]便是柔性转发器的一个典型的例子,它实现了对不同类型用户数据的交换、透明转发等功能。

然而 WGS 的详细参数和关键技术并未对外公开,此新兴的宽带卫星传输系统和柔性转发器的技术引起了众多通信学者的关注和研究。近年来,不同的技术和实现方式相继被提出。研究者主要关注柔性转发器的结构和原型滤波器设计这两个方面,而早期论文对结构研究较深入,近期相关文献对原型滤波器的设计讨论甚多,主流有 Parks-McClellan 设计法^[6]、滤波矩阵设计法^[8]、最优化设计法^[13]等,研究目的主要在于限制滤波器通带和阻带抖动,实现最理想的精确完全重构发送

信号功能。

本文提出了一种星载柔性转发器的数字信道化器具体实现结构,并对文献^[5]提出的原型滤波器设计方法进行详细研究和计算机仿真。这种实现方式大大减少了原型滤波器的阶数,从而降低了柔性转发器的实现复杂度。最重要的是,结合这种实现结构和原型滤波器的数字信道化器,能达到甚至优于精确重构型数字信道化器的性能。

1.2 数字信道化技术发展概况

多址技术早在通信理论建立初期便有所发展,最早可追溯到模拟通信时代。 频分多址(FDMA)技术是其中最为简单的多址方式。数字信道化技术是 FDMA 的一种典型实现方法。数字信道化技术又称为滤波器组技术,在其发展的过程中 对数字信号处理领域,特别是多速率信号处理影响巨大,同时得到了众多通信研 究者的重视。

数字信道化技术于上世纪 70 年代被提出。首先被提出的是简化的两通道正交 镜像滤波器组,其能够很好的分离接收信号中高频与低频分量。然而,除了分离 的信号单一,不完全等缺点,它还存在通道数过少的问题,即便使用级联的扩展 结构,也因为复杂度和阶数过高等因素,因此未被广泛应用于实际系统当中。

1987年,Vaidyanathan P.P. 在其博士论文^[8]中运用多相滤波器组分解方法,把多通道的滤波器组结构用矩阵形式表示并进行了优化。他以矩阵的角度提出了伪正交镜像滤波器组(QMF)对接收信号完全重构与非完全重构的条件,理论上解决了多通道滤波器组的信号分离单一,不完全等问题,奠定了此领域的研究基础。然而,Vaidyanathan 仅给出数字信道化的矩阵表示形式,并未给出此技术完全重构的具体实现结构。此后,在 Vaidyanathan 的研究基础上,众多学者对此技术进行研究,提出了很多有效的实现和优化结构,其中最著名有复调制(DFT)滤波器组,离散余弦(DCT)滤波器组结构及其对应的改进结构。另外,对相应结构对应的原型滤波器设计在持续进行,但仍处在传统的滤波器设计范畴,且多与滤波器组结构分离独立设计,进展较慢。

1999 年,Vaidyanathan 的学生 Karp,Heller 和德国通信学者 Fliege 合作,在总结 80 年代此领域的成果的基础上,分别在文献[11]和[16]中对改进的复调制(MDFT)滤波器组结构和性能进行详细研究和讨论,并在文章的最后确定了此技术的可实现结构且给出此结构的性能。后人多在此基础上进行研究和扩展。与此同时,研究者多着眼于 8 通道和 16 通道的研究,原型滤波器也是基于这样的场景设计的,且取得较大突破。

经过后续的研究和探索, G. cherubini 在 2002 年发表了完整的关于滤波器组技

术应用于非均匀用户协议线(VDSL)系统上的研究论文,并在论文章对比了正交 频分复用(OFDM)系统和滤波器组系统的性能和实现复杂度、提出仅需在用户接 收端配置单抽头的信道均衡器即可很好地解决因信号频偏、多径等引起的信号失 真问题。他还预言,应用这种技术的信道化系统能很好的应用与无线通信网络中。这一论文发表以后,引起了广泛的关注,他的预言也在随后被证实。

2004年,Wajih A. Abu-Al-Sand 和 G.L. Stuber 将此技术应用至软件无线电平台中,且详细的论述了具体提取接收信号中特定非均匀带宽信号的有效方法,给出理论推导严密的表达式,并提出运用格型滤波器优化方法和 PM 滤波器设计方法结合,设计具有完全重构的原型滤波器。这一论文的出现,标志着数字信道化技术的成熟^[6]。

随着此技术的成熟,许多应用此技术的系统相继出现,前述 WGS 便是其中最为成功的例子。文献[20]则参考了 Wajih 的设计方法,成功的对数字信道化技术进行 FPGA 设计和实现,并设计出高达 18533 阶的完全重构原型滤波器。

1.3 研究工作的主要内容及论文章节安排

本文以基于 MF-TDMA 多址方式的非再生式宽带数据传输卫星通信系统为背景,针对星载柔性转发器中数字信道化器的实现结构和滤波器设计方法进行讨论,并在不同实际环境因数的影响下,对数字信道化器的性能进行研究和仿真验证,最后对其进行 FPGA 设计。

内容安排包括以下几个方面:

第一章: 主要介绍了本文的研究背景以及国内外相关技术的发展状况,并概括性地介绍本文研究的主要内容。

第二章:首先,介绍由数字信道化器组成的柔性转发器的基本结构,以及其在多波束 FDM 系统中的应用;其次,简要概述数字信道化技术的基本原理,并对数字信道化技术接收信号的精确重构与非精确重构条件进行了讨论;最后,介绍了整带抽取信号处理的原理。

第三章:首先,推导了数字信道化器的优化实现结构;然后,在总结原型滤波器设计方法的基础上,对文献[5]所介绍的频域采样设计法进行详细讨论和研究;最后,分别对数字信道化器非均匀分路和合路性能和在不同实际环境因素下的性能进行研究和仿真验证。

第四章:对数字信道化器的各个关键模块进行了FPGA设计和验证。

第二章 数字信道化器及其相关理论

2.1 星载柔性转发器的基本结构

柔性转发器是参考美国宽带全球卫星系统(WGS)的概念,基于数字信道化 技术,应用宽带滤波器组理论、多采样率数字信号处理理论、滤波器组的多相分 解方法、软件无线电实现方法等,提出的一种适用于宽带非均匀带宽信号传输、 可进行星上数字信号处理的非再生式透明转发卫星中继器,是未来宽带卫星系统 的有效载荷之一。这种转发器及其相关技术,可应用于宽带移动卫星通信系统、 移动通信系统等领域。




图2.1 星载柔性转发器结构图

图 2.1 中,射频接收模块包括下变频、低噪声放大器等模块;射频发射模块包 括上变频、功率放大等模块;实线框内结构为数字信道化器组,包括 16 个数字信 道化器;虚线框内结构为数字信道化器,包括分路器和合路器;交换模块为电路 交换矩阵, 支持 16 个波束覆盖区域、每个覆盖区域 48 路用户样点数据波束间实 时交换。

数字信道化器为柔性转发器的基本组成单元之一,实现对特定波束覆盖区域 内接收信号的分路与交换后信号的合路功能。它通过与交换模块的结合,实现各 波束覆盖区域内, 所有用户信号的交换。

2.2 柔性转发器在多波束 FDM 卫星通信系统中应用

尽管柔性转发器可应用于移动无线通信等领域,但本文所设计的柔性转发器 主要应用于多波束 FDM 卫星通信系统中的,其适用于一般的 FDMA、MF-TDMA 卫星通信体制中,其通信控制流程和资源管理分配概述如下:

基于星上柔性转发器的 FDMA 系统构成如图 2.2 所示。系统主要由用户、地 面终端 RCST、地面控制中心(NCC)、同步地球卫星(多波束 GEO 卫星)构成。

卫星不同波束覆盖不同的服务区域,每个服务区域由多个服务小区构成,小区内有若干个 RCST。图 2.2 中只简单显示 2 个通信服务小区。




图2.2 FDMA系统地面和空中通信构成

对于地面覆盖区域(或覆盖地域)内的小区,RCST作为该小区的基站,设有缓冲区用于存储该小区内用户发送过来的信息。同时,RCST设有不同的空中接口,用于接收不同用户不同类型的信息,并转换为用于发送的统一格式信息。

假设小区 1 和小区 2 需要进行通信,两小区内用户总带宽小于 125MHz。通信建立过程如下:

- (1) 小区 1 内 N 个用户发送传输请求至 RCST1, 告知 RCST1 需要传送数据的目的地和数据量大小(需求带宽大小)等信息。
- (2)接收到相应信息后,RCST1 向卫星发射信令信息,同时接收用户 1-N 的数据并存储在数据缓冲区中。卫星把接收到的信令信息转发至 NCC。NCC 收到相应信令信息后,按资源调度算法统一安排全网资源管理分配方式、接入时刻和交换流程。假设信道空闲,允许 RCST1 接入,NCC 发送相应接入 ACK 信号和交换分配 EXC 信号至卫星,由卫星转发至 RCST1。
- (3) RCST1 接收到接入允许 ACK 信号后,把用户 1-N 各种数据格式转换为 统一适合传输的格式,并根据 NCC 返还的信息把不同用户的信号调制到基带内相 应的频带上(实际带宽为 166.4MHz,参见第三章),组成基带 FDM 信号。基带信号调制至射频载波上发送出去。
- (4) 卫星接收到 RCST1 发送的信号,进行柔性转发处理,即分路成 48 路基带信号,送到电路交换模块。电路交换模块读取 EXC 信号,控制空时交换控制寄存器,对样点信号进行交换,并把交换后信号送至卫星相应的合路模块重新组合

成 FDM 信号并向 RCST2 发送,同时返回给 NCC 相应转发完成的信令。

(5) RCST2 收到卫星发射的信号后,对其进行滤波和解调等处理还原成基带信号,送到不同的空中接口处,由不同的空中接口进行数据格式转换等操作,最终发送到对应的用户终端。完成后 RCST2 还需要发送"转发完成信令 ACK"至卫星,然后卫星将它转发到 NCC,告知 NCC 数据传输过程完成。

2.3 数字信道化技术基本原理

2.3.1 滤波器组的树形结构及其改进结构

数字信道化技术是一种新型的多址技术实现方式。它基于 FMDA 多址方式,通过对连续频带进行划分来区分不同用户的信号,并达到对频带资源充分利用的目的。其基本过程如下:把信道按频率划分,不同的子载波信号调制到相应的信道上传输,严格限制各个信道信号的带宽,保证各个信道互不重叠的条件下,更有效的传输数据^[7]。这种划分方法,相当于频分多路(FDM)信号在连续的频带上相继排列,并满足正交性,避免了信道间的相互干扰(ICI),如图 2.3。效果上看,它相当于一组信道有序地排列起来,组成信道簇。具体实现方案为:各用户发送信号调制到相应的信道上,接收端通过在对应信道上设置性能良好的带通滤波器,分别对接收信号进行滤波处理。这种信道化实现结构成为滤波器组的树形结构,如图 2.4 所示。




图2.3 信道化技术对用户资源的基本分配情况




图2.4 滤波器组树形结构模型

作为一个物理可实现系统,图 2.4 所示系统存在以下两个主要的问题:

(1)需设计的带通滤波器数量多,且设计难度大。由于各个子信道之间良好的无 ICI 特性是由用户发射机工作频率和系统固有的带通滤波器共同决定的。对于

实际系统来说,带通滤波器正是物理实现的关键,而其性能的好坏也是系统优劣的评价标准之一。当用户数量M较大(M>64)时,所需滤波器为 $2\times M$ 个。且基于系统中频(500MHz-2GHz)工作频率的不同,滤波器往往需要设计成中频连续排列、性能相当的带通滤波器组。众所周知,随着载波中心频率的升高,达到相同的通带和阻带性能,要求带通滤波器的阶数越高。另外,各用户数据速率不匹配即非均匀带宽的情况下(如图 2.5),滤波器的种类亦不相同。综上所述,一般的滤波器设计方法难以应用于滤波器组的树形结构中。




图2.5 用户信号为非均匀信号情况下频域占用情况

(2)数字信号处理模块处理速率过高。根据数字信号处理理论,图 2.4 中,滤波器输出的信号有效带宽是接收信号带宽的1/N,其速率却与接收信号相同。从频带利用率和硬件实现的角度看,这种结构造成资源极大的浪费。另外,硬件(如 FPGA)内部处理速度过高容是,系统易出现不稳定、逻辑运算出错等情况,影响系统的可靠性。

针对以上第二点,在滤波器组后加上参数为M 的抽取模块,如图 2.6 所示。加入抽取模块后,进入数字信号处理模块的信号带宽和速率变为原来的1/M,且不损失用户信号的信息。




图2.6 滤波器组树形结构的改进形式

为了解决方案中第一点问题,可设计一个性能较好的低通滤波器,其他滤波器均由此低通滤波器频移得到,频移过程如图 2.7。这种方法使滤波器的数量不随子信道增加而变化,且各带通滤波器频域响应特性与所设计的低通滤波器的特性相同。这种低通滤波器称为原型滤波器,本质是在数字域进行设计,以低的滤波阶数换取较高的滤波性能。




图2.7 由原型滤波器产生的复带通滤波器组

各信道分路滤波器 $H_k(z)$ 和合路滤波器 $G_k(z)$ 可由式 (2-1) 得到:

$$\begin{cases}
H_{k}(z) = H_{0}(zW_{M}^{k}) &, k = 1, 2, \dots, M - 1 \\
G_{k}(z) = G_{0}(zW_{M}^{k}) = MH_{0}(zW_{M}^{k}) &, k = 1, 2, \dots, M - 1
\end{cases}$$
(2-1)

式中 $W_M = e^{-j\frac{2\pi}{M}}$, M 为补偿抽取模块功率损失的系数。

表示 $W_M = e^{-M}$, M 为 不 因 我 医 因 我 要 我 是 我 是 $H_k(z)$, $k = 1, 2, \cdots$, M - 1 为 $H_0(z)$ 沿 频 率 轴 平 移 $k \times (2\pi/M)$ 的 结 果, 它 们 覆 盖 系 统 整 个 工 作 频 带 。

这种结构可通过对滤波器过渡带特性的设计,实现对占用不同频带宽度的信号(非均匀带宽信号)提取和组合。例如,一个用户带宽占3个信道的信号,幅频响应前、中、后3个部分分别由3个幅频响应相同的滤波器滤出,如图2.8所示。




图2.8 树形结构中3路合路信号的滤波处理

综上所述,应用滤波器组树形结构的数字信道化技术以及后续应用此技术的柔性转发器能很好的解决前述两大实现难题。然而,这种设计在数字域进行,所设计带通滤波器系数为虚数。在实际硬件中,特定长度的 01 数串不能表示虚数,因此需使用等效方法将滤波器组的系数映射到实数域,硬件实现是可用实部模块和虚部模块联合来表示虚数及运算。可在改进的树形结构中引入滤波器的多相分解方法。

2.3.2 滤波器组的多相分解方法

多相分解是多抽样率信号处理中的一种基本方法。多相分解也称为多相表示, 是将数字滤波器的转移函数 H(z) 分解成若干个不同相位的组合的一种方法。

在数字信号处理理论中,FIR 滤波器 h(n) 的 Z 变换可表示为:

$$H(z) = h(0)z^{0} + h(0)z^{1} + \dots + h(M-1)z^{M-1}$$
(2-2)

即

$$H(z) = \sum_{n=0}^{N-1} h(n) z^{-n}$$
 (2-3)

其中,N 为数字滤波器的阶数^[9]。

多相分解 I 型分解将滤波器系数分成 M 组,并进行顺向重新排列。设 $M \times L = N$, L 为正整数,则上式可改写为:

$$H(z) = h(0)z^{0} + h(M)z^{-M} + \dots + h[(L-1)M]z^{-(L-1)M}$$

$$+h(1)z^{-1} + h(M+1)z^{-(M+1)} + \dots + h[(L-1)M+1]z^{-(L-1)M-1}$$

$$+h(2)z^{-2} + h(M+2)z^{-(M+2)} + \dots + h[(L-1)M+2]z^{-(L-1)M-2}$$

$$\vdots$$

$$+h(M-1)z^{-(M-1)} + h(2M-1)z^{-(2M-1)} + \dots$$

$$+h[(L-1)M+M-1]z^{-(L-1)M-(M-1)}$$

$$= \sum_{n=0}^{L-1} h(nM+0)(z^{M})^{-n} + z^{-1} \sum_{n=0}^{L-1} h(nM+1)(z^{M})^{-n} + \dots$$

$$+z^{-(M-1)} \sum_{n=0}^{L-1} h(nM+M-1)(z^{M})^{-n}$$

$$(2-4)$$

令

$$E_k(z^M) = \sum_{n=0}^{L-1} h(nM+k)(z^M)^{-n}, k = 0, 1, ..., M-1$$
 (2-5)

则有

$$H(z) = \sum_{k=0}^{M-1} z^{-k} E_k(z^M)$$
 (2-6)

公式 (2-5) 为滤波器 H(z) 的 I 型多相分解, $E_k(z^M)$ 为 H(z) 的多相分量[10]。相对的,多相分解 II 型将滤波器系数项逆向重新排列,参照 I 型分解,将 M-1-k 代替 k,则有

$$R_{M-1-k}(z^M) \triangleq \sum_{n=0}^{L-1} h(nM+k)(z^M)$$
 , $k = 0,1,\dots,M-1$ (2-6)

$$H(z) = \sum_{n=0}^{M-1} z^{-(M-1-k)} R_m(z^M)$$
 (2-7)

观察E(z), R(z)的 $h_1^{(E)}(n)$, $h_1^{(R)}(n)$ 。

$$\Leftrightarrow h_1^{(E)}(n) = h(nM-1), \quad h_1^{(R)} = h(nM+M-1-l),$$

则:

$$\begin{split} h_0^{(E)}(\mathbf{n}) &= \left\{h_0, h_4, h_8, h_{12}, \cdots\right\}, h_0^{(R)}(\mathbf{n}) = \left\{h_3, h_7, h_{11}, h_{15}, \cdots\right\} \\ h_1^{(E)}(\mathbf{n}) &= \left\{h_1, h_5, h_9, h_{13}, \cdots\right\}, h_1^{(R)}(\mathbf{n}) = \left\{h_2, h_6, h_{10}, h_{14}, \cdots\right\} \\ h_2^{(E)}(\mathbf{n}) &= \left\{h_2, h_6, h_{10}, h_{14}, \cdots\right\}, h_2^{(R)}(\mathbf{n}) = \left\{h_1, h_5, h_9, h_{13}, \cdots\right\} \\ h_3^{(E)}(\mathbf{n}) &= \left\{h_3, h_7, h_{11}, h_{15}, \cdots\right\}, h_3^{(R)}(\mathbf{n}) = \left\{h_0, h_4, h_8, h_{12}, \cdots\right\} \end{split}$$

滤波器多相分解的过程如图 2.9。




图2.9 滤波器多相分解过程

讨论至此,支持非均匀带宽信号的数字信道化技术可进行高效实现。

2.3.3 数字信道化技术的精确重构与非精确重构条件

图 2.10 为滤波器组的并行排列结构, 称为平行结构 M 通道滤波器组。根据多采样率信号处理理论, 有以下关系式:

$$V_k(z_1) = H_k(z_1)X(z_1) \tag{2-9}$$

$$U_{k}(z_{2}) = \frac{1}{M} \sum_{l=0}^{M-1} H_{k}(z_{1}W_{M}^{l}) X(z_{1}W_{M}^{l})$$
(2-10)

$$\hat{V}_k(z_1) = U_k(z_2) \tag{2-11}$$

$$\hat{X}_{k}(z_{1}) = \sum_{k=0}^{M-1} G_{k}(z_{1}) \hat{V}_{k}(z_{1})$$
(2-12)

其中, $z_2 = z_1^M$,分别代表信号在不同点处的采样率的z变换因子。综合以上四式得:

$$\hat{X}_{k}(z_{1}) = \sum_{l=0}^{M-1} X(z_{1}W_{M}^{l}) \frac{1}{M} \sum_{l=0}^{M-1} H_{k}(z_{1}W_{M}^{l}) G_{k}(z_{1})$$
(2-13)

令

$$A_{l}(z_{1}) \triangleq \frac{1}{M} \sum_{k=0}^{M-1} H_{k}(z_{1}W_{M}^{l}) G_{k}(z_{1})$$
 (2-14)

则

$$\hat{X}(z_1) = X(z_1)A_0(z_1) + \sum_{l=0}^{M-1} X(z_l W_M^l)A_l(z_1)$$
(2-15)

其中加号后项为其他信道对本信道的混叠分量,令其为 0 则可消除误差。信号精确重构并不要求信道间无混叠,仅要求输出与输入满足一定的对应关系。

所谓的滤波器组的精确重构特性是指信号经过对应的信道后,相位与幅度无

失真且子带之间混叠互补,达到输出信号除了幅度和时延外与原信号无差别,即满足 $\hat{x}(n) = cx(n-n_0)$ 或 $\hat{X}(z_1) = cz^{n-n_0}X(z_1)$ [8][11]。经过推导,精确重构需满足等式 $R(z)E(z) = z^{-\Delta}I$,即整个滤波器组为一个全通延时网络。精确重构特性对的原型滤波器设计要求高,如较高的滤波阶数、较长的滤波器拖尾。应用这种特性的系统利用各信道滤波器的拖尾(即在其他子信道的泄漏)的相互互补特性达到精确重构的目的。

在实际工程中,往往存在频偏、多径、时延、非线性带外泄漏、加窗、有源器件非线性特性等使信号波形的因素。它们往往使信号产生较大的失真。即使在系统中应用精确重构的滤波器组,输出信号亦会有误差。为了达到工程目标,则需要提高原型滤波器的设计要求,如提高滤波器阶数,从而提高了系统实现的复杂度。




图2.10 平行结构的M通道滤波器组

为了解决这个问题,可选择满足近似重构条件的滤波器设计方法。近似重构方法要求滤波器在通带内幅度特性平整且相位线性,通带外达到足够大的功率衰减,并忽略滤波器拖尾(将其看作噪声),仅要求在相邻信道或相邻几个信道之间实现互补即可^{[7][11]}。这种设计方法,输入信号和输出信号不满足上述幅度和时延关系,出现信号失真或性能损失。但从工程实现的角度,只要信号失真度在一定范围内,即可通过提高信号发送功率、选用更好线性放大器器件、加装噪声消抖模块等方法弥补这种损失。

第三章星载柔性转发器中的数字信道化器是应用近似重构的方法设计的。具体设计思想和设计过程见 3.2 节。

2.4 数字信号的整带抽取

基于数字信道化技术的树形结构本身不包含数字信号处理模块,因此并不关心其对信号的处理方式,只要告知信号处理模块的设计者各信道输出信号形式即可。例如,输出信号为零中频基带高通信号,而信号处理模块设计者已有相应信号信息,则可在所设计的低通信号处理模块前后加入相应的移频运算即可。此方

法对于包括交换模块在内的所有数字信号处理模块均适用。但从通用化设计原则 上看,输出信号为低通信号更具通用性,更容易与其他模块兼容。




图2.11 整带抽取形象说明

当 M=64,带通信号带宽满足其最高和最低频率是信号带宽的整数倍的条件时,带通滤波器与抽取器的组合为整带抽取结构 $[^{12}]$,输出信号均为低通信号。形象描述可见图 2.11。其中,H(z)为低通滤波器,H(z)与 $W_D^{(2\pi/D)^{2n}}$ 组合为带通滤波器。虚线框表示运算的优先结合顺序。根据信号的流向和乘法结合律可得出以下结论:信号先通过带通滤波器然后经过抽取器的输出的过程,等效于先把信号频率移动到基带后通过抽取器的过程。因此,树形结构输出应为低通信号。

第三章 非均匀数字信道化器设计及仿真

3.1 数字信道化器参数设计

数字信道化器是组成星载柔性转发器的关键部分。然而,根据支持的功能和 业务量不同,数字信道化器的实现方法也各不相同。

本文所研究的数字信道化器为特定波束覆盖地域内用户提供通信服务,有效子信道数为48,所占基带带宽为125MHz,频带占用情况如图3.1 所示。

另外,本文对数字信道化器的部分设计参数做了限制,具体如下:

- (1) 卫星通信系统工作频率为上行 16GHz,下行 12GHz。
- (2)卫星各波束工作带宽,即数字信道化器带宽为125MHz。
- (3) 数字信道化器有效子信道数为48。
- (4) 子信道间隔为 2.6MHz。
- (5) 子信道间保护间隔为340kHz。
- (6) 用户可使用任意相邻子信道进行数据传输。

为方便说明,本文约定子信道排布方式为: $[-f_s/2, -f_s/2+2.6]$ *MHz* 所在频带区域为子信道 1(f_s 为采样频率), $[-f_s/2+2.6, -f_s/2+5.2]$ *MHz* 所在频带区域为子信道 2,依次类推。为了便于 FFT 实现,假定整个频带有 64 个信道,而用户占用子信道 9 至子信道 56。




图3.1 柔性转发器频带占用情况

3.2 数字信道化器设计

3.2.1 原型结构

综合 2.1 和 2.2 节的分析,参考软件无线电系统中对多频信号的处理^[12],数字信道化器使用近似重构的方法的多频信号处理器。具体推导如下:

将(2-1)代入(2-13)得

$$\hat{X}(z) = \sum_{l=0}^{M-1} \left[\sum_{j=0}^{M-1} H(zW_M^i) H(zW_M^{l+i}) \right] X(zW_M^i)$$
(3-1)

H(z)的数字域通带截止频率为 $\frac{\pi}{M}$,即满足

$$H(e^{j\omega}) \approx 0 \quad , \frac{2\pi}{M} \le \omega \le \pi$$
 (3-2)

且有 $W_{M}^{M-1}=W_{M}^{-1}$,则可得

$$\hat{X}(z) \approx \sum_{i=0}^{M-1} H(zW_M^i) \sum_{l=-1}^{1} H(zW_M^{l+i}) X(zW_M^l)$$
(3-3)

理想滤波器是一个标准的矩形窗,它对每个子信道的信号均可精确滤出和重新合成,不存在失真、混叠等现象。但实际中,由于滤波器总会存在过渡带(如图2.7)。因此对每个子信道进行滤波时,会在信道边缘产生信号失真和引入带外干扰。式(3-3)中,对于第i个子信道,滤波器 $H_i(z)$ 与 $H_{i-1}(z)$ 、 $H_i(z)$ 与 $H_{i+1}(z)$ 相接处,滤波器滚降使得信号产生失真。对信号进行临界下采样时,便会出现数字信号处理的经典问题,即信号边缘 π 处有混叠失真,而这种混叠失真只由 $G_i(z)$ 滤波输出。这使得输出信号 $\hat{X}(z)$ 产生了失真,故不精确等于X(z)。因此,这种数字信道化器为近似重构型信道化器。但在滤波器阻带衰减足够大的情况下,数字信道化器的近似重构特性对系统性能影响较少。

将 $H_0(z)$ 以多相分解 I 型表示,并用 zW_M^k 代替 z 得:

$$H_{k}(z) = \sum_{l=0}^{M-1} z^{-l} W_{M}^{-kl} E_{l}(z^{M} W_{M}^{kM}) = \sum_{l=0}^{M-1} z^{-l} W_{M}^{-kl} E_{l}(z^{M}), k = 0, 1, \dots, M-1$$
(3-4)

将式(3-4)成矩阵的形式:

$$H_{k}(z) = \begin{bmatrix} 1 & W_{M}^{-k} & W_{M}^{-2k} & \dots & W_{M}^{-(M-1)k} \end{bmatrix} \begin{bmatrix} E_{0}(z^{M}) \\ z^{-1}E_{1}(z^{M}) \\ z^{-2}E_{2}(z^{M}) \\ \vdots \\ z^{-(M-1)}E_{M-1}(z^{M}) \end{bmatrix}$$
(3-5)

各信道组合有以下矩阵形式:

$$\begin{bmatrix} H_{0}(z) \\ H_{1}(z) \\ H_{2}(z) \\ \vdots \\ H_{M-1}(z) \end{bmatrix} = \begin{bmatrix} 1 & 1 & 1 & \cdots & 1 \\ 1 & W_{M}^{-1} & W_{M}^{-2} & \cdots & W_{M}^{-(M-1)} \\ 1 & W_{M}^{-2} & W_{M}^{-4} & \cdots & W_{M}^{-2(M-1)} \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ 1 & W_{M}^{-(M-1)} & W_{M}^{-2(M-1)} & \cdots & W_{M}^{-(M-1)(M-1)} \end{bmatrix} \begin{bmatrix} E_{0}(z^{M}) \\ z^{-1}E_{1}(z^{M}) \\ z^{-2}E_{2}(z^{M}) \\ \vdots \\ z^{-(M-1)}E_{M-1}(z^{M}) \end{bmatrix}$$

$$(3-6)$$

对比矩阵形式(3-6)与 DFT 矩阵表达式可知,

$$W^* = \begin{bmatrix} 1 & 1 & 1 & \cdots & 1 \\ 1 & W_M^{-1} & W_M^{-2} & \cdots & W_M^{-(M-1)} \\ 1 & W_M^{-2} & W_M^{-4} & \cdots & W_M^{-2(M-1)} \\ \vdots & \vdots & \vdots & \cdots & \vdots \\ 1 & W_M^{-(M-1)} & W_M^{-2(M-1)} & \cdots & W_M^{-(M-1)(M-1)} \end{bmatrix}$$

$$(3-7)$$

则分路器实现结构如图 3.2:




图3.2 分路器实现结构图

根据多采样信号处理理论,多采样率器件可与线性变换器件前后可交换位置,则可推出分路器的高效处理结构,如图 3.3。




图3.3 分路器的高效结构

合路器推导与上述推到类似, 此处不再详述。分路和合路器联合组成数字信




图3.4 数字信道化器原型结构

道化器(数字信号处理为功能附加模块),如图 3.4。

3.2.2 修改结构

图 3.4 所示框图为数字信道化器原型结构,它传输只占单个子信道带宽的用户信号时,能很好地满足性能要求,然而其对带宽占多个子信道的非均匀信号(后称为合路信号)影响很大,故此结构不能作为数字信道化器实现的最终结构。分析发现,合路信号跨越了子带之间的保护频带,而这种结构并未对保护频带内的信号损失作出补偿,故产生不必要的失真。

数字信道化器处理的信号多为非均匀带宽、多速率信号。因此,修改图 3.4 所示结构是必须的。改变等效结构中上、下采样模块,将抽取模块抽取率减少一倍,以提高系统数字信号处理模块的处理速率一倍为代价,消除信号中的混叠影响,如图 3.6 所示。

具体理论分析如下:等效结构对任何信号均以"透明"方式处理,处理单元为每子信道所占频带内的信号,它将信号进行临界采样,即滤波后子信道上的信号经过抽取扩展,数字域上对应为 $[-\pi,\pi]$ 。数字信号处理理论限制信号处理的范围为 $[-\pi,\pi]$,对应频域 $[-f_s/2,f_s/2]$,而滤波器设计的过程中使用过渡带互补特性(参见 3.2 原型滤波器设计)。对于非均匀带宽信号,滤波后子信道带宽内的信号频谱比 π/M 稍宽,抽取后超出数字域边界 π 和 $-\pi$ 的信号部分均以它们为原点反折,从而产生非均匀带宽信号在每子信道频域边界上的混叠,合路后信号无法消除这种因反折而造成的加性混叠,故引起信号失真,如图 3.5 所示。带宽小于或等于单个子信道带宽的信号(称为单路信号),由于信号严格限制在子信道频带范围内,故不存在保护频带内的信号,即不产生频域边界混叠现象。




图3.5 合路信号频域边界混叠产生过程

需要说明的是,图 3.6 结构前端附加一个速率变换模块。其作用为:使采样后的 FDM 数字信号采样率与数字信道化器要求的采样率相匹配。

然而,图 3.6 所示结构分路器(即 IFFT 模块)输出信号并非低通信号,而是 奇 数 路 输 出 数 字 域 频 带 为 $[-\pi/2,\pi/2]$ 的 信 号 , 偶 数 路 输 出 数 字 域 频 带 为 $[-\pi,-\pi/2]\cup[\pi/2,\pi]$ 的信号。深入分析发现,整个推导过程中并未考虑滤波器的相位关系,它与推导过程相差一个固定的相位因子。




图3.6 数字信道化器改进结构

将 h_k (n) = h_k (n-(N-1)/2)即 H_k (z) = $z^{-((N-1)/2)}H_k$ (z) (N 为滤波器阶数)代入公式(3-3),原等效现结构 M-FFT 后多出一个相位因子 $W_M^{k\times(N-1)/2}$, $k=0,1,\cdots,M-1$ [11]。本文滤波器阶数为 1600,滤波器参数选取详细介绍见 3.3 节。

则 $W_M^{k\times(N-1)/2}$ 可进一步简化为:

$$W_{M}^{k \times (N-1)/2} = \begin{cases} 1 & , k$$
为奇数
$$W_{M}^{\pi n} = e^{-j\pi k}, k$$
为偶数 (3-8)

3.2.3 高效实现结构

综合前面讨论,数字信道化器的高效实现形式如图 3.7。




图3.7 数字信道化器高效实现框图(滤波器因果结构)

与图 2.4 所示原始信道化结构(即树形结构)相比,这种高效结构在每个子信道加入了 $\downarrow M$ 抽取模块、子信道滤波器变换为阶数更低的多相分解结构;分路和合路器增加了快速傅里叶变换模块。从整体结构角度看,数字信号进入每个子信道(分路器输入)后到各子信道输出(合路器输出)前,各模块均为低速处理模块,结合前述参数 M=64,处理速度比图 2.4 结构低 1/32 倍。从各子信道角度看,输入信号经过抽取后,带宽(采样率)降低 32 倍,既提高数字信号带宽利用率,也减少后续滤波器滤波输入数据,从而减少数字信道化器的处理时延。

这种结构在频域使用相同性能且通带连续的滤波器对接收到的信号进行滤波, 并通过规格化的子信道传输分块后的信号。对于非均匀信号,滤波后信号频谱被 分为多个不同的频带信号块,分别在对应子信道处输出;信号经过交换后,输入到相应的子信道,通过与分路相反的过程进行频域合并即重构的处理,最后合称为频分多路信号想地面发送。这种分路和合路的方法解决了信道化器无法传输多标准、非均匀带宽信号的问题,且所传输的信号失真度小。

另外,图 3.7 中 $E_k(z^2)$ 和 $R_k(z^2)$ 为原型滤波器的多相分解滤波器 $E_k(z)$ 和 $R_k(z)$ 的二阶形式。原型滤波器为数字信道化器的一个重要的部分,它的设计方法 多种多样,目前仍是热点研究领域。本文所设计的原型滤波器包含对非均匀带宽信号以及实际多种因数的考量,具体设计过程可见 3.3 节。

3.3 工程实现的原型滤波器设计

根据前面分析,原型滤波器的设计对数字信道化器性能起到至关重要的作用。由 2.3 节可知,满足精确重构条件的原型滤波器具有很高的滤波阶数,实际中很难实现。另一方面,在严格限制信道对临近信道泄漏的情况下,近似完全重构的数字信道化器性能接近甚至优于精确重构型数字信道化器的性能。本文的所研究的数字信道化器使用原型滤波器近似完全精确重构的设计方法。

本文原型滤波器设计思想如下:滤波器在相邻信道之间过渡带功率互补,且 远端效应良好,满足相邻信道之间通过互补特性达到近似无失真,并忽略滤波器 阻带泄漏(将其看作噪声),使得信号泄漏产生的影响减少至可忽略的程度。

3.3.1 原型滤波器设计

基于不同的设计思想、标准和目标,原型滤波器的设计方法也各不相同。目前主要有以下几种设计方法:

- (1) 窗函数设计法、时域采样设计法、频域采样设计法、零极点设计法、等 波纹最佳逼近设计法等。这些方法基于传统的数字信号处理理论,设计简单,但 所设计滤波器性能很大程度上取决于所选类型的性能和参数^{[13][14]}。
- (2)矩阵设计法^[8]。这种方法由 Vaidyanathan P.P. 提出,根据T(z)(T = HG)矩阵的参数约束信道条件,达到精确重构的目的。这种设计方法虽然能满足精确重构条件,但不够直观,且所设计的滤波器系数较为复杂。
- (3) Parks-McClellan (PM) 格型优化设计法^{[6][15]}。这种方法首先使用 PM 法设计满足近似重构条件的滤波器,然后利用格型优化法进行优化,最终达到精确重构的条件。这种方法为目前原型滤波器设计的主要方法,但其设计复杂度较大,格型优化初值难以确定,通带带宽难以约束,且当子信道数量较(N>1024)大时,性能下降严重。另外,其设计过程参数容易出现不收敛的情况。
- (4) 统计准则-递归设计法^[16]。这种方法根据某种准则(如 LMSE),对滤波器通带和阻带的幅度值进行计算、比较、递归,最终得出满足性能的滤波器。与

PM-格型优化设计法类似,这种设计方法也存在不收敛的情况,且设计标准、初值选取、递归步长等较难确定。

本文针对文献[5]的滤波器设计方法进行详细论述。

从数字信号处理角度上看,这种滤波器设计方法属于频域设计法。但设计过程加入滤波器组连续排布,功率互补的思想,因此,中继转发器中,这种原型滤波器对合路信号滤波的性能上也优于一般窗函数设计的滤波器。

这种设计方法选用 FIR 根升余弦滤波器作为原型,主要基于根升余弦滤波器的以下三个优点:

- (1)过渡带互补特性。数字信道化器处理对象多为非均匀带宽信号,3.2 节表明,保护带宽影响合路信号在子信道边缘处的信号频谱,而对信号频谱的其他地方影响较少。根生余弦滤波器在过度带上具有良好的互补特性,可通过调整参数等方法,设计出过渡带在保护带宽上的原型滤波器。因此,合路信号在分路后仍能通过这种特性合成成原来的信号,减少信号在保护间隔内的失真。
- (2) 阻带衰减快。根据近似完全重构条件,原型滤波器应具有很好的阻带衰减特性,即快速带外衰减和高阻带衰减特性。根生余弦滤波器相对于包括理想滤波器、Sa 函数在内的许多滤波器,阻带内的衰减快。另外,根生余弦滤波器对于加窗等操作产生的性能变化相对较小,容易物理实现。
- (3)设计简单。根生余弦滤波器特性可由公式得出,参数较少,设计简单, 达到相应的指标要求的阶数低,相位线性特性良好。

表 3.1 为本文原型滤波器设计参数。

表3.1 滤波器设计参数

带宽	保护间隔	通带纹波抖动	阻带衰减
2.6MHz	340kHz	< 0.5dB	<-35dB

原型滤波器具体设计过程如下:

根升余弦滤波器幅频特性 $H(\omega)$ 为:

$$H(\omega) = \begin{cases} \sqrt{T_s}, & 0 \le |\omega| < \frac{(1-\alpha)\pi}{T_s} \\ \sqrt{\frac{T_s}{2}} [1 + \sin\frac{T_s}{2\alpha} (\frac{\pi}{T_s} - \omega)], & \frac{(1-\alpha)\pi}{T_s} \le |\omega| < \frac{(1+\alpha)\pi}{T_s} \\ 0, & |\omega| \ge \frac{(1+\alpha)\pi}{T_s} \end{cases}$$
(3-9)

其中, T_s 为符号周期,即 $T_s = 1/2.6M$ s, α 称为滚降系数, $\alpha = W_2/W_1$ 。为设计方便,取过渡带为 0.325MHz,则

$$\alpha = \frac{W_2}{W_1} = \frac{0.325 + 2.6}{2.6} = 0.125 \tag{3-10}$$

由于原型滤波器最终要转换成多相分量的形式,而滤波器多相分量数需与 FFT 模块点数 M (M=64)对应,则原型滤波器长度应取 M 的整数倍,即 $64\times M$ 。在保证原型滤波器满足设计性能的条件下尽量减小滤波器的阶数。

从公式出发,在频域设计根生余弦线性低通滤波器,然后通过逆傅里叶变换将它映射到时域,最后用余弦镶边的窗函数截取滤波器低通部分,得到所设计原型滤波器。长度为 1600 滤波器性能较好,对数字信道化器运算复杂度要求不高,具体仿真结果可见图 3.22、图 3.23、图 3.24。余弦窗长度不同对数字信道化器性能的影响将在下一节讨论。




图3.8 原型滤波器频域特性




图3.9 原型滤波器各多相分量 $E(z^2)$ 幅度特性

所设计的原型滤波器过渡带处滚降下降,邻道互补,通带截止频率处,信号

衰减-35dB,过渡带外信号衰减小于-35dB,满足设计要求,见图 3.8。

3.3.2 原型滤波器对不同带宽信号的影响

在用户数据速率较小的情况下,各用户信号带宽均占单个子信道带宽,一个数字信道化器可处理 48 个用户的数据;当用户数据速率较大时,单个子信道带宽不足以传输用户信号,需要给此类用户分配更多的子信道,以满足其宽带数据实时传输的服务要求。这种情况下,一个数字信道化器只能处理数量小于 48 的用户信号,用户数量配置、信道分配由 2.2 节地面关口站(NCC)控制,卫星上亦需配置多个工作在不同波束下的数字信道化器。

单路与合路信号受信道影响的情况各不相同,如图 3.10,图 3.11 所示。




图3.10 原型滤波器及单路信号示意图




图3.11 原型滤波器及多路合路信号示意图

2 路合路滤波器互补拼接如图 3.12。

子信道间拼接处有微小波动 0.033dB。图 3.13 中难以看出,需通过放大操作才能观察。

结合图 3.10、图 3.11 和图 3.12 可分析,原型滤波器对信号的影响分为两方面:

原型滤波器对单路信号影响主要有两点:一方面,通带内信号大部分无失真,由于信号被严格限制在通带内,信号边缘有微量失真;另一方面,由于单路信号带宽相对合路带宽小,邻近信号的功率泄漏对其影响较大。这两方面结合,最终表现为噪声功率的增大或信噪比降低。

同理,原型滤波器对合路信号影响主要也表现为以下两点:一方面,由加窗效应引起各信道间滤波器拼接处未完全功率互补,通带内信号,产生微小的波动,

造成失真,拼合而成的"大"滤波器边沿对其影响反而较小;另一方面,由于合路带宽相对较大,邻近信号的功率泄露对信号整体影响较小。




图3.12 2路合路的滤波器互补拼接

例如,2路合路的情况,带内连接处波动只有一处,边缘失真亦小,此时受邻近信号泄漏影响最大。4路合路的情况与它类似。随着信号带宽的增大,带内连接处波动数也增多,其影响逐渐增大至不可忽视的程度,此时,合路信号的误码特性便不如单路误码特性好,具体影响和仿真结果可见3.4节图3.13,图3.14。

3.4 数字信道化器的非均匀分路和合路性能仿真

非均匀数字信道化是指用户所需传输数据量的大小不一,根据不同用户信号带宽分配不同的子信道予以传输。数字信道化器支持非均匀用户数据的传输,本质是用户信号频域分块,分别在不同子信道中传输,经过处理(如交换)后,在输出端合成为原来信号。基本思想是对频带进行均匀划分,基于滤波器的过渡带内互补特性,任意相邻信道组合成为一个"更大"的信道,达到对各种不同带宽信号进行传输的目的。

单路、合路信号的带宽(或速率)构成情况如下:

假设单路基带码元速率取为 R_b ,经过滚降成型,信号基带带宽为B,上调至载波后,带宽 $B_s=2\times B$ 。合路基带码元速率取为 $N\times R_b$,例如,4路合路信号,则其速率为 $4\times R_b$ 。滚降因子不变。

实际应用中用户速率各异,即满足 $(\lfloor B/R_b \rfloor - 1) \times R_b \le R_{nb} \le (\lfloor B/R_b \rfloor + 1) \times R_b$,并非必须为 R_b 的整数倍,如单路信号用户的信号,码元速率为 $0 < R_{b1} < R_b$;4 路合路用户的信号,码元速率为 $3 \times R_b < R_{b4} < 4 \times R_b$ 。信号调制到对应信道的中心频率处。星上柔性转发器统一根据采样率为 $f_s = 64 \times 2.6 Mbps$ 的速率对信号进行 A/D 采样处理。




图3.13 各种合路信号误码率曲线对比(其他路为零)

由 3.2 节可知滤波器不是理想滤波器,信号会对其他信道有泄漏。另一方面,原型滤波器的不理想使得 $\hat{X}(z)$ 不精确等于 X(z) ,使得数字信道化器对信号处理的过程中,信号产生微小的失真,其表现为信噪比的损失或信号误码率的增大。

本文主要以信号误码率变化的大小来表示数字信道化器性能的优劣。

图 3.13 为 7 种不同带宽用户信号的误码率曲线。调制方式采用 BPSK 调制,数字信道化器仅处理此用户信号,其他信道上无信号传输。1to1 为单路信号,2to1为 2 路合路信号,依次类推。Theroy 为理论误码曲线。


在误码率 $P=10^{-3}$ 处,数字信道化器传输不同带宽信号时的性能与理论误码曲线的对比见表 3.2。

单路	2 路合路	4 路合路	8 路合路	16 路合路	32 路合路
0.26dB	0.15dB	0.19dB	0.28dB	0.54dB	1.49dB

表3.2误码率为 $P=10^{-3}$ 时的系统性能损失

图 3.14 可以看出,单路信号的情况并不是系统性能最优的情况。信号失真度从小到大排列为: 2 路合路信号、4 路合路信号、单路信号、8 路合路信号、16 路合路信号、32 路合路信号。这与前一节原型滤波器对非均匀带宽信号影响的分析相符。

需要特别指出的是,以上各图是在特定数据码元长度下的信号误码率,并未反应数字信道化器最好的性能。究其原因,仿真时候使用的是蒙特卡洛仿真方法 $^{[18]}$,要达到误码率为 $P=10^4$ 的要求,数据长度需要 10^6 个数据点,而上述仿真每次使用 640 个数据点,通过 2000 次循环仿真运算得到误码率曲线。由计算机仿真的特点,这些曲线未精确反映实际信号的失真程度。而实际的误码率值要比其更小一些。例如 32 路合成一路的情况,单次取不同的点数,按 $N_{\rm exc, exp} \times N_{\rm ffexc, exp} = 128$ 万






图3.14 不同带宽信号误码率曲线对比(其他路为单路信号)




图3.15 32路合成信号数据长度误码率曲线的对比

随着数据码元点数的增加,通过仿真的误码率曲线与理论曲线劣化越来越小。 当数据码元点数为 10000 点时,在误码率 $P=10^{-3}$ 处与理论误码率率仅相差 0.88dB。

综上所述,32 路合成一路时,数字信道化器传输信号实际误码率在 $P=10^{-3}$ 处与理论误码率相比劣化小于0.88dB。其他情况下依此类推。

另外,仿真时用的码元数据为(64+640)bits 的结构,64 为信令码元,640 为有效数据,即传输数据效率为 $\eta_{\psi} = N_{\chi} = N_{\chi} \times 100\% = 90\%$ 。由于卫星通信系统需求的多变性,对前缀的用途和要求各不相同,故常常选取不同比例长度的前缀作为前导信息。关于前缀占不同比例长度时,数字信道化器性能变化仍需深入研究,这里不作讨论。

3.5 实际环境因素对数字信道化器性能影响及其仿真

实际环境中,存在多种因数的影响,使得数字信道化器性能进一步下降。尽管如此,数字信道化器在结构和原型滤波器设计上对这方面有所考虑,故影响较小。

3.5.1 量化对数字信道化器性能的影响

柔性转发器区别于一般星上透明转发器,从接收信号到发送信号的过程中,可对信号进行数字化转换和数字信号处理,其全过程产生的数据动态范围较大。若要使全过程数据达到系统运算精度要求,则包括数字信道化器在内的各个模块在硬件实现时,所需要的量化位数必然很大。

如果仅用固定位数的量化比特来表示量化信号,需要在每步计算前对信号进 行量化处理,以满足每次运算精度要求,这也是符合硬件设计原则的。




图3.16 量化前后信号波形对比

图 3.16 可以看出量化操作对波形的影响,产生明显的失真,峰均值增大,波峰间抖动增大,但不影响最后判决。




图3.17 4路合路信号8比特量化的性能

图 3.17 所示,信号进行 8 比特量化,实部 4 比特(首位为符号位),虚部 4 比特(首位为符号位)。最下面为理论误码曲线,中间为未量化时的误码率曲线,上面为 8bits 量化后的误码率曲线。8 比特量化对数字信道化器性能影响,在 $P=10^{-3}$ 处性能劣化约 0.5dB。其他信号情况的仿真,量化效应对各合路信号影响不大,效果与图 3.17 类似且均满足工程实现要求,这里不一一罗列。硬件实现后实际差别可参见第四章。

3.5.2 频偏对数字信道化器性能的影响

卫星通信系统中, 频偏必然存在。频偏主要由以下两个方面产生:

一方面,卫星通信系统中,存在多种因素使得卫星不能运行在精确的轨道上,如地球质量不均引起的引力变化,高空稀薄气体阻力,地外星体引力等。卫星往往会在精确位置附近75×75×35*Km*的长方体区域内作周期性摄动,从而接收信号产生多普勒频移。

另一方面,星上晶振与地球发射站晶振必然存在差异,也会引入信号频偏。

然而,对于一般卫星通信系统,多普勒频移会根据工作频段不同而略有差异, 晶振引入的频差也与工程选用的精准度不同而不同。精准度的选取与成本有关, 精准度越高,成本越高,工程中需在系统性能与成本之间权衡。一般卫星通信系 统选取10⁶即可满足要求。

本文中卫星运行参数如表 3.3。

 卫星工作轨道
 上下行频差
 工程精准度
 晶振引入的频偏
 多普勒频移

 GEO
 15GHz
 10⁻⁶
 15kHz
 约 100Hz

表3.3 卫星运行参数及频偏

由上表可看出,换算后的多普勒频移可忽略不计。

为了尽可能减少星上载荷,透明转发型中继卫星一般不装载纠频偏的模块,而柔性转发器作为星上中继,亦不存在纠频偏的功能。然而,射频载波由星上晶振经过锁相产生,卫星接收信号的上行载波和发送信号的下行载波产生的频差不累加。

综上所述,本项目产生总频偏约为 $15GH_Z \times 10^{-6} = 15kH_Z$ 。

频偏对信号的影响主要表现为接收端中心频率的偏移,即滤波器边沿对信号的削弱和引入不必要的带外噪声。其中,根据频偏大小、信号带宽、保护带宽的不同,引入的带外噪声也不同。用户最小信号带宽为 2.6MHz,其引入的噪声相对滤波器的影响很小,可忽略不计。此处主要讨论因频偏引起的滤波器滤波特性对信号的影响。




图3.18 频偏对柔性转发器的影响

柔性转发器用户为多媒体用户,信号多种多样,自然有多样的数据速率,表现在频域上即为占有不同的带宽。3.3 节可知,原型滤波器两边各留有 170kHz 的过渡带,且边沿缓慢下降。故这种频偏主要影响"满"带宽的信号,如带宽为(2.6-0.34)*MHz*、(5.2-0.34)*MHz*等信号。影响包括滤波器边沿引起的失真和邻道信号偏移引起的泄漏。频偏对单路信号影响比合路信号影响大,原理与 3.3.2 节所述类似,此处不再详述。

然而,频偏对本系统影响甚少,如图 3.18 所示。坐标纵轴为误码率,横轴为频偏。频偏量从 0kH 到 15kHz 变化。图中可看出,即使系统存在 15kHz 的频偏,系统传输信号的性能几乎不变。

需要补充的是,只要存在频偏,所有信道内的信号均有频谱的偏移,影响整 个数字信道化器所有用户的信号。

3.5.3 数字信道化器中信道泄漏对信号的影响

数字信号处理理论中,有限长度的滤波器不可能设计成理想的。有限长度效应引起的影响表现为通带抖动和带外泄漏。但是,这种抖动和泄漏可以通过加窗、增加滤波器长度、变换滤波器类型和窗函数类型等方法减少。

原型滤波器设计是数字信道化器的核心之一,其设计中包含了对实际实现中 信号泄漏的考量,影响亦控制在工程要求范围内。

图 3.19 为单路信号对其他信道的频域特性。单路信号的功率泄漏主要集中在临近的两路,离此路越远,泄漏越小。

从功率大小的角度考虑,单路信号进行分路和合路后,其他信道的频谱范围内检测到的功率与有信号信道的信号功率的比值即 $[\eta]_{dB} = 20 log(P_{\text{fr}}/P_{\text{fr}})$ 亦可表示信道间相互泄漏的大小。当第 9 信道无信号,而其他信道有信号时,求出 $[\eta_9]_{dB}$;

当第 10 信道无信号而其他信道有信号时,求出 $\left[\eta_{10}\right]_{R}$,依次类推,得出图 3.20。




图3.19 单路信号的频谱特性

由图 3.20 可见, 其他信道有信号而特定信道没有信号时, 其泄漏功率只有信号功率的-95dB 以下, 不影响信号判决, 可忽略不计。




图3.20 各子信道受其他信道信号功率泄露的情况

当第 9 信道有信号,其他各信道均无信号时,第 9 信道的信号对其他信道的功率泄漏如图 3.21。单路信号泄漏只对相邻两路有较大泄漏,但亦达到达到-105dB,离该路越远,泄漏越小,甚至可以忽略不计。

需要说明的是,此处计算的功率泄漏值是指特定信道内所有泄漏功率与信号功率大小的比值。由 3.3.1 节所述,原型滤波器对的阻带衰减为-35dB,为阻带截止频率处的衰减值大小。而对于根生余弦滤波器,离通带越远,阻带的衰减量越大,如图 3.8 所示。因此,本节所计算的泄漏值要远小于-35dB。

综合上两图可知,其他子信道对某特定子信道的泄漏相互叠加,单边泄漏低

于-105dB,双边泄漏叠加低于-95dB。




图3.21 第9路有信号对其他子信道的功率泄漏情况

泄漏还表现为对系统性能的影响,具体为信噪比的降低。这种表现可以从 3.3 节直观看出,此处不再详述。

另外,用不同长度的余弦窗对理想根升余弦滤波器进行时域截取,产生不同




图3.22 不同滤波器长度对4路合路信号的影响

的结果,主要体现在滤波器频谱特性的变化。对于系统而言,则表现为信道间相 互泄漏大小和引入噪声的大小。

余弦窗选取与 3.3 节说明类似,余弦镶边均占窗总长度的 1/4,窗内为常数。 分别选取长度为 $576(9\times64)$, $704(11\times64)$, $832(13\times64)$, $960(15\times64)$, $1600(25\times64)$, $4480(70\times64)$, $6080(95\times64)$ 的 7 种余弦窗,产生相应长度的滤波器。




图3.23 不同滤波器长度对8路合路信号的影响

不同滤波器分别对 4 路合路信号, 8 路合路信号, 32 路合路信号的影响如图 3.22、图 3.23、图 3.24。h576 表示余弦窗长度为 576,h704 表示余弦窗长度为 704,依次类推。




图3.24 不同滤波器长度对32路合路信号的影响

观察以上三图可知,长度为 576 和 704 的滤波器对信道间泄露影响最大,体现为误码特性的劣化最严重。而其他 5 种长度的原型滤波器对信道泄露影响比较接近。但长度为 1600 的滤波器性能较接近理论误码曲线,仅次于长度为 6080 的滤波器。长度为 4480 的滤波器与长度为 1600 的滤波器性能相差不大,两曲线几乎重合。

3.5.4 链路增益对数字信道化器性能的影响

链路增益广泛存在与无线系统中。它的影响多样,包括对频分多路信号功率 大小的影响。由于地面发射机发送信号的功率大小不同和精确度不一,各用户信 号到达接收机前所经过的信道衰落各不相同,使得星上接收机接收到的各用户信 号强度不同。本小节主要讨论这种变化对数字信道化器性能的影响。

图3.25 第9信道上传输单路信号且链路增益为5dB的频谱结构

在系统设计和实现的过程中,为了保证系统运行的稳定性,需要对系统参数进行多方面的估算和对卫星上下行的链路作预算,对发射信号的功率有所限制。因此,一般情况下,这种链路增益不会很大。本文链路增益调节范围为[-5,5]dB,考察其对数字信道化器性能的影响。




图3.26 单路信号链路增益范围为[-5,5]dB时系统性能的变化情况

特定用户的信号链路增益为-5dB,表示该用户信号功率在信道带宽 2.6MHz 范围内的平均信号功率与其他用户信号功率的比值 $\left[P_{\text{\text{\frac{P}}}}/P_{\text{\text{\frac{P}}}}\right]_{dB}$ =-5dB。如占用第 9 信道的单路用户,链路增益为-5dB,接收机接收到其信号功率与其他路信号功率 比值为 $\left[P_{9}/P_{\text{\text{\frac{P}}},dB}\right]_{dB}$ =-5dB; 再如占用第 9-12 号信道的 4 路合路信号,链路增益为

3dB,接收机接收到其信号功率 P_{9-12} 在每个信道带宽上的功率与其他路信号功率比




图3.27 4路合路信号链路增益为5dB的频谱结构

值为 $[(1/4) \times P_{9-12}/P_{\pm m}]_{dB} = -5dB$ 。这里假定其他信道内的信号均为单路信号,且功率相同,均为0dB。

链路增益的影响主要表现为信号功率的变化。一方面,链路增益引起的信号功率的变化,从而引起信号泄露大小的变化。信号功率增大,对旁路信号的泄漏增大,使得其失真度增大;信号功率减小,旁路对本信号的泄露相对值也增大,使得失真度增大。另一方面,信号功率的变化使得数字信道化器对用户信息进行处理、交换等操作后往地面发送的信号功率有微小变化,地面接收机解调后判决前对信号的放大倍数需要适当增大或减小,可加入自动功率控制模块(AGC)解决,但增加系统复杂度。




图3.28 4路合路信号链路增益为[-5,5]dB范围系统性能的变化情况




图3.29 8路合路信号在链路增益为[-5,5]dB变化范围内系统性能的变化情况

第 9 信道上传输单路信号且链路增益为 5dB 时频谱结构如图 3.25。其在链路增益变化范围为[-5,5]dB 时系统性能的变化情况如图 3.26。

- 4 路合路信号链路增益为 5dB 的频谱结构如图 3.27。其在链路增益变化范围为 [-5,5]dB 时系统性能的变化情况如图 3.28。
 - 8 路合路信号链路增益变化范围为[-5,5]dB 时系统性能的变化情况如图 3.29。
- 2 路合路信号, 16 路合路信号, 32 路合路信号链路增益变化的情况与以上情况相似。此处便不再一一列举。

由图 3.27、图 3.28 和图 3.29 可以看出,链路增益在变化范围为[-5,5]dB 时,各曲线几乎重合,数字信道化器性能基本不变,可忽略不计。

第四章 数字信道化器的 FPGA 设计

目前,类似数字信道化器的硬件实现不少,实现方法多种多样,WGS 便是一个典型的例子。然而,WGS 参数和相关技术并未详细公开,难以了解其详细的硬件实现。国内对数字信道化器的研究起步相对较晚,目前也少有成功实现的例子,其中之一便是清华大学电子工程系微波与通信国家重点实验室的硬件实现^[20]。但是,他们的实现使用原型滤波器精确重构的方法,硬件的复杂度很高。另外,在文献[21]中,使用 4 片 FPGA 芯片进行设计,其中 2 片芯片用于并行滤波、1 片芯片进行数据缓存、1 片芯片进行分解的 3 层级联的基 4-FFT 运算结构,其设计虽然较好的平衡分配使用资源,且设计新颖,但难以用于卫星通信系统。原因不仅在于多芯片对板上资源造成驱动、功耗等压力,而且对卫星系统要求的高可靠性和设备备份冗余也难以满足。

本文提出一种按照信号流向数字信道化器的 FPGA 简单实现方法,在保证系统性能的情况下,极大地降低硬件实现的复杂度。

本文使用 Xilinx 公司 Virtex6 系列芯片 XC6VSX315T。需要说明的是,芯片资源占用率较高时,芯片运行速度也会下降。如芯片在资源占用率为 20%-40%时运行速度能达到 500M; 当资源占用为 80%以上时,运行速度不到 200M。实际中为了达到系统运行速度的要求可能需要调整芯片或进一步优化资源配置。

尽管在 FPGA 发展较为完善的当下,许多模块均有对应的 IP core 可供用户使用,却仍然由于 IP core 本身的高度集成存在一定的兼容性问题,许多模块在设计过程中并非绝对优于设计者自行设计的模块。本文在参考和使用 xilinx 公司提供的 IP core 基础上,着重自主设计模块。

4.1 数字信道化器的 FPGA 总体结构设计

根据第三章分析可知,所设计的数字信道化器性能满足实际要求,传输的信号失真小,且易于硬件实现。本章将对数字信道化器进行 FPGA 设计。

由于卫星通信系统是实时处理的系统,且数字信道化器对信号进行处理的全过程不涉及信号解调,故可按照数据流方向设计它的电路,如图 4.1 所示。前半部分的串/并变换(S/P)完成对输入数据的缓存(包括延时功能)和各信道数据的抽取功能; Ek、Rk 为模块化单乘法器累加(mac)滤波器,完成对各信道信号的滤波处理; Ek 后并/串转换(P/S)和 Rk 前的串/并转换(S/P)完成对各 mac 滤波器与 FFT IP core 的串行输入、输出数据标准匹配,此处需要较高的速率; 部分和(partial sum)模块完成输出前数据的加和处理。全局控制模块除了产生全局控制

信息和输出 ROM 中的滤波器系数以外,还完成产生不同时钟的功能,以满足系统需要。





图4.1 数字信道化器的FPGA总体结构

输入数据通过外部 A/D 采样器产生、速率匹配模块处理后送入 FPGA 芯片;输出信号则通过 D/A 变换器和其他变频模块处理后发送到地面。

4.2 时钟的产生

器件的 FPGA 电路设计中,经常需要用到不同的时钟控制不同的模块,实现逻辑功能和时序约束。设计过程中,一般先设计所需求的时钟,并通过 FPGA 公司提供的 PLL IP 核产生不同的工作时钟;分别对不同的模块进行测试和整体联合测试后,实现整体模块的逻辑功能。然后通过时序仿真步骤对各模块进行时序约束。最后进行板级调试。其中,工作时钟是整体电路的脉络,它的正确与否直接关系到各个电路逻辑功能的正确与否。因此,时钟的产生是整个设计过程的基础。数字信道化器的 FPGA 设计中,时钟的产生也不例外。

本文所设计的数字信道化器需要用到 4 种不同的时钟,分别是用于输入数据缓存模块控制的时钟 $R_{S/Pin}$ 、 $R_{S/Pout}$,滤波器模块的处理时钟 R_{FIR} ,IFFT 和 FFT 模块的处理时钟 R_{FFT} 。它们与输入数据采样率 f_s 有如下对应关系:



时钟由 PLL IP 核产生,结果如图 4.2 所示。其中,clk3328 对应 $R_{S/Pin}$,频率

为 332.8MHz; clk1664 对应 R_{FFT} ,为 166.4MHz; clk468 对应 R_{FIR} ,为 46.8MHz; clk52 对应 $R_{S/Pout}$,为 5.2MHz。

4.3 分路/合路模块的 FPGA 设计

柔性转发器是非再生式星上转发器,其最大的特点是能在数据不解调的情况下对数据进行处理。因此,根据不同的用户需求,可对需处理的数据进行基带数字信号处理(见第二、三章),配置不同的信号处理模块(FPGA或 DSP 模块),最常用的是交换模块。

从模块化设计准则的角度出发,可预先设计好需要的使用处理模块,并设置相应的使能端,便可方便切换柔性转发器不同的模式,以适应不同用户需求。根据这样的设计要求,可把数字信道化器和处理模块分别集成到不同 FPGA 芯片内,通过数据接口相连,并可进行后续的通用集成电路集成芯片(ASIC)或专用 DSP的工业化生产。




图4.3 分路模块的FPGA设计框图

但从通用性角度考虑,信号处理模块的多样化、实时处理对运行速度要求高等因素,可考虑采用专用型 DSP 芯片作为载体,通过相互接口与 FPGA 芯片相链接。这种设计优点在于数字信号处理模块的所有情况不必预先设计和固化到 FPGA中,需要哪种模块使用该种模块的通用芯片,即减少了设计时繁杂的工作。当然,这种设计也有不足之处。最大的问题在于需要进行处理的数据输出需要 4 甚至 96 个芯片管脚,对芯片 I/O 要求较高。可通过把分路模块与合成模块分别装载至两芯片的方法解决,或者通过串并变换以提高端口速度为代价换取 I/O 脚资源的减小。

本文即按照这种方法设计分路/合路模块。图 4.3 为分路模块设计模型,图 4.4 为合路模块设计模型。其中,输入缓存/抽取如前面所述为串并变换与抽取模块的联合;滤波组模块则是 64 个通用型 mac 滤波器模块的并行组合;数据缓存为了给串行 IFFT IP core 进行并串变换; IFFT 使用 Xilinx 公式提供的 7.1 IP core。

合路与分路模块设计均按信号流向的顺向设计,且设计过程思想类似。因此,

所设计的分路、合路模块结构差异不大。两个模块不同之处在于:分路器滤波器组输入系数为 $H_k(z)$ 的各多相分量,合路器滤波器组输入系数为 $G_k(z)$ 的各多相分






图4.4合路模块的FPGA设计框图

量。另外根据第三章所述,输入数据 8bits 量化可满足要求。分路器的缓存模块数据字长为 8 位,滤波器组输出数据字长为 19 位,最后 IFFT 输出数据字长为 19 位;合路模块缓存模块数据字长为 19 位,滤波器组输出数据字长为 26 位,FFT 输出数据字长截取为 20 位。








图4.6 分路器FPGA仿真结果

图 4.5 所示为分路和合路的 FPGA 设计模块及端口图。fount 为分路器模块;

behind 为合路器模块。

图 4.6 所示为分路器模块的 FPGA 仿真结果,即 IFFT 模块的输出端。xn_index 与 xk_index 分别表示输入与输出数据的当前序号; qxk_re1 与 ixk_im1 分别为输出数据实部和虚部。输出结果按照 xk_index 序号输出。如前所述,合路器模块的 FPGA 设计与分路器类似,此处不再详述。




图4.7 合路器FPGA仿真结果

图 4.7 所示为合路器的 FPGA 仿真结果。其中数据先存入 ROM 中,然后由 ROM 输出至数字信道化器。rst 为高时,数字信道化器复位; datain_able 为数据输入使能信号,高电平有效; addra 为 ROM 的读取地址,指示 ROM 中数据的输出个数; idouta 和 qdouta 分别为 ROM 中输出的信号的实部和虚部,为 8bits 量化值; idataout2 和 qdataout2 为数字信道化器输出数据,均为 20bits。

另外,构成合路器和分路器的重要组成单元为数据缓存模块和滤波器模块, 这两个模块将于 4.4 和 4.5 节讨论。

4.4 数据缓存模块

模块化的FPGA电路设计中,最常用的一个数据匹配方法为串/并或并/串变换,它体现了面积/速度互换的原则。

串/并(或并/串)变换的实现方法很多,最简单方法是结合 RAM IPcore 或 FIFO IPcore 的设计方法等。但这种设计方法对应单输入单输出的串/并(或并/串)变换操作,对于多输入或多输出的变换便无法实现。

数据缓存模块是一种典型的串/并(或并/串)变换设计方法。本文所设计的数据缓存模块为多输入(或多输出)的数据变换模块,每个输入(或输出)代表一个子信道。

图 4.8 为分路器中输入缓存与抽取模块的 FPGA 仿真结果。输入数据缓存与抽取模块内部主要由流水线设计组成。通过以 64 个输入时钟周期为周期,分别约束 1-32 与 33-64 号子信道上的数据,当内部时钟 count 计数满时,各通道同时输出数据。图 4.8 中,datain 为输入数据,dataout1 到 dataout64 为变换后的输出数据。由于此模块主要实现简单的串/并变换功能,测试数据为 2-9 的连续数据,验证结果

可从图中直观看出,故未付验证结果图。

l æ clk	1			Г									
datain_able	1												
datain[7:0]	44	36 37 38 39 4	0/41/42/43/	₽ (4	5/46/47/48/49/5	0\51\52\53\54\5	5/56/57/58/59/6	0/61/62/63/64/6	5)66)67)68)69)7	0/71/72/73/74/7	5\76\77\78\79\8	0/81/82/83/84/8	5)(86)(
dataout_able	1								•				
▶ ■ dataout1 [7:0]	34				3	4			X		66		
▶ ■ d ataout2[7:0]	33				3	3			X		65		
▶ ■ dataout3[7:0]	32				3	2			X		64		
▶ dataout4[7:0]	31				3	1			X		63		
▶ dataout5[7:0]	30				3	D			X		62		
▶ ■ dataout6[7:0]	25				2	9			X		61		
▶ dataout7[7:0]	26				2	В			X		60		
dataout8[7:0]	27				2	7			X		59		
dataout9[7:0]	2€				2	б			X		58		
▶ ■ dataout10[7:0]					2	5			X		57		
▶ ■ dataout11[7:0]	24				2	4			Х		56		
dataout12[7:0]	23				2	3			Х		55		
dataout13[7:0]	22				2	2			X		54		
dataout14[7:0]	21				2	1			X		53		
▶ ■ dataout15[7:0]	20				2	D			X		52		
dataout16[7:0]	15				1	9			Х		51		
dataout17[7:0]	16				1	В			X		50		
dataout18[7:0]	17				1	7			X		49		
dataout19[7:0]	1€				1	6			X		48		
. M I. 1005 m				+	-	-			h/		4-		

图4.8 输入S/P与抽取模块

4.5 滤波器模块设计

4.5.1 一般设计方法

滤波器模块的设计是数字信道化器电路设计的关键。主要原因在于 FPGA 设计中,一般滤波器采用较为简单的直接型结构,需要较多的乘法器,而 FPGA 芯片片上固核(DSP48)中乘法器有限,虽然可以用逻辑资源换取,但数量过多的话亦难以实现,如图 4.9 所示。

datain




图4.9 直接型滤波器设计

图 4.9 中, h_i 为滤波器系数。直接型的滤波器电路设计中,流水线存储之前时刻输入的用户数据,且每一滤波系数需要一个乘法器和加法器。当数据输入时,所设计电路模块需要分别完成对输入数据、存储数据与滤波器系数相乘,乘积相加的运算。这种滤波器设计方法简单,处理速度低,但所需乘法和加法器较多,且处理时延大。而在 FPGA 芯片中,乘法与加法器一般已固化(固核)于芯片中,且数量较少。因此,在大型的工程设计中,滤波器模块的优化设计必不可少。

4.5.2 优化设计方法

本文中,1600 阶原型滤波器,多相分解后对每信道 50 阶(其中 25 个系数为

0),64 信道(包括实部虚部)同时处理,一个数字信道化器需要25×64×2×2=6400个乘法器,即使用当下最新型的芯片也无法实现。




图4.10 直接型二阶滤波器设计

原型滤波器多相分解后的多相分量 $E_k(z)$ 、 $R_k(z)$ 经过内插,成为二阶滤波器 $E_k(z^2)$ 、 $R_k(z^2)$,它们的直接型实现形式如图 4.10 所示。可见,这种设计方法可省去滤波系数为 0 的乘法器和加法器,但并不能有效的解决乘法器系数个数较多、处理时延大的问题。

然而,通过 3.2 节分析,数据经过各滤波器时速率远低于接收端的速率,只有它的 1/32。因此,可通过 FPGA 设计中"速度换面积"的原则,以提高滤波器运行速度为代价换取乘法器个数的减少。




图4.11 单乘法器/累加(mac)滤波器模块设计模型

具体设计如下:采用单乘法器/累加(mac)滤波器对直接型滤波器进行优化,设计框图如图 4.11 所示。mac 滤波器仅使用于单个乘法器,在每次数据输入时完成对此次输入数据与之前数据的滤波计算,即新数据与过去数据的乘、加运算,并在下一时钟开始时输出结果。这样,各信道滤波器仅使用 1 个乘法器,整个数字信道化器在滤波模块中仅使用1×64×2×2=256个乘法器,而 XC6VSX315T 芯片有片上固核(DSP48)1340 个,可满足设计要求。可见,这种滤波器的优化设计方法可大大减少单位时间内需使用的乘法器和加法器个数,且减少数据处理的时延。

4.5.3 仿真结果




图4.12 mac_fir模块运行过程

图 4.12 中,滤波器系数作为外部输入连接至端口处,模块内部采用直接型结构数据流水线设计方法,每隔一个数据,系数为 0,对应 $E(z^2)$ 。时钟 clk 为数据输入时钟,clk_9times 为内部运算时钟。输入使能数据 datain_able 为高时,输入数据,内部经过 cnt_ram 计数,每一时钟运计算数据与系数的乘积,并存储于 multi_ab中,同时计算上一时钟的乘积与累计和 data_sum 的和并存储于 data_sum 中。最后为了使输出数据与输入数据时钟保持一致,对计算结果做适当延迟,在下一输入

Number of occupied Slices	8, 161	49, 200	16%
Number of LUT Flip Flop pairs used	30, 486		
Number with an unused Flip Flop	968	30, 486	3%
Number with an unused LUT	8, 130	30, 486	26%
Number of fully used LUT-FF pairs	21, 388	30, 486	70%
Number of unique control sets	290		
Number of slice register sites lost to control set restrictions	557	393, 600	1%
Number of bonded <u>IOBs</u>	43	600	7%
Number of RAMB36E1/FIF036E1s	0	704	0%
Number of RAMB18E1/FIF018E1s	24	1, 408	1%
Number using RAMB18E1 only	24		
Number using FIF018E1 only	0		
Number of BUFG/BUFGCTRLs	10	32	31%
(a)			
Number of DSP48E1s	140	1,344	10%
(b)			

图4.13 分路模块资源使用ISE报表

时钟到来时,通过 dataout 端口输出计算结果,以保证结果输出与整体时钟对齐。

从图 4.13 可看出,分路模块使用乘法器为 140 个。其中,每信道连接一个mac_fir 滤波器,使用一个乘法器。实部虚部共使用 128 个乘法器,64-IFFT 使用 12 个乘法器。合路模块乘法器使用情况与其一致,此处不再列出。

第五章 总结与展望

5.1 研究结论

数字信道化技术是星上宽带柔性转发技术研究的重点问题。支持多标准、多 媒体、非均匀带宽信号的数字信道化器在实际应用中十分重要。如何在减少硬件 资源的使用量、降低系统运算量的同时,灵活地接收、提取、处理、重构带宽不 同、所占频带各异的用户信号,是星上信道化技术研究的难点。

本文在研究数字信道化技术基本原理的基础上,结合宽带卫星通信系统,基于传统弯管转发型和数字再生型卫星的优点,提出了一种适用于星上处理的非再生式非均匀带宽信号的数字信道化器,完成了模型设计、结构推导、原型滤波器设计、多种情况下 MATLAB 仿真以及 FPGA 设计。

具体工作如下:

- (1)通过分析并行滤波器组树形结构的基本理论、多采样率数字信号处理理 论和数字信道化技术的基本结构,结合滤波组的多相分解原理,设计高效运行的 非再生式数字信道化器实现结构。
- (2)基于频域采样设计法,以根生余弦滤波器为原型,设计具有过渡带互补、阻带衰减快等特性的原型滤波器。这种滤波器适用于所设计的具有高效性能的数字信道化器。
- (3) 在数字信道化器和原型滤波器设计的基础上,搭建起整个柔性转发型卫星通信收发系统,对数字信道化器的非均匀分路/合路性能、在不同环境因素影响下的性能及其产生的原因进行了分析和 MATLAB 仿真验证。
- (4) 采用单乘法器/累加结构对传统的直接型滤波器组设计方法进行优化的和资源分配。以此为基础,结合数据输入缓存模块、输出缓存模块、部分和模块和Xilinx FFT IP core 对数字信道化器的合路器和分路器进行设计,并对数字信道化器进行整体的 FPGA 设计。

5.2 研究展望

虽然本文针对卫星上宽带柔性转发器的非均匀数字信道化技术及其信道化器,以及原型滤波器的设计问题进行较为详细地研究,并提出了有效的设计方案和 FPGA 设计。但由于个人知储备和客观因数的限制,工作中仍有一些不足之处。更重要的是,随着科技进步和技术革新,应用与星载柔性转发器中的数字信道化技术将会趋于成熟、数字信道化器结构日趋简单灵活、原型滤波器的性能进一步完

- 善。立于此点,依我之见目前主要有以下三点展望:
- (1)由于时间有限,本文并未对数字信道化器各节点时频特性进行深入研究和讨论。数字信道化器等效结构中,各节点信号的时域经过串并变换、抽取、滤波运算、FFT 交织运算、内插、相加合成等操作,频域变化复杂,但其规律具有并行多通道的代表性,值得深入研究,且将灵活地应用于无线多用户并行传输网络中。
- (2)原型滤波器是数字信道化器的核心组成部分,影响数字信道化器的分路/合路性能。然而,针对不同的应用场景,不同的工程要求,原型滤波器的设计方法各不相同。对于同一场景,相同的性能要求,设计方法也多种多样。遗憾的是,本文并未对此方面进行深入的研究和比较。原型滤波器的设计思想多样,各有优劣,随着研究的继续深入,将会出现完善且切实可行的设计规范化设计方法,基于不同的场景,使用不同类型的设计方法,达到最优化设计。
- (3)本文只对合路器、分路器、滤波器组、数据缓存模块、部分和模块和数字信道化器整体模块进行 FPGA 设计,但仍未进行至板级调试。上板调试后,出现更多的问题,更需要严谨处理,以便于以后的工程实现优化和工业化生产。
- (4)本文设计了适用于简单数字信号处理的数字信道化器,但并未设计相应的灵活、高效的数字信号处理模块。未来的宽带柔性转发卫星系统,是高速、灵活、低功耗的系统,简单且高性能的数字信号处理模块必不可少,这方面仍需深入研究。业务需求种类的不断增长将会成为数字信号处理模块科技研究的有效推动力量,相信规范化的模块设计方法和工业化芯片将成为工程师们的研究热点。

参考文献

- [1] Theodore S. Rappaport, 无线通信原理与应用(第二版)[M]. 周文安, 付秀花, 王志辉等译. 北京, 电子工业出版社, 2011.7.
- [2] 盛敏, 李建东. 宽带无线通信[M]. 西安, 2012.
- [3] G. Maral, M. Bousquet. Satellite Communications Systems[M]. Switzerland, International Telecommunication Union General Secretariat-Sales Section. 1990.
- [4] 张辉, 曹丽娜. 现代通信原理与技术(第二版)[M]. 西安, 西安电子科技大学出版社, 2010,6.
- [5] 程诚. 基于准正交时分复用的数字信道化技术研究[D]. 西安: 西安电子科技大学, 2013.
- [6] Wajih A. Abu-Al-Saud, Student Member, IEEE, and Gordon L. Stüber, Fellow, IEEE. Efficient Wideband Channelizer for Software RadioSystems Using Modulated PR Filter- banks[J].IEEE Transactions on signal processing. 2004,8,10(52).
- [7] Giovanni Cherubini, Senior Member, IEEE, Evangelos Eleftheriou, Fellow, IEEE, and Sedat Olcer, Senior Member, IEEE. Filtered Multitone Modulation for Very High-Speed Digital Subscriber Lines[J]. IEEE Journal on selected areas in communications. 2002.6(Vol20,No.5).
- [8] P. P. Vaidyanathan, member, IEEE. Theory and Design of M-Channel Maximally Decimated Quadrature Mirror Filters with Arbitrary M, Having the Perfect-Reconstruction Property[J]. IEEE Transactions on acoustics, speech, and signal processing. 1987,4 (Vol.ASSP-35,No.4).
- [9] 高西全,丁玉美,阔永红.数字信号处理-原理、实现及应用[M].北京,电子工业出版社,2008,6.
- [10]宗孔德. 多抽样率信号处理[M]. 北京: 清华大学出版社, 1996.
- [11] Tanja Karp, Member, IEEE, and N. J. Fliege, Senior Member, IEEE. Modified DFT Filter Banks with Perfect Reconstruction[J]. IEEE Transactions on circuits and systems-II: Analog and sigital signal processing. 1999.11(Vol.46,No.11).
- [12]杨小牛, 楼才义, 徐建良. 软件无线电原理与应用[M]. 北京, 电子工业出版社, 2001,1.
- [13] Bo li, Jian Yan, Xiang Chen, Shunliang Mei. A High-Resolution Wideband Digital Channel- izer for Software Radio Systems Using High-Order Perfect Reconstruction Filterbanks[C]. IEEE Wireless communications and Networking Conference(WCNC),2013.
- [14] Fernando Cruz-Roldan, Member, IEEE, Pedro Amo-Lopez, Associate Member, IEEE, Saturnino Maldonado-Bascon, Associate Member, IEEE, and Stuart S. Lawson, Senior Member, IEEE. An Efficient and Simple Method for Designing Prototype Filters for Consine- Modulated Pseudo-QMF Banks[J]. IEEE Signal processing letters, 2002.1 (Vol.9, No.1).
- [15] Thomas W. Parks, Member, IEEE, and James H. Mc Clellan, Student Member, IEEE. A

- Program for the Design of Linear Phase Finite Impulse Response Digital Filters[J]. IEEE Transactions on audio and electroacoustics,1972.8(Vol.AU-20,No.3).
- [16] Peter Niels Heller, Member, IEEE, Tanja Karp, and Truong Q. Nguyen, Senior Member, IEEE. A General Formulation of Modulated Filter Banks[J]. IEEE Transactions on signal processing, 1999.4(Vol.47,No.4).
- [17]P. P. Vaidyanathan, member, IEEE. Filter Banks in Digital Communications[J]. IEEE 1531-636X/06.2001.
- [18] Edgar Satorius Ying-Wah Wu, Brian LaRocca, John Kosinski. Implementation of Ployphase Channelizers for Multirate Signal Analysis[J]. 1-4244-0785-0/06,2006.
- [19] 易克初, 孙永军. 数字通信理论与系统[M]. 北京, 电子工业出版社, 2013,10.
- [20] 阳志明, 周坡, 曹志刚. 一种基于复指数调制精确重构滤波的宽带星载数字信道化器[J]. 电子与信息学报, 2010, 11, 32(11).
- [21] Xu Shichao, Liu Guoman and Gao Meiguo. Design and Implementation of Digital Channel-ized Receiver in Multi-FPGA[C]. The 1st International Conference on Information Science and Engineering(ICSE), 2009.
- [22] 田耘, 徐文波. Xilinx FPGA 开发实用教程[M]. 北京, 清华大学出版社, 2008,11.
- [23]Ha Hoang Kha, Hoang Duong Tunan, and Truong Q. Nguyen. Efficient Design of Cosine-Modulated Filter Banks via Convex Optimization[J]. IEEE Transactions on signal processing, 2009.3(Vol.57,No.3).
- [24] H. Liu, Z. Yang and Z. Cao. Design perfect reconstruction cosine-modulated filter bank by variable neighbourhood search-least-mean-square error[J]. IET Signal processing, 2011.12.16 (10.1049/iet-spr.2011.0077).
- [25] Xiang-Gen Xia, Member, IEEE. New Precoding for Intersymbol Interference Cancellation Using Nonmaximally Decimated Multirate Filterbanks with Ideal FIR Equalizers[J]. IEEE Transactions on signal processing, 1997.10(Vol.45,No.10).
- [26] R. David Koipillai, Member, IEEE and P. P. Vaidyanathan, Fellow, IEEE. Cosine-modulation FIR Filter Banks Satisfying Perfect Reconstruction[J]. IEEE Transactions on signal process-ing, 1992.4(Vol.40,No.4).
- [27]P. P. Vaidyanathan, Senior Member, IEEE, Truong Q. NGUYEN, Student Member, IEEE, Zhinur Doganata, Student Member, IEEE, and Tapio Saramaki. Improved Technique for Design of Perfect Reconstruction FIR QMF Banks with Lossless Polyphse Matrices[J]. IEEE Transactions on acoustics, speech and signal processing, 1989.7(Vol.37,No.7).
- [28] 刘彩苗. 高空平台通信系统半再生信号电路交换技术研究[D]. 西安: 西安电子科技大学, 2010,1.

- [29]刘增基, 邱智亮. 交换原理与技术[M]. 北京, 人民邮电出版社, 2007.9.
- [30] Yong Soo Cho, Jaekwon Kim, Won Young Yang and Chung G. Kang. MIMO-OFDM 无线通信技术及其 MATLAB 实现[M]. 孙谐, 黄威译. 北京, 电子工业出版社, 2013.6.
- [31]朱维红, 高振明, 李金海, 陈悦. AWGN 信道中 FMT 的性能研究[G]. 山东大学学报(理学版), 2004.4(VOL.39,NO.2).
- [32] Roy Axford, Steve Short and Peter Shchupak. Wideband Global Satcom(WGS) Earth Thrminal Interoperability Demonstrations[J]. IEEE Military Communication Conference, 2008,11,16(Pag e1-6).

致谢

论文工作几近尾声,硕士阶段的学习也终于到了结束的时候。两年多的研究生涯如白驹过隙,转眼即逝。此阶段有喜、有忧,有成功、也有失败,有期待也有后悔。不论如何,我仍想在此感谢所有在这一阶段帮助过我、鼓励过我、一直关注我成长的人。

首先,我要衷心的感谢我的导师田红心副教授。田老师有着扎实的理论基础和丰富的工作经验,两年间对我悉心指导和栽培。在科研工作开展前,田老师为迷茫我订立研究方向,给予我锻炼的机会,关注着我一步一步的成长。严谨认真、学识渊博的田老师总能在我困惑的时候给我提出意见,为我指明方向。在这过程中,田老师爽朗的性格和乐观积极的生活态度给我留下了深刻的印象。

其次,我要感谢易克初老师对我的殷切教诲和无私帮助。易老师在卫星通信和 数字信号处理领域有很深的造诣,为人谦虚,平易近人,始终把学生的指导工作 放在第一位。

还要感谢田斌老师对我科研工作方向的推荐和指导。每次与田斌老师讨论问题, 都能详细的了解不同项目的背景和研究方向的关键点,并对我突发奇想提出的问题详细解答,此过程让我感觉总有收获。

感谢课题组的王勇超老师、刘祖军老师、孙永军老师、王杰令老师和孙德春老师对我的关心和帮助。

感谢孙琰师兄对我的科研指导和人生道路的指点,程诚师兄、杨烊师兄、李欣师兄、王晓倩师姐、车龙师兄、张骞师兄、黄蓉师姐、周茹师姐、赵伟师兄、翟冲师兄和周成名博士对我的指导,倪少平同学在数字信号处理方面对我的启蒙,李晓菲、杜凯同学在 FPGA 设计方面对我提出建议和给予帮助,刘慧杰师妹对我在学科上给予的帮助。感谢吴立新、康孟辉、许红胜、张文新、杨伦、牛菀露、李运华、赵惠惠、李彩萍、刘美娟等同学的陪伴,感谢所有关心和照顾过我的朋友和同学。

最后,我要感谢我的父母对我的关注和期待,无论怎样的情况,他们都一直支持和鼓励着我,对任性的我表示理解。他们是我人生奋斗的最大动力。

谢谢你们!

作者简介

1. 基本情况

男,广东佛山人,1988年9月出生,西安电子科技大学通信工程学院电子与通信工程专业 2012级硕士研究生。

2. 教育背景

2008.09~2012.07 就读于西安电子科技大学通信工程学院空间信息与数字技术专业,获工学学士学位

2012.09~ 西安电子科技大学通信工程学院电子与通信工程专业硕士研究生

3. 攻读硕士学位期间的研究成果

- 3.1 发明专利和科研情况:
- [1] 自选项目,宽带柔性转发器的技术研究,2013.09 至今,完成柔性转发器的相关技术的研究和性能仿真,作者独立完成项目中数字信道化技术的方案设计及其性能仿真,原型滤波器的设计以及数字信道化器的 FPGA 设计.
- [2] 合作项目,低压电力线上窄带 OFDM 传输系统,2014.05 至今,完成低压电力线上信令传输系统的构建和仿真,作者根据项目参数要求设计窄带 OFDM 传输方案,并进行仿真.