

#### Universidade Federal da Fronteira Sul Curso de Ciência da Computação **UFFS** Campus Chapecó

# **VHDL**

**Prof. Jacson Luiz Matte** jacson.matte@uffs.edu.br

#### VHDL: Uma linguagem para descrever sistemas digitais

Outras linguagens de descrição de hardware:

VERILOG, AHDL, Handel-C, SDL, ISP, Esterel, ... (existem dezenas)

Originalmente para especificar hardware, hoje, <u>simulação</u> e <u>síntese</u>, também!

#### Origem:

DoD 1980

Linguagem para descrever hardware, no contexto do programa americano

"Very High Speed Integrated Circuits" (VHSIC), iniciado em 1980.

#### VHDL → VHSIC Hardware Description Language

Padrão IEEE em 1986 (Institute of Electrical and Electronics Engineers), revisado em 1993

Linguagem utilizada mundialmente por empresas de CAD (simulação, síntese, propriedade intelectual). Verilog muito usada nos EUA.



#### ✓ Benefícios

- ✓ Especificação do sistema digital:
  - ✓ Projetos independentes da tecnologia (implementação física é postergada)
  - ✓ Ferramentas de CAD compatíveis entre si
  - ✓ Flexibilidade: re-utilização, escolha de ferramentas e fornecedores
  - ✓ Facilidade de atualização dos projetos
  - ✓ Permite explorar, em um nível mais alto de abstração, diferentes alternativas de implementação
  - ✓ Permite, através de simulação, verificar o comportamento do sistema digital



#### ✓ Benefícios

- ✓ Nível físico:
  - ✓ Reduz tempo de projeto (favorece níveis abstratos de projeto)
  - ✓ Reduz custo
  - ✓ Elimina erros de baixo nível
  - ✓ Conseqüência: reduz "time-to-market"



#### Desvantagens

- ✓ Hardware gerado é menos otimizado
- ✓ Controlabilidade/Observabilidade de projeto reduzidas
- ✓ Falta de pessoal treinado para desenvolver com a linguagem.



#### **Aplicações**

- ✓ ASICs (Application-Specific Integrated Circuit)
- ✓ Lógica Randômica
- ✓ Integração de Componentes
- ✓ Prototipação



### Níveis de Abstração

✓ Permite descrever hardware em diversos níveis de abstração

Algorítmico, ou Comportamental

Transferência entre registradores (RTL)

Nível lógico com atrasos unitários

Nível lógico com atrasos arbitrários

✓ Favorece projeto descendente ("top-down design")

Projeto é inicialmente especificado de forma abstrata, com detalhamento posterior dos módulos


Exemplo:  $A \le B + C$  after 5.0 ns;

A forma de realizar a soma pode ser decidida no momento da implementação (e.g. propagação rápida de carry, ou não, paralelo ou série, etc)



#### VHDL é uma Linguagem de Programação ???? 😃

- ✓ Quase ...
- ✓ Paralelismo entre componentes de um circuito digital
- ✓ Comunicação entre processos paralelos



Processos P1 e P2 rodam em paralelo (podem ser simplesmente tanto duas portas lógicas, como dois módulos arbitrariamente complexos), com algum sinal sincronizando a comunicação entre eles (ex. S1 na figura).

#### VHDL é uma Linguagem de Programação ????

Atraso dos componentes

Temporização

```
x <= y;
y <= z;
wait on clock;</pre>
```

Variáveis: sem temporização - linguagem de programação

Sinais: temporizados

Código é executado em um <u>simulador</u> (ao invés de um compilador), não há um <u>código executável</u>
Controle de versões dos módulos através de "configurações"

### **Projeto VHDL**

#### **Arquivos VHDL**

#### Entity:

declara as interfaces do projeto (pinos de entrada/saída)

#### **Architecture**:

define a(s) implementação (ões) do projeto

#### Package:

Declara constantes, tipos de dados, subprogramas.
Objetivo: reutilização de código

#### **Configuration**:

declara qual das arquiteturas será utilizada

- ✓ Cada módulo tem sua própria "entity" e "architecture".
- ✓ As arquiteturas podem ser descritas tanto a nível comportamental quanto estrutural ou uma mistura.

Comportamental: Algorítmica ou fluxo de dados; Estrutural: indica componentes e conexões;

- ✓ Toda a comunicação ocorre através das portas declaradas em cada entity, observando-se o tipo, tamanho, se é sinal ou barramento e a direção.
- ✓ Várias funções e tipos básicos são armazenados em bibliotecas (*library*). A biblioteca "IEEE" sempre é incluída.
- ✓ Biblioteca do usuário (default): work. Todos os arquivos contidos no diretório de trabalho fazem parte da biblioteca do usuário.

- ✓ VHDL não é case sensitive
  Bit ↔ bit ↔ BIT
- ✓ Comentários: dois hifens adjascentes (--)
  - -- esta linha é um comentário

#### **Entity**

- √ Especifica somente a interface
- ✓ Não contém definição do comportamento
- ✓ Direção: in, out, inout, buffer

#### **Architecture**

- ✓ Especifica o comportamento da entity
- ✓ Deve ser associada a uma entity específica
- ✓ Uma entity pode ter várias architectures

```
architecture comp of halfadd is begin sum <= A xor B; carry <= A and B; end comp;
```

### Entity:


```
entity nome is
  [generic (lista de parâmetros);]
  [port (lista de parâmetros);]
  [ declarações ]
  [begin sentenças ]
end [ entity ] [ nome ];
```

#### **Architecture:**

```
architecture nome of nome_entidade is [ declarações ] begin [ sentenças concorrentes ] end [ architecture ] [ nome ];
```


### Descrições:

- a) algorítmica
- b) fluxo de dados
- c) estrutural



### a) algorítmica

```
entity comportamento is
  port (
         A: in STD_LOGIC;
        B: in STD_LOGIC;
        S: out STD_LOGIC
    );
end comportamento;
```



```
architecture comport algor of
              comportamento is
begin
 process(A,B)
 begin
         if(B < A) then
              s <= '1';
         else
              s <= '0':
         end if;
       end process;
end comport algor;
```

Primitiva de base (concorrência): process Observar diferença entre variável e sinal:

Variável: interna ao processo, do tipo natural, atribuição IMEDIATA

Sinal: global, com atribuição ao término do processo

✓ Notar que na declaração do processo há uma lista de ativação

Significado: o processo está em espera até um sinal da lista de ativação mudar.

### b) fluxo de dados


```
entity comportamento is
  port (
          A: in STD_LOGIC;
          B: in STD_LOGIC;
          S: out STD_LOGIC
    );
end comportamento;
```

```
L<sub>1</sub>
```

```
architecture comport_fluxo of comportamento is begin s <= '1' when B < A else '0'; end comport_fluxo;
```

### c) estrutural

```
entity comportamento is
  port (
         A: in STD_LOGIC;
        B: in STD_LOGIC;
        S: out STD_LOGIC
    );
end comportamento;
```



```
architecture comp_estrutural of
              comportamento is
 signal L1: STD_LOGIC;
 component XOR2 is
  port (A1,B1: in std_logic; X1: out
std_logic);
  end component;
 component And2 is
  port (A2,B2: in std_logic; X2: out
std_logic);
  end component
begin
 U1: entity xor2 port map (A,B,L1);
 U2: entity and2 port map (A,L1,S);
end comp_estrutural;
```

(existem outros 2 arquivos com os pares entidade arquitetura para AND2 e XOR2)



#### VHDL é uma linguagem fortemente tipada

```
(integer 1 \neq real \ 1.0 \neq bit \ '1')
```

✓ auxilia a detectar erros no início do projeto exemplo: conectar um barramento de 4 bits a um barramento de 8 bits

#### Tópicos

**Escalares** 

**Objetos** 

Expressões



```
Escalar é o oposto ao array
  character / bit / boolean / real /
    integer / physical_unit
  std_logic (IEEE)
√ Bit
  Assume valores '0' e '1' (usar aspas simples)
  Declaração explícita: bit'('1'), pois neste caso
    '1' também pode ser 'character'.
  bit não tem relação com o tipo boolean.
  bit_vector: tipo que designa um conjunto de
    bits. Exemplo: "001100" ou x"00FF". Não é
    escalar.
```

UFFS - Universidade Federal da Fronteira Sul - Sistemas Digitais - 2014/02



#### ✓ Boolean

Assume valores true e false.

Útil apenas para descrições abstratas, onde um sinal só pode assumir dois valores

#### ✓ Real

Utilizado durante desenvolvimento da especificação Sempre com o ponto decimal

Exemplos: -1.0 / +2.35 / 37.0 / -1.5E+23

#### ✓ Inteiros

Exemplos: +1 / 1232 / -1234

NÃO é possível realizar operações lógicas sobre inteiros (deve-se realizar a conversão explícita)

Vendedores provêem versões próprias: signed, **bit\_vector** (este tipo permite operações lógicas, e aritméticas) ade Federal da Fronteira Sul – Sistemas Digitais – 2014/02



#### √ Character

VHDL não é "case sensitive", exceto para caracteres. valor entre aspas simples: 'a', 'x', '0', '1', ... declaração explícita: character' ('1'), pois neste caso '1' também pode ser 'bit'. string: tipo que designa um conjunto de caracteres. Exemplo: "xuxu".

### √ Physical

Representam uma medida: voltagem, capacitância, tempo

Tipos pré-definidos: fs, ps, ns, um, ms, sec, min, hr



### ✓ Intervalos (range)

sintaxe: range valor\_baixo to valor\_alto range valor\_alto downto valor\_baixo integer range 1 to 10 NÃO integer range 10 to 1 real range 1.0 to 10.0 NÃO integer range 10.0 to 1.0 declaração sem range declara todo o intervalo declaração range<> : declaração postergada do intervalo



### ✓ Enumerações

Conjunto ordenando de nomes ou caracteres.

#### **Exemplos:**

```
exemplos de arrays pré definidos:
  type string is array (positive range <>) of
    character;
  type bit_vector is array (natural range <>) of
    bit;
preenchimento de um array: posicional ou
 por nome
  type a is array (1 to 4) of character;
  posicional: ('f', 'o', 'o', 'd')
  por nome: (1 = > 'f', 3 = > 'o', 4 = > 'd', 2 = >
    'o')
  valores default: ('f', 4 => 'd', others => 'o')
```



```
signal z_bus: bit_vector (3 downto 0);

signal c_bus: bit_vector (0 to 3);

z_bus <= c_bus;

z_bus(3) \leftarrow c_bus(0)

z_bus(2) \leftarrow c_bus(1)

z_bus(1) \leftarrow c_bus(2)

z_bus(0) \leftarrow c_bus(3)
```

#### Obs.:

- tamanho dos arrays deve ser o mesmo
- elementos são atribuídos por posição, pelo número do elemento



Objetos podem ser escalares ou vetores (arrays)

Devem obrigatoriamente iniciar por uma letra, depois podem ser seguidos de letras e dígitos (o caracter "\_ " pode ser utilizado). Não são case sensitive, ou seja XuXu é o mesmo objeto que XUXU ou xuxu.

Constantes / Variáveis / Sinais



#### ✓ Constante: nome dado a um valor fixo

```
sintaxe: constant identificador : tipo [:=expressão];
correto: constant gnd: real := 0.0;
incorreto gnd := 4.5; -- atribuição a constante fora
  da declaração
```

constantes podem ser declaradas em qualquer parte, porém é aconselhável declarar as freqüentemente utilizadas em um package



#### ✓ Variáveis

utilizadas em processos, sem temporização, atribuição a elas é imediata.

#### sintaxe:

```
variable identificador (es) : tipo [restrição] [:=expressão];
```

#### exemplo:

```
variable indice : integer range 1 to 50 := 50;
variable ciclo_maquina : time range 10 ns to 50 ns
:= 10ns;
variable memoria : bit_vector (0 to 7)
variable x, y : integer;
```



#### √ Sinais

Comunicação entre módulos.

Temporizados.

Podem ser declarados em entity, architecture ou em package.

<u>Não</u> podem ser declarados em processos, podendo serem utilizados no interior destes.

#### sintaxe:

```
signal identificador (es) : tipo [restrição]
[:=expressão];
```

#### exemplo

- signal cont: integer range 50 downto 1;
- signal ground : bit := '0';
- signal bus : bit\_vector; UFFS - Universidade Federal da Fronteira Sul - Sistemas Digitais - 2014/02



#### ✓ Operadores e Expressões

são fórmulas que realizam operações sobre objetos de mesmo tipo.

```
Operações lógicas: and, or, nand, nor, xor, not
```

Operações relacionais: =, /=, <, <=, >, >=

Operações aritméticas: +, -

Operações aritméticas: \*, /

Operações aritméticas: mod, rem, \*\*

Concatenação: &

**Menor** 

**PRIORIDADE** 

**Maior** 



#### ✓ Operadores

**Operadores Lógicos** – trabalham com tipos BIT, BOOLEAN, STD\_LOGIC, vetores de tamanho igual e NÃO EM INTEIROS.

Operadores Relacionais – trabalham com qualquer tipo de escalar ou tipo array UNI-DIMENSIONAL cujo tipo de elemento é um tipo discreto (enumeração ou inteiro).

**Operadores Aritméticos –** trabalham com inteiro, real e STD\_LOGIC\_VECTOR.



#### Observações:

- ✓ Operações lógicas são realizadas sobre tipos bit e boolean.
- ✓ Operadores aritméticos trabalham sobre inteiros e reais. Por exemplo, pode-se somar vetores de bits.
- ✓ Concatenação é aplicável sobre caracteres, strings, bits, vetores de bits e arrays.

```
Exemplos: "ABC" & "xyz" resulta em: "ABCxyz"
```

```
"1001" & "0011" resulta em: "10010011"
```

# Qual/quais das linhas abaixo é/são incorreta/s? Justifique a resposta.

```
variable A, B, C, D : bit_vector (3 downto 0);
variable E,F,G : bit_vector (1 downto 0);
variable H,I,J,K : bit;

[ ] A := B xor C and D;
[ ] H := I and J or K;
[ ] A := B and E;
[ ] H := I or F;
```



VHDL provê facilidades de paralelismo entre diferentes processos e atribuição de sinais.

Dentro dos processos pode-se especificar um conjunto de ações seqüenciais, executadas passo a passo. É um estilo de descrição semelhante a outras linguagens de programação.

Comandos <u>exclusivos</u> de processos: atribuição de variáveis, if, case, for, while, wait (não se pode usálos fora de processos!)

Variáveis não passam valores fora do processo na qual foram declaradas, são locais. Elas sequer existem fora de um processo.

As atribuições são seqüenciais, ou seja, a ordem delas importa.



### Comando if (só em processos)

#### **IMPORTANTE:**

teste de borda de subida: if clock'event and clock='1' then ... teste de borda de descida: if clock'event and clock='0' then ... a seqüência na qual estão definidos os ´ifs´ implica na prioridade das ações.

### Comando if (só em processos)

Qual a implementação em hardware da seguinte seqüência de comandos?

```
process(A, B, control)
  begin
  if( control = '1' ) then
       Z <= B;
  else
       Z <= A;
  end if;
end process;</pre>
```



### Comando for (só em processos)

- √ para descrever comportamento / estruturas regulares
- ✓ o "for" declara um objeto, o qual é alterado somente durante o laço
- ✓ internamente o objeto é tratado como uma constante e não deve ser alterado.

```
for item in 1 to last_item loop
  table(item) := 0;
end loop;
```



### Comando for (só em processos)

exit: termina o laço

```
for i in 1 to max_str_len loop
    a(i) := buf(i);
    exit when buf(i) = NUL;
end loop;
```



### Comando for (só em processos)

Qual a função do laço abaixo ?

```
function conv (byte: word8) return integer is
      variable result : integer := 0;
      variable k : integer := 1;
 begin
      for index in 0 to 7 loop
            if ( std_logic'(byte(index)) = '1')
                  then result := result + k;
            end if;
            k := k * 2;
      end loop;
      return result;
end conv;
```

UFFS – Universidade Federal da Fronteira Sul – Sistemas Digitais – 2014/02



### Comando WHILE (só em processos)

```
while index < length and str(index) /= ' '
loop
index := index + 1;
end loop;</pre>
```



### Comando CASE (só em processos)

```
porta_programável:
process (Mode, A, B)
  begin
  case Mode is
     when "000"
                     => saída <= A and B;
     when "001"
                     => saída <= A or B;
     when "010"
                     => saída <= A nand B;
     when "011"
                     => saída <= A nor B;
     when "100"
                     => saída <= not A;
     when "101"
                     => saída <= not B;
                    => saída <= '0'
     when others
  end case;
```

End processing felia (Interpretation and Stemas Digitals - 2014/02



#### Comando null

serve, por exemplo, para indicar "faça nada" em uma condição de case.


```
case controller_command is
  when forward => marcha <= '1';
  when reverse => marcha <= '0';
  when idle => null;
end case;
```




operador	significado	exemplo
<=	Atribuição de sinal	Aux <= '0'
:=	Atribuição de variável	A := '1'
:=	Inicialização de constantes, sinais e variáveis	Signal aux : bit := '0'
=>	Atribuição de valores únicos em vetores	Vetor <= (0=> '0')
=>	Atribuição de vários valores em vetores junto com a cláusula others	Vetor <= (0 => '0', others => '1')



- 1. Implemente em VHDL um conversor de binário para Gray de 4 bits.
- 2. Implemente em VHDL um conversor de Gray para binário de 4 bits.
- 3. Dados os esquemáticos, obtenha descrições VHDL compatíveis





UFFS – Universidade Federal da Fronteira Sul – Sistemas Digitais – 2014/02