Skip to content
/ CORDIC-Vectoring-em-Verilog Public

Códigos e simulações do CORDIC modo Vectoring na linguagem de descrição de hardware Verilog.

5 stars 1 fork Branches Tags Activity
Star
Notifications You must be signed in to change notification settings

alinealves/CORDIC-Vectoring-em-Verilog

BranchesTags

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

3 Commits
db
db
 
 
incremental_db
incremental_db
 
 
output_files
output_files
 
 
simulation
simulation
 
 
AJ.jpg
AJ.jpg
 
 
AJ.pti_db_list.ddb
AJ.pti_db_list.ddb
 
 
AJ.qpf
AJ.qpf
 
 
AJ.qsf
AJ.qsf
 
 
AJ.qws
AJ.qws
 
 
AJ.tis_db_list.ddb
AJ.tis_db_list.ddb
 
 
AJ.v
AJ.v
 
 
AJ.v.bak
AJ.v.bak
 
 
AJ_nativelink_simulation.rpt
AJ_nativelink_simulation.rpt
 
 
CORDIC.pti_db_list.ddb
CORDIC.pti_db_list.ddb
 
 
CORDIC.qpf
CORDIC.qpf
 
 
CORDIC.qsf
CORDIC.qsf
 
 
CORDIC.qws
CORDIC.qws
 
 
CORDIC.tis_db_list.ddb
CORDIC.tis_db_list.ddb
 
 
CORDIC.v
CORDIC.v
 
 
Maisumteste.vwf
Maisumteste.vwf
 
 
Maisumteste.vwf.temp
Maisumteste.vwf.temp
 
 
Novo teste.vwf
Novo teste.vwf
 
 
Novo teste.vwf.temp
Novo teste.vwf.temp
 
 
Novoteste1.vwf
Novoteste1.vwf
 
 
README.md
README.md
 
 
Sil2201-1058.vwf
Sil2201-1058.vwf
 
 
Sil2201-1058.vwf.temp
Sil2201-1058.vwf.temp
 
 
Sim-AtribuindovarsparaoShift.vwf
Sim-AtribuindovarsparaoShift.vwf
 
 
Sim-PosFelipe.vwf
Sim-PosFelipe.vwf
 
 
Sim-PosFelipe2.vwf
Sim-PosFelipe2.vwf
 
 
Sim-PosFelipe2.vwf.temp
Sim-PosFelipe2.vwf.temp
 
 
Sim-PosFelipe3.vwf
Sim-PosFelipe3.vwf
 
 
Sim-PosFelipe3.vwf.temp
Sim-PosFelipe3.vwf.temp
 
 
Sim-PosFelipe4.vwf
Sim-PosFelipe4.vwf
 
 
Sim-PosFelipe5.vwf
Sim-PosFelipe5.vwf
 
 
Sim-PosFelipe6.vwf
Sim-PosFelipe6.vwf
 
 
Sim-PosFelipeShiftsemParenteses.vwf
Sim-PosFelipeShiftsemParenteses.vwf
 
 
Sim1001-1411.vwf
Sim1001-1411.vwf
 
 
Sim1001-1424.vwf
Sim1001-1424.vwf
 
 
Sim1001-1424.vwf.temp
Sim1001-1424.vwf.temp
 
 
Sim1001-1454.vwf
Sim1001-1454.vwf
 
 
Sim1001-1623.vwf
Sim1001-1623.vwf
 
 
Sim1001-1752.vwf
Sim1001-1752.vwf
 
 
Sim2301-var dentro do generate.vwf
Sim2301-var dentro do generate.vwf
 
 
Sim2301-var dentro do generate.vwf.temp
Sim2301-var dentro do generate.vwf.temp
 
 
Sim2301-vars signed.vwf
Sim2301-vars signed.vwf
 
 
Sim2401-assignx[0]antes.vwf
Sim2401-assignx[0]antes.vwf
 
 
Sim3001-Ultimas.vwf
Sim3001-Ultimas.vwf
 
 
Sim3001-Ultimas1.vwf
Sim3001-Ultimas1.vwf
 
 
Sim3001-Ultimas2.vwf
Sim3001-Ultimas2.vwf
 
 
Vetorial.v.bak
Vetorial.v.bak
 
 
Waveform.vwf
Waveform.vwf
 
 
Waveform.vwf.temp
Waveform.vwf.temp
 
 
Waveform1.vwf
Waveform1.vwf
 
 
Waveform1.vwf.temp
Waveform1.vwf.temp
 
 
Waveform2.vwf
Waveform2.vwf
 
 
Waveform2.vwf.temp
Waveform2.vwf.temp
 
 
aaaaa.vwf
aaaaa.vwf
 
 
debug1.vwf
debug1.vwf
 
 
debug1.vwf.temp
debug1.vwf.temp
 
 
debug2.vwf
debug2.vwf
 
 
debug2.vwf.temp
debug2.vwf.temp
 
 
debug3-pra saber se o valor colocado diretamente sai certo.vwf
debug3-pra saber se o valor colocado diretamente sai certo.vwf
 
 
debug3-pra saber se o valor colocado diretamente sai certo.vwf.temp
debug3-pra saber se o valor colocado diretamente sai certo.vwf.temp
 
 
debug3.vwf
debug3.vwf
 
 
shift.v
shift.v
 
 
shift.v.bak
shift.v.bak
 
 
teste3.vwf
teste3.vwf
 
 
teste4.vwf
teste4.vwf
 
 
teste5.vwf
teste5.vwf
 
 

Repository files navigation

CORDIC-Vectoring-em-Verilog

Códigos e simulações do CORDIC modo Vectoring na linguagem de descrição de hardware Verilog.

About

Códigos e simulações do CORDIC modo Vectoring na linguagem de descrição de hardware Verilog.

Resources

Readme
Activity

Stars

5 stars

Watchers

2 watching

Forks

1 fork
Report repository

Releases

No releases published

Packages

No packages published

Languages