

به نام خدا



دانشکده مهندسی برق

گزارش فاز 3 پروژه

درس سیستم های مبتنی بر FPGA/ASIC

محمد امین حاجی خداوردیان

97101518

استاد: دکتر مهدی شعبانی

نیمسال دوم 99-00

در این فاز به پیاده سازی Interleaver و deinterleaver میپردازیم.

مقدمه

بخش Interleaver :

در پیاده سازی استاندارد مربوطه خروجی های Encoder باید تحت تاثیر Interleaving قرار بگیرند. عمل Interleaving در دو مرحله انجام می شود و در هر مرحله با جا به جایی مکان بیت های ورودی، بیت های خروجی بدست می آید.

در مرحله نخست باید بیت های ورودی را با توجه به رابطه زیر پخش کنیم:

$$i = (N_{CBPS}/16) (k \bmod 16) + \text{floor}(k/16) \quad k = 0, 1, \dots, N_{CBPS} - 1$$

این مرحله این تضمین را به ما میدهد که بیت های گذشته مجاور در حامل های غیرمجاور قرار گیرند.

سپس مرحله دوم باید با توجه به رابطه زیر بیت ها پراکنده شوند:

$$j = s \times \text{floor}(i/s) + (i + N_{CBPS} - \text{floor}(16 \times i/N_{CBPS})) \bmod s \quad i = 0, 1, \dots, N_{CBPS} - 1$$

The value of s is determined by the number of coded bits per subcarrier, N_{BPSK} , according to

$$s = \max(N_{BPSK}/2, 1)$$

مرحله دوم باعث می شود که بیت های گذشته مجاور به طور متناوب بر روی بیت های کمتر قرار گیرند بنابراین از بیت های با قابلیت اطمینان پایین جلوگیری میشود.

برای مدولاسیون های مختلف نحوه پخش کردن بیت های ورودی به گونه مختلفی انجام میشود که آن را متناسب با جدول زیر انجام میدهیم.

در این فاز پروژه ما با BPSK با $\text{Datarate} = 6\text{Mbit/s}$ و $\text{Coding Rate} = \frac{1}{2}$ کار خواهیم کرد.

Data rate (Mbits/s)	Modulation	Coding rate (R)	Coded bits per subcarrier (N_{BPSC})	Coded bits per OFDM symbol (N_{CBPS})	Data bits per OFDM symbol (N_{DBPS})
6	BPSK	1/2	1	48	24
9	BPSK	3/4	1	48	36
12	QPSK	1/2	2	96	48
18	QPSK	3/4	2	96	72
24	16-QAM	1/2	4	192	96
36	16-QAM	3/4	4	192	144
48	64-QAM	2/3	6	288	192
54	64-QAM	3/4	6	288	216

پیاده سازی متلب:

در آدرس Matlab/interleaver/interleaver.m فایل متلب وجود دارد.

برای این بخش ابتدا خروجی Encoder از فاز قبل با نام Out_rate0.txt خوانده میشود.

سپس با توجه به length داده شده در فریم میتوانیم تعداد عملیاتی که باید انجام شود را پیدا کنیم در اینجا فرض شده است ورودی های ما 96 بیت هستند پس باید در دو مرحله 48 بیتی انجام شود. ($N_{CBPS} = 48$)

```
clear;
clc;
%%tx
f = fopen('Out_rate0.txt' , 'r');
o = fopen('Out_interleaver_m.txt' , 'w+');
in = fscanf(f , "%d");
N_CBPS = 48; %This part in Phase4 will be one of inputs that come from
% Signal field of input frame
N_BPSC = 1; %This part in Phase4 will be one of inputs that come from
% Signal field of input frame
if(N_BPSC/2 < 1)
    S = 1;
else
    S = N_BPSC/2;
end
step = length(in)/N_CBPS;
```

سپس با توجه به مقدار N_{CBPS} تعداد مراحل که باید تکرار شود را پیدا میکنیم.

```

for i=1:step
    Interleave_stage1 = zeros(N_CBPS , 1);
    for j=0:N_CBPS-1
        index = ((N_CBPS/16)*(mod(j , 16)) + floor(j/16)+1);
        Interleave_stage1(S*floor(index/S) + mod((index + N_CBPS - floor(16*index/N_CBPS)) , S)) = in(j+1 + (i-1)*48);
        disp([in(j+1 + (i-1)*48), S*floor(index/S) + mod((index + N_CBPS - floor(16*index/N_CBPS)) , S)-1] );
    end
    fprintf(o , "%d\n" , Interleave_stage1);
end

```

سپس با توجه به روابط داده شده در استاندارد دو مرحله را پیاده سازی میکنیم و بیت های ورودی را متناسب با آن پخش میکنیم.

خروجی ها را در یک فایل با نام Out_interleaver_m.txt ذخیره میکنیم تا در تست کردن پیاده سازی توسط وریلاگ از آن استفاده کنیم.

پیاده سازی وریلاگ:

در آدرس Verilog/interleaver فایل interleaver.v و interleaver_tb.v وجود دارد.

ابتدا به توضیح کد اصلی میپردازیم.

ورودی های ماژول interleaver به شکل زیر است:

```

1 module interleaver(
2     in_data,
3     out_data,
4     clk,
5     ready,
6     en
7 );
8     parameter N_CBPS = 48;
9     parameter N_BPSC = 1;
10    parameter length = 96;
11    input [1:0]in_data;
12    input clk;
13    input en;
14    output [length-1:0]out_data;
15    output reg ready;
16
17    wire[2:0] S_interleave;
18    reg [47:0] counter = 0;
19    reg [10:0]step_counter = 0;
20    wire [10:0]step;
21    wire [10:0]first_permutation0 , first_permutation1;
22    wire [10:0]second_permutation0 , second_permutation1;
23    reg [length-1:0]interleave_stage2;
24

```

یک داده ورودی دوبیتی که از Encoder می آید به آن داده میشود. (در فاز قبل پیاده ساز encoder با $rate = \frac{1}{2}$ به این صورت بود که در هر کلاک دو بیت خروجی میدهد).

یک کلاک و یک فعال ساز(en) برای فعال کردن و غیر فعال کردن ماژول وجود دارد.

خروجی ها نیز شامل یک خروجی با تعداد بیت مشخص که چه تعدادی بیت کدشده را میخواهیم Interleaving روی آن انجام دهیم که با توجه به length و تعداد pad_bit مشخص میشود. (در اینجا به عنوان مثال 96 بیت گرفته شده است).

یک خروجی 1 بیت ready هم وجود دارد که مشخص میکند در چه زمانی داده خروجی ما معتبر است.

```
25 assign S_interleave = (N_CBPS/2 < 1) ? 1 : N_CBPS/2;
26 assign step = length/N_CBPS;
27
28 assign first_permutation0 = ((N_CBPS/16)*(counter%16) + (counter/16));
29 assign first_permutation1 = ((N_CBPS/16)*((counter + 1)%16) + ((counter + 1)/16));
30 assign second_permutation0 = S_interleave*(first_permutation0/S_interleave) + ((first_permutation0 + N_CBPS - 16*first_permutation0/N_CBPS)%S_interleave);
31 assign second_permutation1 = S_interleave*(first_permutation1/S_interleave) + ((first_permutation1 + N_CBPS - 16*first_permutation1/N_CBPS)%S_interleave);
32
33 assign out_data = (ready) ? interleave_stage2 : 0;
34
35 always @(counter) begin
36
37     if(counter == N_CBPS)begin
38
39         step_counter <= step_counter + 1;
40         counter <= 0;
41
42     end
43
44 end
45
```

در کد بالا ابتدا بخش ترکیبی مدار آورده شده است که شامل حساب کردن تعداد مراحل، مقدار S و دومرحله ای که رابطه آن به ما داده شده است را حساب میکنیم و در هر مرحله چک میکنیم که آیا به تعداد NCBPS ورودی گرفته ایم اگر جواب مثبت باشد به سراغ دسته های بعدی ورودی ها به تعداد NCBPS میرویم.

```
47 always @(posedge Clk) begin
48
49     if(en)begin
50
51         counter <= counter + 2 ;
52         interleave_stage2[step_counter * N_CBPS + second_permutation0] <= in_data[0];
53         interleave_stage2[step_counter * N_CBPS + second_permutation1] <= in_data[1];
54
55         if(step_counter == step)begin
56             ready <= 1'b1;
57             step_counter <= 0;
58             counter <= 0;
59         end
60         else
61             ready <= 1'b0;
62     end
63 end
```

بخش ترتیبی مدار نیز به این صورت است که در هر کلاک ساعت ورودی ها را با توجه به خانه ای که باید در آن قرار بگیرد به عنوان خروجی میدهد(مکان آن ها را در بخش ترکیبی با استفاده از روابط استاندارد به دست آورده ایم) و چون در هر کلاک دو بیت را مورد بررسی قرار میدهیم شمارنده خود را به گونه ای در نظر گرفته ایم که دوگام به جلو حرکت کند.

کد تست بنچ نیز به صورت زیر است:

```
1 module interleaver_tb;
2     reg [1:0] in;
3     reg Clk=0;
4     wire [95:0]out;
5     wire ready;
6     reg en = 0;
7
8     integer In_data , Out_data , f1;
9     integer i , j;
10    always #5 Clk = ~Clk;
11
12    initial
13    begin
14
15        In_data = $fopen("Out_rate0.txt", "r");
16        Out_data = $fopen("Out_interleaver_v.txt", "w");
17        for(i = 0 ; i < 300 ; i = i + 1)
18        |
19        @(posedge Clk);
20        $stop;
21    end
22    always @(posedge Clk) begin
23        en = 1;
24        f1 = $fscanf(In_data, "%b\n%b\n", in[0],in[1]);
25        if(ready)begin
26            for(j=0 ; j<96; j = j+1)
27                $fwrite(Out_data , "%b\n" , out[j]);
28            $stop;
29        end
30    end
31
32    interleaver dut ( .in_data(in), .out_data(out),.Clk(Clk),.ready(ready) , .en(en));
33
34 endmodule
```

در این کد خروجی های Encoder (فاز قبل) که در پیاده سازی متلب از آن استفاده کردیم را به عنوان ورودی میدهیم و خروجی Interleaver را در یک فایل با نام Out_interleaver_v.txt ذخیره میکنیم.

برای چک کردن درستی باید خروجی شبیه سازی با متلب که با نام Out_interleaver_m.txt است را با Out_interleaver_v.txt مقایسه کنیم.

Out_interleaver_m.txt		Out_interleaver_V.txt	
1	0	1	0
2	0	2	0
3	0	3	0
4	0	4	0
5	1	5	1
6	0	6	0
7	0	7	0
8	0	8	0
9	0	9	0
10	0	10	0
11	0	11	0
12	0	12	0
13	1	13	1
14	1	14	1
15	1	15	1
16	1	16	1
17	0	17	0
18	1	18	1
19	1	19	1
20	0	20	0
21	1	21	1
22	0	22	0
23	1	23	1
24	1	24	1
25	1	25	1
26	0	26	0
27	0	27	0
28	0	28	0
29	0	29	0
30	0	30	0
31	1	31	1
32	1	32	1
33	1	33	1
34	1	34	1
35	0	35	0
36	1	36	1
37	0	37	0
38	1	38	1
39	1	39	1
40	1	40	1
41	0	41	0
42	0	42	0
43	0	43	0
44	0	44	0
45	1	45	1
46	0	46	0
47	0	47	0
48	1	48	1
49	1	49	1
50	0	50	0
51	1	51	1
52	0	52	0
53	1	53	1
54	1	54	1
55	0	55	0
56	0	56	0

همانطور که در شکل بالا دیده میشود این دو خروجی دقیقاً با هم یکسان هستند بنابراین پیاده سازی وریلاگ صحیح است. (خروجی متلب و وریلاگ دقیقاً یکسان شده اند.)

بخش Deinterleaver :

در این بخش می‌خواهیم بیت‌هایی که در Interleaver در مکان‌های مختلف پخش کرده ایم را بازیابی کنیم.

برای اینکار دو مرحله عملیاتی که در Interleaver انجام می‌شود را باید عکس آن را انجام داد تا به ورودی‌هایی که توسط Encoder به ماژول ما داده شده است یافت شود.

در استاندارد دو روابطی که ما را به این هدف می‌رساند موجود است و آن‌ها عبارت هستند از:

The first permutation is defined by the rule

$$i = s \times \text{floor}(j/s) + (j + \text{floor}(16 \times j/N_{\text{CBPS}})) \bmod s \quad j = 0, 1, \dots, N_{\text{CBPS}} - 1$$

where

s is defined in Equation (17).

This permutation is the inverse of the permutation described in Equation (16).

The second permutation is defined by the rule

$$k = 16 \times i - (N_{\text{CBPS}} - 1) \text{floor}(16 \times i/N_{\text{CBPS}}) \quad i = 0, 1, \dots, N_{\text{CBPS}} - 1$$

کافی است در پیاده‌سازی‌هایی که برای Interleaver انجام داده ایم مراحل‌ی که طی می‌کردیم را تغییر دهیم تا به نتیجه مطلوب دست پیدا کنیم بنابراین در بخش Deinterleaver ما تفاوت زیادی به جز در روابط بالا نخواهیم داشت.

پیاده‌سازی متلب:

در آدرس Matlab/deinterleaver/deinterleaver.m فایل متلب وجود دارد.

در این بخش خروجی پیاده‌سازی Interleaver را با نام Out_interleaver_m.txt را به عنوان ورودی دریافت می‌کنیم.


```

1 - clear;
2 - clc;
3 - %%rx
4 - f = fopen('Out_interleaver_m.txt' , 'r');
5 - o = fopen('Out_deinterleaver_m.txt' , 'w+');
6 - in = fscanf(f , "%d");
7 - N_CBPS = 48; %This part in Phase4 will be one of inputs that come from
8 - % Signal field of input frame
9 - N_BPSC = 1; %This part in Phase4 will be one of inputs that come from
10 - % Signal field of input frame
11 - if(N_BPSC/2 < 1)
12 -     S = 1;
13 - else
14 -     S = N_BPSC/2;
15 - end
16 - step = length(in)/N_CBPS;
17 - for i=1:step
18 -     deInterleave_stagel = zeros(N_CBPS , 1);
19 -     for j=0:N_CBPS-1
20 -         index =(S*floor(j/S) + mod((j + floor(16 * j/N_CBPS)) , S));
21 -         deInterleave_stagel(16*index - (N_CBPS - 1)*floor(16*index/N_CBPS) + 1) = in(j+1 + (i-1)*48);
22 -     end
23 -     fprintf(o , "%d\n" , deInterleave_stagel);
24 - end
25 -

```

یافتن تعداد دفعاتی که به تعداد N_{CBPS} بیت باید این روند انجام شود و مشخص کردن مقادیر آن ها مشابه Interleaver پیاده سازی شده است.

حال در بخش آخر(که در باکس قرمز رنگ مشخص شده است) به جای روابط مربوط به Interleaver از روابطی که برای deinterleaver داریم استفاده میکنیم.

خروجی این بخش را با عنوان Out_deinterleaver_m.txt ذخیره میکنیم.

برای چک کردن درستی پیاده سازی این بخش کافی است که خروجی deinterleaver را با ورودی interleaver (که ورودی آن داده Encode شده در فاز قبلی پروژه بود) با نام Out_rate0.txt مقایسه کنیم.

همانطور که در تصویر صفحه بعد دیده میشود خروجی deinterleaver دقیقاً برابر ورودی interleaver است و این به آن معنا است که شبیه سازی های انجام شده در متلب به طور کامل صحیح است.

حال در بخش بعد به پیاده سازی وریلاگ میپردازیم.

Out_rate0.txt		Out_deinterleaver_m.txt	
1	0	1	0
2	0	2	0
3	0	3	0
4	0	4	0
5	1	5	1
6	1	6	1
7	1	7	1
8	0	8	0
9	1	9	1
10	0	10	0
11	1	11	1
12	1	12	1
13	0	13	0
14	1	14	1
15	0	15	0
16	0	16	0
17	0	17	0
18	1	18	1
19	0	19	0
20	0	20	0
21	1	21	1
22	0	22	0
23	0	23	0
24	1	24	1
25	0	25	0
26	0	26	0
27	1	27	1
28	0	28	0
29	1	29	1
30	0	30	0
31	0	31	0
32	0	32	0
33	0	33	0
34	0	34	0
35	0	35	0
36	0	36	0
37	1	37	1
38	1	38	1
39	1	39	1
40	1	40	1
41	0	41	0
42	0	42	0
43	1	43	1
44	1	44	1
45	1	45	1
46	0	46	0
47	1	47	1
48	1	48	1
49	1	49	1
50	0	50	0
51	0	51	0
52	0	52	0
53	1	53	1
54	1	54	1
55	1	55	1
56	1	56	1

پیاده سازی وریلاگ:

در آدرس Verilog/deinterleaver فایل deinterleaver.v و deinterleaver_tb.v وجود دارد.

ابتدا به توضیح کد اصلی میپردازیم.

ورودی های ماژول deinterleaver به شکل زیر است:

```
1 module deinterleaver(  
2     in_data,  
3     out_data,  
4     Clk,  
5     ready,  
6     en  
7 );  
8     parameter N_CBPS = 48;  
9     parameter N_BPSC = 1;  
10    parameter length = 96;  
11    input [1:0]in_data;  
12    input Clk;  
13    input en;  
14    output [length-1:0]out_data;  
15    output reg ready;  
16  
17    wire[2:0] S_deinterleave;  
18    reg [47:0] counter = 0;  
19    reg [10:0]step_counter = 0;  
20    wire [10:0]step;  
21    wire [10:0]first_permutation0 , first_permutation1;  
22    wire [10:0]second_permutation0 , second_permutation1;  
23    reg [length-1:0]deinterleave_stage2;  
24
```

یک داده ورودی دوبیتی که از خروجی interleaver می آید به آن داده میشود.

یک کلاک و یک فعال ساز(en) برای فعال کردن و غیر فعال کردن ماژول وجود دارد.

خروجی ها نیز شامل یک خروجی با تعداد بیت مشخص که چه تعدادی بیت کدشده را که interleave شده است را میخواهیم deInterleaving روی آن انجام دهیم که با توجه به length و تعداد pad_bit مشخص میشود.(در اینجا به عنوان مثال 96 بیت گرفته شده است).

یک خروجی 1 بیت ready هم وجود دارد که مشخص میکند در چه زمانی داده خروجی ما معتبر است.

```

25 assign S_deinterleave = (N_BPSC/2 < 1) ? 1 : N_BPSC/2;
26 assign step = length/N_CBPS;
27
28 assign first_permutation0 = S_deinterleave * (counter/S_deinterleave) + (counter + 16 * counter/N_CBPS)%S_deinterleave;
29 assign first_permutation1 = S_deinterleave * ((counter + 1)/S_deinterleave) + ((counter + 1) + 16 * (counter + 1)/N_CBPS)%S_deinterleave;
30 assign second_permutation0 = 16*first_permutation0 - (N_CBPS - 1)*(16*first_permutation0/N_CBPS);
31 assign second_permutation1 = 16*first_permutation1 - (N_CBPS - 1)*(16*first_permutation1/N_CBPS);
32
33 assign out_data = (ready) ? deinterleave_stage2 : 0;
34
35 always @(counter) begin
36
37
38     if(counter == N_CBPS)begin
39
40         step_counter <= step_counter + 1;
41         counter <= 0;
42
43     end
44
45 end
46

```

در کد بالا ابتدا بخش ترکیبی مدار آورده شده است که شامل حساب کردن تعداد مراحل، مقدار S و دومرحله ای که رابطه آن به ما داده شده است را حساب میکنیم و در هر مرحله چک میکنیم که آیا به تعداد N_{CBPS} ورودی گرفته ایم اگر جواب مثبت باشد به سراغ دسته های بعدی ورودی ها به تعداد N_{CBPS} میرویم. (تفاوت این بخش با interleaver همانطور که گفته شد فقط در روابط استفاده شده برای یافتن مکان هر بیت است. که در باکس قرمز مشخص شده است)

```

47 always @(posedge Clk) begin
48
49     if(en)begin
50
51         counter <= counter + 2 ;
52         deinterleave_stage2[step_counter * N_CBPS + second_permutation0] <= in_data[0];
53         deinterleave_stage2[step_counter * N_CBPS + second_permutation1] <= in_data[1];
54
55         if(step_counter == step)begin
56             ready <= 1'b1;
57             step_counter <= 0;
58             counter <= 0;
59         end
60     else
61         ready <= 1'b0;
62     end
63 end

```

این بخش ترتیبی نیز دقیقا مشابه بخش Interleaver است.

حال به سراغ بررسی تست بنچ میپردازیم.

تست بنچ این بخش دقیقاً مشابه قبل است با این تفاوت که این بار ورودی ما خروجی بخش Interleaver با نام Out_interleaver_m.txt است تا ببینیم آیا مشابه شبیه سازی متلب خروجی ها برابر ورودی بخش Interleaver که داده های کدشده به دست آمده از فاز قبلی است میشود یا خیر.

```
1 module deinterleaver_tb;
2     reg [1:0] in;
3     reg Clk=0;
4     wire [95:0]out;
5     wire ready;
6     reg en = 0;
7
8     integer In_data , Out_data , f1;
9     integer i , j;
10    always #5 Clk = ~Clk;
11
12    initial
13    begin
14
15        In_data = $fopen("Out_interleaver_m.txt", "r");
16        Out_data = $fopen("Out_deinterleaver_v.txt", "w");
17        for(i = 0 ; i < 300 ; i = i + 1)
18            @(posedge Clk);
19        $stop;
20    end
21
22    always @(posedge Clk) begin
23        en = 1;
24        f1 = $fscanf(In_data, "%b\n%b\n", in[0],in[1]);
25        if(ready)begin
26            for(j=0 ; j<96; j = j+1)
27                $fwrite(Out_data , "%b\n" , out[j]);
28            $stop;
29        end
30    end
31
32    deinterleaver dut ( .in_data(in), .out_data(out),.Clk(Clk),.ready(ready) , .en(en));
33
34 endmodule
```

خروجی های deinterleaver را تست بنچ بالا در فایل با نام Out_deinterleaver_v.txt ذخیره میکند.

حال برای چک کردن درستی پیاده سازی وریلاگ کافی است مقادیر خروجی ذخیره شده در فایل بالا را با خروجی deinterleaver متلب با نام Out_deinterleaver_m.txt و ورودی بخش interleaver که نام آن Out_rate0.txt است مقایسه کنیم.

همانطور که در شکل صفحه بعد دیده میشود هر سه فایل مقادیر یکسانی را به ما نشان میدهند که این نشان دهنده آن است که پیاده سازی ها به درستی انجام شده است.

Out_deinterleaver_m.txt	Out_deinterleaver_v.txt	Out_rate0.txt
1 0	1 0	1 0
2 0	2 0	2 0
3 0	3 0	3 0
4 0	4 0	4 0
5 1	5 1	5 1
6 1	6 1	6 1
7 1	7 1	7 1
8 0	8 0	8 0
9 1	9 1	9 1
10 0	10 0	10 0
11 1	11 1	11 1
12 1	12 1	12 1
13 0	13 0	13 0
14 1	14 1	14 1
15 0	15 0	15 0
16 0	16 0	16 0
17 0	17 0	17 0
18 1	18 1	18 1
19 0	19 0	19 0
20 0	20 0	20 0
21 1	21 1	21 1
22 0	22 0	22 0
23 0	23 0	23 0
24 1	24 1	24 1
25 0	25 0	25 0
26 0	26 0	26 0
27 1	27 1	27 1
28 0	28 0	28 0
29 1	29 1	29 1
30 0	30 0	30 0
31 0	31 0	31 0
32 0	32 0	32 0
33 0	33 0	33 0
34 0	34 0	34 0
35 0	35 0	35 0
36 0	36 0	36 0
37 1	37 1	37 1
38 1	38 1	38 1
39 1	39 1	39 1
40 1	40 1	40 1
41 0	41 0	41 0
42 0	42 0	42 0
43 1	43 1	43 1
44 1	44 1	44 1
45 1	45 1	45 1
46 0	46 0	46 0
47 1	47 1	47 1
48 1	48 1	48 1
49 1	49 1	49 1
50 0	50 0	50 0
51 0	51 0	51 0
52 0	52 0	52 0
53 1	53 1	53 1
54 1	54 1	54 1
55 1	55 1	55 1
56 1	56 1	56 1