بسمه تعالى

درس ساختار کامپیوتر و میکروپروسسور

استاد: دکتر موحدیان عطار

دانشكده مهندسي برق



گزارش فاز دوم پروژه درس (پیاده سازی پردازنده single cycle بر اساس دستور العمل mips)

اميرحسين صفري

941-1994

واحد های سازنده پردازنده :

واحد ControlUnit :

در این واحد با پس از ورودی گرفتن ، سیگنال های op (opcode) op) ، function) funct (opcode) op و در این واحد با پس از ورودی گرفتن ، سیگنال های کنترلی خروجی را به عنوان ورودی به ماژول datapath می دهیم ، برای این کار ابتدا با استفاده از R_type ، opcode یا type یا بودن دستورات چک شده و سپس با استفاده از switch ، سیگنال های کنترلی مختص هر دستور مشخص می شود (برای دستورات R_type ، فقط خروجی ALUop ، مختض هر دستور و در واقع بر اساس function ورودی تعیین می شوند و سایر سیگنال های کنترلی مثل هم می باشند ، اما در دستورات l_type ، تمام سیگنال های کنترلی مختص هر دستور و بر اساس opcode ، مشخص می شوند)

واحد datapath:

در این واحد ، ابتدا clk و reset را ورودی می گیریم و در ادامه سیگنال های خروجی واحد (instruction) instr می باشد به علاوه سیگنال instruction) از واحد (instruction memory) Instruction mem و هم چنین سیگنال readdata از واحد (data memory) t_DataMemory) را به عنوان ورودی می گیریم .


و هم چنین سیگنال های خروجی vritedata ، alu_result ، pc ، zero را برای ورودی دادن به ControlUnit و Instruction memory و کنیم .

برای ساخت این واحد از واحد های زیر استفاده شده است :(نام سیگنال ها بر اساس شکل صفحه بعد انتخاب شده اند)

۱) ماژول reset_ff : یک D_flipflop که بر سر راه pc قرار می گیرد تا در صورت D_flipflop شدن مدار ، pc برابر با صفر وارد Instruction memory شود .

۲) ماژول PCplus4 : برای ساختن pc بعدی (سیگنال PCPlus4) این سیگنال در صورت اتفاق نیفتادن branch وارد Instruction memory می شود .

- ۳) ماژول shift : از این ماژول برای در ۴ ضرب کردن (شیفت دادن به تعداد ۲ به چپ) سیگنال SignImm استفاده می شود .
- ۴) ماژول adder : با استفاده از این ماژول سیگنال PCPlus4 را با ۴ برابر SignImm جمع کرده و سیگنال branch رخ داده باشد ، کرده و سیگنال branch رخ داده باشد ، وارد Instruction memory می شود)
 - ۵) ماژول MUX : از این ماژول در ۴ مکان مختلف به شرح زیر استفاده می گردد :
 - ۱) مشخص کردن اینکه ورودی PCBranch یا PCPlus4 وارد Instruction مشخص کردن اینکه ورودی memory وارد
- ۲) برای اینکه سیگنال WriteReg را مشخص کند ، در واقع آدرس رجیستری که در آن
 داده ذخیره می شود را بر اساس اینکه دستور R_type یا I_type می باشد ، مشخص
 می کند.
 - ۳) برای مشخص کردن ورودی دوم (SrcB) واحد ALU ، از بین داده ی موجود در رجیستر اگردستور R_type باشد و یا داده ی immediate اگر دستور I_type باشد .
 ۴) و بالاخره muxای که مشخص کند که آیا داده ی خروجی data memory به عنوان سیگنال Result مشخص شود و یا خروجی ALU .



- ۶) ماژول RegisterFile : برای کار با رجیستر های موجود و نوشتن داده و یا خواندن داده از آن.
- ۷) ماژول signORzeroExtend : برای signORzeroExtend کردن مقدار immediate (برای دستوراتی مثل andi (برای دستوراتی مثل beq) یا zero_extend کردن آن (برای دستوراتی مثل ALU) ماژول ALU : برای اینکه خروجی مورد نظر را بر اساس نوع دستور و در واقع سیگنال ALUcontrol .
- حال با استفاده از دو ماژول ControlUnit و datapath ماژول mips را ساخته و در واقع در این مرحله پردازنده ساخته می شود ، سپس با اتصال کردن Instruction_mem و t_DataMemory به پردازنده ، ارتباط پردازنده نیز با حافظه برقرار می شود .

نتایج و زمان اجرای تست ها

sort : 1 تست (1

برای این تست ضمن اینکه تغییراتی جزیی مطابق با نام ماژول ها را در فایل SingleCycle_tb اعمال می کنیم ، آن را اجرا کرده و نتیجه مطابق زیر می شود .

Console	
Time resolution is 1 ps	
Simulator is doing circuit initialization proces	s.
Finished circuit initialization process.	
ISim>	
# run 400us	
ffff8a4f ff49a03e ed9232cf ed9232cf ec6c	3298 ec6c3298 e6663185 e6663185 dddd8526 dbdb842d b6b6e9be b4b4e947 aac70a4f aaaaec60 a48e7be0 a48e7be0
9c7a4305 9c7a4305 99bd6c60 8bd654a6 8	bd654a6 8894b185 878c0526 86b259c7 86b259c7 82846947 826e5d18 826e5d18 81da5ead 81da5ead 8183b298 8081042d
807f69be 802ab2cf 8019fbe0 8008c305 80	07d4a6 8002d9c7 8001dd18 8000dead 8000203e 8000203e 7fff8a4f 7fff8a4f 7f49a03e 7f49a03e 6d9232cf 6c6c3298
66663185 5ddd8526 5ddd8526 5bdb842d 5	5bdb842d 36b6e9be 36b6e9be 34b4e947 34b4e947 2ac70a4f 2ac70a4f 2aaaec60 2aaaec60 248e7be0 1c7a4305 19bd6c60
19bd6c60 0bd654a6 0894b 185 0894b 185 0	078c0526 078c0526 06b259c7 02846947 02846947 026e5d18 01da5ead 0183b298 0183b298 0081042d 0081042d 007f69be
007f69be 002ab2cf 002ab2cf 0019fbe0 00	19fbe0 0008c305 0008c305 0007d4a6 0007d4a6 0002d9c7 0002d9c7 0001dd18 0001dd18 0000dead 0000dead 0000203e
Stopped at time: 258350 ns(1): in File "D:	/electrical engineering/computer Architecture/project/phase2/CA Project Phase2/SingleCycle tb.v" Line 53
ISim>	
Console Compilation Log	Breakpoints 🥻 Find in Files Results Search Results
	Breakpoints 🧖 Find in Files Results 🕍 Search Results
	Breakpoints 🧖 Find in Files Results 🔚 Search Results
Console Compilation Log	Breakpoints Find in Files Results Search Results Ln 53 Col 1 Verilog

همانطور که در تصویر نیز مشخص است ، زمان اجرای کد 258350 ns می باشد .

Fibonacci Sequence تست (۲

در ابتدا کد mips ای که ۱۵ عدد اول دنباله ی فیبوناچی را محاسبه و در حافظه ذخیره می کند را در فایل fibtest.asm نوشته و سپس با استفاده از نرم افزار Mars ، فایل می کند را در فایل fibtest.hex را تولید می کنیم و در ادامه مطابق آن چه که در دستور پروژه گفته شده فایل تست بنچ fib_tb.v را تکمیل کرده و پس از اجرای آن ، خروجی را به صورت زیر مشاهده می کنیم : (هم چنین زمان اجرا 1280 ns می باشد)

####