بسمه تعالى

درس ساختار کامپیوتر و میکروپروسسور

استاد: دكتر موحديان عطار

دانشكده مهندسي برق



گزارش فاز سوم پروژه درس (پیاده سازی پردازنده Pipeline بر اساس دستور العمل mips)

اميرحسين صفري

941-1994

طراحي پردازنده:

در طراحی ماژول Hazard Unit ، که در واقع برای سه عملکرد Hazard Unit و early branch resolution مطابق با قسمت های مرتبط در فصل ۷ کتاب هریس نوشته شده است .

هم چنین رجیسترهای data path نیز که درواقع داده های هر مرحله از ۵ مرحله اجرای یک در واقع به دستور با یک تاخیر به مرحله ی بعد می برند ، مطابق با تصویر زیر نوشته شده است که در واقع به ترتیب مراحل با نام های Execute2Memory ، Decode2Execute ، Fetch2Decode در پروژه وجود دارند ، هم چنین بعضی از این رجیستر ها هم در datapath قرار دارند و هم در control unit وجوددارند لذا در ادامه ی نام آن ها d (که مربوط به control unit می باشند) آمده است .

نتایج و زمان اجرای تست ها

على رغم اين كه كد مطابق با كتاب هريس و هم چنين اسلايد هاى درس در قالب ماژول هاى مختلف نوشته شده است و در نهايت اين ماژول ها به هم مرتبط شده است ، اما در هنگام اجراى testbench ها متاسفانه هيچ خروجى اى دريافت نشد و هم چنين در نهايت با وجود تلاشى كه براى debug كد كردم ، اما متوجه اشكال كد نشدم و متاسفانه و به ناگزير نتوانستم كه كد ها را اجرا كنم و خروجى ها را مشاهده كنم .

