# Programozható LED-fűzéren alapuló reklámpanel - LED fűzér vezérlése, adatok kiírása

# Patka Zsolt-András | Számítástechnika BSc 2019.11.11

# 1. Beveztő

A projekt célja egy LED-fűzér vezérlése és ennek segítségével egy reklámszöveg megjelenítése. Ehhez egy FPGA lap és egy Worldsemi WS2813 ledfűzér lesz felhasználva.

# 2. Követelmények

# 2.1. Funkcionális követelmények

- Lehetséges legyen egy reklámszöveget kiírni a ledfűzérek által létrehozott mátrix-ra.
- Egy sorban minimum 100 LED található
- Az egyes ledfűzérek szinkronba működjenek
- A kiírás párhuzamosan történik az adott ledfűzéreken
- Másodpercenként 60 frissítés (60 Hz)
- Mozgó szöveg

# 2.2. Nem funkcionális követelmények

- Benti használatra van tervezve
- Ha az FPGA-lapnak lesz készítve külön tokozat, akkor IP31-es standardnak kell megfeleljen
- Ha az FPGA-lapnak nem lesz készítve külön tokozat, akkor nem felel meg IP standardnak (IP00)

### 2.3. Fejlesztési követelmények

- Implementáció VHDL nyelvben
- Szimulációs állomány a rendszer tesztelésére
- Adatok kiírása lehetséges a LED fűzérre
- Modularitás
  - Külön modul egy 24 bit-es blokk küldésére
  - Külön modul a 24 bit-es blokkokat küldő modulok használatára (paraméterezhető, bővíthető)
- Opcionális:
  - Pár betű kódolása (3-4)
  - Betük tárolása BRAM memóriában

# 3. Rendszer-specifikáció

- WS2813 egyszálú adatátvitel protokolljának helyes használata
- Worldsemi WS2813 100 LED-es ledfűzér van felhasználva
- Digilent Basys3 FPGA vezérli a ledfűzért

### 4. Tervezés

# 4.1. WS2813 egyszálú adatátvitel protokoll leírása

A LED-eket vezérlő áramkörök egymás után vannak bekötve úgy, hogy az egyik áramkörnek az adatkimenete a következő áramkörnek az adatbemenetét képzi. Egyszálú az adatátvitel, fontos a protokoll betartása, ahhoz, hogy adatokat tudjunk megjeleníteni a LED-fűzéren.

Amikor egy áramkör megkap egy 24 bit-es kódot, akkor ezt addig tárolja amíg más kódot nem kap, vagy a tápforrást el nem veszti.

### 4.1.1. A 24 bit-es kód

A 24 bit-es kód a következőképpen kell kinézzen:

8 bit GREEN | 8 bit RED | 8 bit BLUE

Az adatátvitel a következő sorrendben kell történjen:

- 1. GREEN
- 2. RED
- 3. BLUE

### 4.1.2. Bit-ek küldési sorrendje

Az egyes byte-ok küldését úgy kell elvégezni, hogy az MSB-vel kell kezdeni és haladni az LSB fele.

24 bit-es kód részletesebb felbontása:

• G7 G6 G5 G4 G3 G2 G1 G0 | R7 R6 R5 R4 R3 R2 R1 R0 | B7 B6 B5 B4 B3 B2 B1 B0

A küldés a következő sorrendben kell elvégződjön:

• G7 G6 G5 G4 G3 G2 G1 G0 | R7 R6 R5 R4 R3 R2 R1 R0 | B7 B6 B5 B4 B3 B2 B1 B0

#### 4.1.3. Időzítések

Minden 24 bit-es adatátvitel után kell legalább 50 μs-ot várakozni, alacsony feszűltségen. Ez jelzi azt, hogy egy 24 bit-es blokk továbbítása megtörtént.

Az egyes bit-ek átvitele a következőképp történik:

- Logikai 1-es
  - 0.8 μs-ot magas feszűltségen
  - $-0.45\,\mu s$ -ot alacson feszűltségen
- Logikai 0-ás
  - 0.4 μs-ot magas feszűltségen
  - 0.85 μs-ot alacson feszűltségen
- 24 bit-es adatblokk küldése után:
  - $->50\,\mu s$ -ot alacsony feszűltségen

A bit-ek továbbításánál egy +/- 150 ns-os eltérés megengedett.

A várakozási értékeket nem az adatlapból, hanem az alábbi útmutatóból vettem. Az útmutató szerint az adatlapban levő értékek rosszul vannak kiszámolva.

Egyelőre megpróbálok az útmutatóban megadott értékekkel dolgozni. Ha ez nem megfelelő működéshez vezet, akkor veszem az adatlapban levő értékeket.

### 4.2. Véges állapotú adatútas automata tervezése

A feladatot egy véges állapotú adatútas automatával fogom megoldani. Ennek megfelelően mutatom be a tervezést.

#### 4.2.1. Elvégezendő RT műveletek azonosítása

Az időzítések implementálásához egy számláló lesz használva. A 100 MHz-es órajel ami fel lesz használva időben 0.01 µs-nak felel meg. Így a szükséges ciklusok száma (amennyit várakoztatni kell bizonyos feszűltségszinten, ahhoz, hogy a WS2813 protokollja be legyen tartva) egész. Ebből már látható, hogy definiálható két művelet:  $i \Leftarrow ciklus \quad szam, i \Leftarrow i-1$  (ahol i a számláló).

Az egyszerűség kedvéért, egy belső regiszternek, amely a színadatokat tartalmazza (**data**), mindig a 24. bitje kerül kiküldésre. Tehát minden bit kiküldése után ennek a regiszternek az értékeit el kell csúsztatni (shift-elni) egyet balra:  $data \Leftarrow data << 1$ 

Egy 24-bites blokk kiküldése után kell küldeni egy "RES" jelet, vagyis több ideig alacsony feszűltségen kell tartani a kimenetet. Ehhez számolni kell a már elküldött bitek számát  $bit\_count \Leftarrow bit\_count - 1$ , ahol bit\\_count az eddig elküldött bitek számát tartalmazza. Az elküldött bit-ek 23-től számolódnak lefele, mivel a nullához való hasonlítás hatékonyabb, mint egy adott értékhez való hasonlítás.

### 4.2.2. Adatfüggőségek identifikálása

Mivel nagyon egyszerű RT műveletekkel meg lehet oldani az adott feladatot, nem merűlnek fel adatfüggőségek.

#### 4.2.3. Célregiszterek azonosítása

Szükséges regiszterek:

- $\bullet$   $R_i$ : ciklusszámláló regiszter a késleltetésekhez.
- $\bullet$   $R_{bit}$ \_count: Biteket számláló regiszter, a 24 bit-es blokk elküldésének érzékeléséhez.
- $R_{data}$ : Elküldendő adatot tartalmazó regiszter

# 4.2.4. Különböző fázisokban elvégzendő műveletek

1. táblázat. Különböző fázisokban elvégzendő műveletek

Állapot	$R_i$	$R_{bit\_count}$	$_{count}$ $R_{data}$		$_{ m done}$
READY	$R_i$	$R_{bit\_count}$	$R_{data}$	'U'	'0'
INIT	$R_i$	24	data	'U'	done
SEND_IF01	$R_i$	$R_{bit\_count}$	$R_{data}$	'U'	done
SEND1H_INIT	T1H	$R_{bit\_count}$	$R_{data}$	'1'	done
SEND1H	$R_i - 1$	$R_{bit\_count}$	$R_{data}$	$d\_out$	done
SEND1L_INIT	T1L	$R_{bit\_count}$	$R_{data}$	'0'	done
SEND1L	$R_i - 1$	$R_{bit\_count}$	$R_{data}$	$d\_out$	done
SEND0H_INIT	T0H	$R_{bit\_count}$	$R_{data}$	'1'	done
SEND0H	$R_i - 1$	$R_{bit\_count}$	$R_{data}$	$d\_out$	done
SEND0L_INIT	T0L	$R_{bit\_count}$	$R_{data}$	'0'	done
SEND0L	$R_i - 1$	$R_{bit\_count}$	$R_{data}$	$d\_out$	done
SHIFT_CHECK	$R_i$	$R_{bit\_count} - 1$	$R_{data}$	$d\_out$	done
SHIFT	$R_i$	$R_{bit\_count}$	$R_{data} << 1$	$d\_out$	done
SENDRES_INIT	TRES	$R_{bit\_count}$	$R_{data}$	'0'	done
SENDRES	$R_i - 1$	$R_{bit}$ _count	$R_{data}$	$d\_out$	done
SEND_DONE	$R_i$	$R_{bit\_count}$	$R_{data}$	'U'	'1'
DONE_TODO	$R_i$	$R_{bit\_count}$	$R_{data}$	'U'	done

# 4.3. Állapotok

# 2019.10.14

Állapotok:

- READY
  - Alap állapot
  - "reset" jel esetén ide kerül vissza az automata

# • INIT


- minden LED-et kikapcsol (0x000000-t ír)
- -"clear" jel esetén ide kerül az automata

# • RENDER


- $-\,$ egyenként küldi a szín információt a LED-ekre
- annyiszor végződik el itt a művelet, ahány LED-ünk van
- "stop" jel esetén megáll a kiírás

# • DISPLAY


# • megtörtént a kiírás




 ${\bf 2019.10.28}$ Állapotdiagram átírva úgy, hogy a küldési logikát is tartalmazza:



Állapotdiagram egy 100 LED-et vezérlő modulra



 ${\bf 2019.11.11}$  Végleges állapotdiagram, az implementációban is használt.



### • READY

- Alap állapot
- -"reset" jel esetén ide kerül vissza az automata

### • INIT

- inicializálja a bit-count-ot nullára

# $\bullet$ SENDIF\_01

– Megvizsgálja data[23]-as bit-et. Ha 1, akkor a következő állapot a **SEND1H\_INIT**, ha 0 akkor SEND0H\_INIT

# • SEND1H\_INIT

- Inicializálja az i változót a T1H értékre
- A d\_out output-ot 1-re állítja

# • SEND1H

- Dekrementálja az i változót
- Amikor az i változó nulla lesz, akkor tovább megy a **SEND1L** INIT állapotra

# • SEND1L\_INIT

- Inicializálja az i változót a T1L értékre
- A d out output-ot 0-ra állítja

### • SEND1L

- Dekrementálja az i változót
- Amikor az i változó nulla lesz, akkor tovább megy a SHIFT CHECK állapotra

### • SENDOH INIT

- Inicializálja az i változót a T0H értékre
- A d out output-ot 1-re állítja

### • SENDOH

- Dekrementálja az i változót
- Amikor az i változó nulla lesz, akkor tovább megy a SEND0L INIT állapotra

### • SENDOL INIT

- Inicializálja az i változót a T0L értékre
- A d out output-ot 0-ra állítja

### • SENDOL

- Dekrementálja az i változót
- Amikor az i változó nulla lesz, akkor tovább megy a SHIFT CHECK állapotra

### • SHIFT CHECK

- Megnézi, hogy a bit\_count változó nulla-e, ha igen, akkor tovább megy a SENDRES\_INIT
  állapotra
- Ha a  ${\bf bit}$   ${\bf count}$  változó nem egyenlő nullával, akkor tovább megy a  ${\bf SHIFT}$  állapotra

### • SHIFT

- Shift-eli a data std logic vectort balra eggyel; vissza megy a SEND IF01 állapotra

# • SENDRES INIT

- Inicializálja az i változót a TRES értékre
- A d\_out output-ot 0-ra állítja

# • SENDRES

- Dekrementálja az i változót
- Amikor az  ${\bf i}$ változó nulla lesz, akkor tovább megy a  ${\bf SEND}~~{\bf DONE}$ állapotra


# • SEND\_DONE

- Befejeződött a 24 bit-es blokk kiírása
- $-\,$  Beállítja a **done** kimenetet 1-esre

# 4.4. Alegységek


# 2019.10.14

- $\bullet$ Következő állapot regiszter  $Next\ State\ Register$
- Állapot regiszter State Register
- Szín regiszter Colour Register
- $\bullet$  Küldési logika regiszter  $Transmission\ Logic\ Register$




# 4.4.1. Küldési logika regiszter

A küldési logika modul részletesebb lebontása:




2019.10.28

Minden led\_controll modulhoz tartozik egy BRAM blokk és minden ilyen modul egy ledfűzért vezérel meg. Öt ilyen blokk megvezérel öt ledfűzért, ezáltal létrehozva a ledmátrixot. Az órajel, start, reset, stop és data-rd jelek közösek minden modulnak.



# 4.5. Idődiagram



 $\bullet~$  CLK: 100 MHz-es órajel

• start: jel a folyamat elindításához


• reset: jel a folyamat resetálásához

• stop: jel a kiírás megállításához. Csak két 24 bit-es blokk kiírása közben tudja megállítani a kiírást

• Dout: Egyszálú adatsín a LED-ekre.

• Data: Kiírandó adat, Data rd felmenő órajelére olvassa be az adatot.

• Data\_rd: Aktiváló bit az adat beolvasására



 $\bullet$  CLK: 100 MHz-es órajel

• start: jel a folyamat elindításához

- reset: jel a folyamat resetálásához
- Dout: Egyszálú adatsín a LED-ekre.
- Data: Kiírandó adat

# 4.6. Szimuláció eredménye

# 4.6.1 WS2813 Driver

A WS2813 Driver modul szimulációja alatt a következőkre figyeltem:

- WS2813 egyszálú protokollja be van-e tartva
- A 24 bit-es blokkot sikerült-e legalább 80  $\mu$ s alatt elküldeni (egy bitet elküldeni 1.25  $\mu$ s, 24 bit-es blokk elküldése után min. 50  $\mu$ s-ot kell várakozni)  $1.25*24+50=80~(\mu$ s)
- A küldés befejezése után a **done** jel 1-esre lett-e állítva

A szimuláció során észrevevődött, hogy már az első kritérium nem teljesül:



Látható, hogy nullás küldése esetén a kimenet  $0.41\,\mu s$ -ot van magas feszűltésgen tartva  $0.45\,\mu s$  helyett és  $0.91\,\mu s$ -ot van alacsony feszűltségen tartva,  $0.85\,\mu s$  helyett.



Itt látható, hogy egyes küldése esetén a kimenet 0.81 μs-ot van magas feszűltésgen tartva 0.8 μs helyett és 0.51 μs-ot van alacsony feszűltségen tartva, 0.45 μs helyett.

Ezt egyszerűen meg lehet oldani a ciklusszámok módosítása által.

Módosított ciklusszámok:

- Logikai 1-es
  - 79 ciklus magas feszűltségen
  - 39 ciklus alacsony feszűltségen
- $\bullet \;\; {\rm Logikai} \; 0\mbox{-}{\rm \acute{a}s}$ 
  - 39 ciklus magas feszűltségen
  - 79 ciklus alacsony feszűltségen

A frissített értékekkel a WS2813 protokollja már pontosan be van tartva.

Logikai egyesre:



Logikai nullásra:



A másik két követelmény is teljesül:

							80,040.000 ns
Name	Value	 79,940 ns	79,960 ns	79,980 ns	80,000 ns	80,020 ns	80,040 ns
¼ clk_100	1						
lo reset	0						
le start	0						
> W data[23:0]	a1b2e3	alb2e3					
le d_out	0						
1 done	1						

A 24 bit-es blokk elküldése után a done jel egyesre lett állítva és  $80.04\,\mu s$  alatt sikerült az egész 24 bit-es blokkot elküldeni.


### 4.6.2. BRAM memória

A BRAM memóriának a használatát a következő két blogbejegyzés alapján tanultam meg: bram használata és tesztelése és BRAM feltöltése coefficient file használata által. A második blogbejegyzés alapján tanultam meg a BRAM memóriának a **coefficient** file alapján való feltöltését. A BRAM memória szimulációja alatt azt értem, hogy megvizsgálom, hogy a BRAM memória helyesen fel lett töltve a **coefficient** file-ból. A **coefficient** file:

memory\_initialization\_radix=16;

memory\_initialization\_vector=00A,00B,00C,00D,00E,00F,010,011,012,013,014,015,016,017,018,019;

A szimuláció eredménye:



Megfigyelésem alapján a generált BRAM modul felfutó órajelre olvassa be a következő címet, és ugyanúgy felfutó órajelre teszi ki az adatot a kimenetre, de csak egy egész órajellel a cím beolvasása után.

### 4.7. Működés közbeni tesztelés - Integrated Logic Analyser

# 4.7.1 WS2813 Driver

Működés közbeni teszteléshez a TCL script-es megoldást választottam.