СОМ-ПОРТЫ ПЕРСОНАЛЬНЫХ КОМПЬЮТЕРОВ Версия 2.4

2.0.1.1 История развития последовательного (serial) или, по-другому, коммуникационного (COMmunication) порта неразрывно связана с развитием элементной базы. Применительно к ПК разработчиком как базовой архитектуры так и типовых схем оборудования являлась и до сих пор является компания Intel.


2.0.1.2a

В развитии СОМ-порта ПК можно выделить следующие основные этапы (следует отметить, что этот процесс сильно коррелирует с развитием СОМ-портов всех типов компьютерных систем):

1. В свое время (семидесятые годы XX века), в составе периферийной части комплекта микросхем поддержки микропроцессора 8080, компания Intel разработала два контроллера последовательного порта.

Один из них, 8250, получил название UART (Universal Asynchronous Receiver/Transmitter) -- универсальный асинхронный приемник-передатчик.

Второй, 8251, получил название USART (Universal Synchronous/Asynchronous Receiver/Transmitter) -- универсальный синхронно-асинхронный приемник-передатчик.



2.0.1.2b

Эти контроллеры были рассчитаны на подключение по шине X-Bus (шина ввода-вывода, внутрисхемный восьмибитный предшественник системной шины ISA) и поэтому без труда были перенесены в первые ПК на базе процессора 8086 и его модификаций (то есть компьютеры класса IBM PC XT) с тогда наиболее распространенной системной шиной ISA.

Совместно с контроллером параллельного порта 8255, микросхема UART либо USART устанавливалась на плату специального адаптера и подключались к материнской плате ПК посредством разъема системной шины.

В это же время возникла традиция устанавливать последовательные порты парами (COM1 и COM2).

2.0.1.3a

2. Времена доминирования процессоров 80286 -- Intel486 (то есть компьютеры класса IBM PC AT и IBM PS/2) ознаменованы постепенно набравшими силу интеграционными процессами.

На первом этапе происходило распространение и развитие самих контроллеров.

В СССР был создан аналог 8251 под названием КР580ВВ51А, который и стал массово применяться в серии ЕС ПК.

На Западе же, наоборот, развитие получила микросхема 8250.

2.0.1.3b

Апофеозом достаточно быстрого усовершенствования 8250 стали несколько UART, среди которых следует выделить 16550, причем это была разработка уже не Intel, a National Semiconductor. Именно эта микросхема стала де факто стандартной на длительное время (архитектурная совместимость сохраняется вплоть до настоящего времени).

16550 имеет два основных преимущества перед 8250:


- -- более высокая пропускная способность последовательного интерфейса (максимальная стандартная пропускная способность увеличена с 9600 baud до 115200 baud);
- -- возможность буферизации (две очереди FIFO по 16 байт -- на стороне передатчика и на стороне приемника).



2.0.1.4

В дальнейшем интеграционные процессы привели к появлению так называемых мультикарт -- подключаемых посредством разъема системной шины (по-прежнему обычно ISA) плат расширения с интегрированными контроллерами: последовательного порта (2х16550), параллельного порта, игрового порта, НГМД и НЖМД. Причем все эти функции сочетались в одной БИС с типичным названием Multi I/O.

Основными производителями чипов Multi I/O были компании Winbond, UMC, GoldStar и другие.



[Gigagon]


2.0.1.5

Для ПК на базе поздних Intel486 уже была характерна интеграция чипа Multi I/O на материнскую плату.

Одними из ведущих производителей таковой элементной базы стали компании SiS и OPTi. Компания Intel постепенно отказалась от производства микросхем интегрированной периферии и сосредоточилась на разработке наборов микросхем («чипсетах») системной логики (последней БИС Multi I/O, которая была выпущена самой компанией Intel, стала 82091).

2.0.1.6a

5. Во времена процессоров Pentium сформировалась действительная до сих пор базовая крупноблочная структура материнской платы ПК, состоящая из четырех основных БИС.



2.0.1.6b

Контроллеры последовательного порта (по той же схеме 2х16550) в составе интегрированной периферии были перенесены и в эту структуру.


Однако, в связи с некоторой заменой функционала интегрированной периферии (например, удаление контроллера НЖМД и добавление контроллера клавиатуры), вместо названия Multi I/O стало больше использоваться название Super I/O. С этого момента реализации последовательных портов не претерпели никаких изменений.

Основными производителями чипов Super I/O являются компании Winbond, ITE и SMSC.



2.0.1.6c

После перехода от мостовой (bridges) организации ПК к хабовой (hubs) в рамках данной структуры (начиная с восьмисотой серии чипсетов Intel в эпоху Pentium III) для внутрисхемного подключения Super I/O вместо шины X-Bus стала использоваться шина LPC (Low Pin Count) -- специализированная разновидность шины PCI с небольшим числом разрядов.



Структурная схема Super I/O на примере ITE IT8712F [ITE]

2.0.1.8

6. В настоящее время (приблизительно с 2005 года) традиционный последовательный интерфейс ПК считают устаревшим (legacy), часто исключают из состава интегрированной периферии -- на материнских платах можно увидеть все реже.

Однако возобновлено производство мультикарт -- новые версии представляют собой платы расширения с интерфейсом PCI.

2.0.1.9 Сейчас в качестве основного последовательного интерфейса ПК рассматривают шину USB (Universal Serial Bus), впервые введенную в состав ПК еще в эпоху процессоров Pentium.

Сам факт передачи информации подразумевает наличие передатчика, приемника и канала, по которому они связаны. Как и следует из названия, UART 16550 сочетает в себе функции как приемника, так и передатчика. Предоставлена возможность подключения к двунаправленному каналу связи в соответствии со стандартом RS-232.

На аппаратном уровне приемник и передатчик работают параллельно, то есть по отдельным физическим цепям полностью независимо друг от друга.

Структурная схема UART 16550 [National Semiconductor]

CONTROL

Интерфейс RS-232 (традиционное название, последнюю редакцию 1997 года правильно называть TIA-232-F, существуют и другие названия) предназначен для подключения АПД (например, модема) к ООД (например, UART).

Для физического подключения по стандарту RS-232 используют девятиконтактные разъемы D Subminiature (D-sub) DE-9. В старых ПК класса IBM PC использовали и аналогичные двадцатипятиконтактные разъемы DB-25.

Принято, что штырьевую часть разъема устанавливают со стороны ООД, а гнездовую часть -- со стороны АПД.



Логотип последовательного порта: « | O | O | ».

Согласно PC System Design Guide, с 1999 года разъемы последовательных портов окрашивают в бирюзовый цвет.

Традиционное назначение цифровых цепей RS-232:

SOUT (Serial Output) -- выход передатчика;

SIN (Serial Input) -- вход приемника;

RTS (Request to Send) -- сигнал-запрос от UART к модему о передаче байта;

CTS (Clear to Send) -- сигнал-подтверждение от модема к UART о готовности принять байт для передачи;

DSR (Data Set Ready) -- сигнал от модема к UART о готовности к взаимодействию;

DTR (Data Terminal Ready) -- сигнал от UART к модему о готовности к взаимодействию;

DCD (Data Carrier Detect) -- сигнал от модема к UART об обнаружении данных;

RI (Ring Indicator) -- сигнал от модема к UART об обнаружении входящего телефонного звонка.

2.0.2.5a

Служебные цепи RS-232 позволяют организовать контроль информационного потока (flow control). Например, это позволяет избегать переполнения приемника, приостанавливая «быстрый» передатчик.

Следует отметить, что практически все служебные цепи напрямую связаны с соответствующими регистрами управления и состояния UART 16550, то есть «открыты» для программирования. Следовательно, алгоритмы контроля реализуют программно и закладывают, например, в драйверы операционных систем.

Контроль может быть как полуаппаратным (с задействованием сигналов RS-232), так и сугубо программным.

Очевидно, что традиционное использование пары RTS/CTS позволяет контролировать передачу только в одном направлении -- от UART к модему. Для контроля передачи в обратном направлении использовалась пара DSR/DTR.

2.0.2.5b

В большинстве современных реализаций контроль по прежнему предполагает наличие обратной связи, но осуществляется только приемником. Два основных метода:

- 1. RTS/CTS -- полуаппаратный.
- 2. XON/XOFF -- программный.

UART контролирует передачу данных «к себе» управляя активностью цепи RTS, модем -- CTS.


Значительно реже применяют метод DTR/DSR -- полностью аналогичен методу RTS/CTS, но значения сигналов сохраняются на протяжении всего информационного обмена, а не каждой посылки.

При полностью программном контроле, приемник передает в обратном направлении специальный байт XON (стандартное значение 11h) для инициирования передачи и специальный байт XOFF (стандартное значение 13h) для остановки передачи.

2.0.2.6a

В стандартной ситуации, ООД взаимодействуют между собой посредством АПД, причем с помощью так называемых «рукопожатий» (handshaking) с АПД. При этом подключение АПД к ООД осуществляют посредством *«прямого» кабеля* (straight-through cable).

Для подключения двух ООД друг к другу непосредственно необходим один из вариантов *нуль-модемного* (null-modem, поскольку предполагают отсутствие модема) кросс-кабеля (crossover cable, поскольку цепи SIN и SOUT скрещивают).




Для изготовления кросс-кабеля нужны минимум три провода.

Иногда программное обеспечение рассчитано только на использование модемов. В подобных ситуациях, для непосредственного подключения двух ООД необходимо «закоротить» соответствующие пары сигналов.

Часто в литературе приводят еще одну схему нуль-модемного кабеля, в соответствии с которой роль модема играет ООД-абонент.

Скрещивание, как таковое, обусловлено необходимостью правильного согласования электрических цепей.


При этом нужно иметь в виду, что в информационных системах принято все «мерить» относительно человека, в том числе и ввод-вывод. Таким образом, в ПК направление определяется «с точки зрения» центрального процессора, а в данном случае -- «с точки зрения» ООД.



Как известно, без синхронизации в том либо ином виде передать ничего не возможно. Передатчик и приемник, по крайней мере, должны «встретиться во времени». Поскольку передатчик и приемник не имеют общего источника времени, в канал вводятся специальные синхросигналы.

С точки зрения синхронизации, применительно к последовательным каналам связи выделяют два режима обмена:

- 1. *Асинхронный* (asynchronous) -- синхронизируется посылка каждого информационного байта.
- 2. *Синхронный* (synchronous) -- синхронизируется весь информационный обмен.



2.0.2.9b

Атомарной, то есть минимальной неделимой единицей, с которой работает как UART, так и USART, является байт, причем один байт не обязательно равен восьми битам и может содержать от 5 до 8 битов.

По умолчанию линия находится в состоянии логической единицы.

При наличии байта для передачи передатчик переводит линию в состояние логического нуля, то есть передает старт-бит, что говорит приемнику о том, что на следующем такте нужно «ловить» первый информационный бит.

Стоп-бит необходим для того, чтобы после передачи информационной последовательности гарантированно вернуть линию в исходное, то есть единичное состояние.

Старт-бит всегда один, а стоп-битов может быть один, полтора либо два.

2.0.2.9c

Для проверки целостности информационной части, если эта проверка включена, за информационной частью вставляется бит паритета.

При этом действует правило дополнения. Например, если включена проверка единиц на четность (even), то бит паритета формируется таким образом, чтобы общее число единиц (в информационной части плюс бит паритета) было четным. Либо, если включена проверка нулей на нечетность (odd), то общее количество нулей должно быть нечетным.

Ошибки отслеживаются приемником.



2.0.2.10b

При «простое» передатчик заполняет линию специальными байтами синхронизации, тем самым настраивая приемник.

Все поступающие байты передаются без «обрамления».

Как и в асинхронном режиме, ошибки отслеживаются приемником. При обнаружении ошибок, а при длительной непрерывной передаче из-за накапливающихся фазовых сдвигов они неизбежно возникают, приемник должен каким-либо дополнительным способом (так как текущую линию задействовать невозможно) приостановить передатчик, чтобы канал вновь заполнился байтами синхронизации.

По своей сути, передатчик и приемник СОМ-порта представляют собой программируемые сдвиговые регистры.

Данные, предварительно записанные в регистр передатчика параллельно, затем последовательно сдвигаются в канал под воздействием тактовых импульсов. В процессе работы UART 16550 тактирование сдвиговых регистров осуществляется непрерывно. Следовательно, данные начинают поступать в канал сразу после их записи в регистр передатчика.

Заполнение регистра приемника так же происходит «автоматически». Если передаваемые байты записываются слишком быстро, то возникает переполнение очереди FIFO передатчика. Если принимаемые байты считываются слишком медленно, то после переполнение очереди FIFO приемника происходит их потеря.

Тактирование сдвиговых регистров UART 16550 осуществляется с помощью встроенного программируемого бод-генератора (baud generator) (тактирование некоторых первых реализаций UART осуществлялось таймером).

Бод-генератор представляет собой программируемый делитель частоты. Выходная частота бод-генератора F_{out} определяется по формуле:

$$F_{out} = F_{in} / (16 DL)$$
,

где:

 F_{in} -- входная частота,

DL -- шестнадцатибитная константа, старшая и младшая части которой хранятся в двух регистрах UART (DLL и DLM).

На вход бод-генератора поступает меандр, получаемый от внешнего кварцевого резонатора, который тактирует и сам автомат UART. Частота тактирования автомата UART по крайней мере в 16 раз больше F_{out} .

Следует учитывать, что, для того чтобы правильно рассчитать DL, необходимо точно знать F_{in} .

Вполне естественно, что на разных материнских платах используют разные микросхемы и разные кварцевые резонаторы. Применительно к современным Super I/O, эта частота может достигать 48 MHz, то есть совпадать с частотой синхронизации Super I/O.

Но, за счет еще одного деления частоты (при загрузке ПК BIOS конфигурирует UART инициализируя соответствующие регистры конфигурационного пространства Super I/O), как правило, F_{in} приводится к классическому значению 1,843 MHz.

При этом, если DL = 1 (нулевое значение DL использовать крайне не рекомендуется), то $F_{out} = 115200$ Hz.

Пропускную способность последовательных каналов связи принято оценивать в бодах.


Один *бод* (baud) равен одному сигналу в секунду.

В случае с UART 16550 производительность, измеренная в бодах, совпадает с производительностью, измеренной в битах в секунду (bit/s равно bps).


UART 16550, как и вся БИС Super I/O, как и любая БИС на материнской плате, является низковольтной.

Но в интерфейсе RS-232 значения логических уровней совершенно другие, значительно более «разнесенные», что позволяет передавать данные на расстояние до нескольких десятков метров.

Для получения необходимых значений используют специализированные преобразователи уровней 75232 (аналоги: 75185, 6571 и другие).



Преобразователь уровней 75232 фактически играет роль *трансивера* (transceiver, transmitter плюс receiver), сочетая функции приемника и передатчика в интерфейсе с определенной физической средой, которой в данном случае является RS-232).



В больших ЭВМ производства второй половины прошлого века для подключения терминалов применялись другие трансиверы -- трансиверы токовой петли (current loop), которые не «разносят» уровни напряжений, а моделируют токовые посылки, что позволяет увеличить расстояние передачи.

Возможность использования токовой петли в ПК была отвергнута изначально.

2.0.3.1a

Как и любое устройство ввода-вывода, UART 16550 содержит регистры управления, регистры состояния, плюс информационные регистры.

В стандартной архитектуре ПК для СОМ1 и СОМ2 зарезервированы следующие диапазоны программных портов в адресном пространстве вводавывода процессора: 3F8h -- 3FFh и 2F8h -- 2FFh соответственно (но возможности Super I/O позволяют сконфигурировать UART 16550 нестандартно).


2.0.3.1b

Регистры UART 16550 отображаются в соответствующий диапазон следующим образом.

Register Address Access (AEN = 0)		Abbreviation	Register Name	Access
Base +	DLAB			
0h	0	THR	Transmit Holding Register	wo
0h	0	RBR	Receiver Buffer Register	RO
0h	1	DLL	Divisor Latch LSB	R/W
1h	1	DLM	Divisor Latch MSB	R/W
1h	0	IER	Interrupt Enable Register	R/W
2h	_	IIR	Interrupt Identification Register	RO
2h	_	FCR	FIFO Control Register	wo
3h	_	LCR	Line Control Register	R/W
4h	_	MCR	Modem Control Register	R/W
5h	_	LSR	Line Status Register	R/W
6h	_	MSR	Modem Status Register	R/W
7h		SCR	Scratch Pad Register	R/W

Отображение частично зависит от значения Divisor Latch Access Bit (DLAB) -- самого старшего (седьмого) бита регистра LCR.

[Intel]



Назначение регистров:

- 1. THR (Transmit Holding Register) -- регистр данных передатчика (точнее буферный регистр сдвигового регистра передатчика).
- 2. RBR (Receiver Buffer Register) -- регистр данных приемника (точнее буферный регистр сдвигового регистра приемника).
- 3. DLL (Divisor Latch Least significant byte) -- младшая часть константы деления бод-генератора.
- 4. DLM (Divisor Latch Most significant byte) -- старшая часть константы деления бод-генератора.

5. IER (Interrupt Enable Register) -- регистр разрешения прерываний.



6. IIR (Interrupt Identification Register) -- регистр идентификации прерываний.



Бит Бит Бит Приоритет прерывания Тип прерывания Причины прерывания Условие сброса прерывания 0 0 0 1 Нет Нет Нет Нет Нет Нет Нет Нет Чтение LSR 0 1 1 0 Второй Приемник заполнен Данные успешно приняты Чтение RBR 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответ-ствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно приемника в течение времени, соответ-ствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 0 0 Третий Передатчик пуст Данные успешно приемо и запись в тНК 0 0 0 0 Статус модема изменился Статус модема изменился Статус модема изменился Статус модема изменился Чтение MSR					П	T	D	V
IIR IIR IIR IIR IIR HeT HeT		1		ı				I
0 0 0 1 Нет Нет Нет Нет Нет Нет Переполнение, ошибка паритета, ошибка в формате посыпки Чтение LSR 0 1 0 0 Второй Приемник заполнен Данные успешно приняты Чтение RBR 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIF О приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно переданы Чтение IIR или запись в ТНЯ 0 0 0 0 Четвертый Статус модема СТS, DSR, RI, DCD Чтение MSR		. –			прерывания	прерывания	прерывания	
0 1 1 0 Первый (наивысший) Статус линии изменился Переполнение, ошибка в формате посылки Чтение LSR 0 1 0 0 Второй Приемник заполнен успешно приняты Чтение RBR 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIF О приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно тереданы тНR Чтение IIR или запись в тНR 0 0 0 0 Четвертый Статус модема СТS, DSR, RI, DCD Чтение MSR					11	11	11	
(наивысший) линии изменился паритета, ошибка в формате посыпки О 1 0 0 Второй Приемник заполнен Успешно приняты 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт О 0 1 0 Третий Передатчик пуст успешно переданы ТНК О 0 0 0 Четвертый Статус модема RI, DCD								
изменился паритета, ошибка в формате посылки О 1 0 0 Второй Приемник Данные успешно приняты 1 1 0 0 Второй Тайм-аут Не было чтение квринения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт О 0 1 0 Третий Передатчик Пуст Успешно переданы ПНР или запись в ТНР или запись в ТНР или запись в ТНР или запись в ТНР или или или или или или или или или ил	0	1	1	0				Чтение LSR
ошибка в формате посыпки О 1 0 0 Второй Приемник Данные успешно приняты 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт О 0 1 0 Третий Передатчик пуст Успешно переданы ПНК О 0 0 0 Четвертый Статус модема RI, DCD					(наивысшии)			
Формате посылки О 1 0 0 Второй Приемник Заполнен Данные успешно приняты 1 1 0 0 Второй Тайм-аут Не было Чтение RBR Течение времени, соответ-ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О 0 1 0 Третий Передатчик пуст Данные успешно переданы ТНR Такрита Передаты Статус модема RI, DCD Тение RBR Течение RBR						изменился		
0 1 0 0 Второй Приемник заполнен Данные успешно приняты Чтение RBR 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно переданы ТНЯ Чтение IIR или запись в ТНЯ 0 0 0 Четвертый Статус модема СТS, DSR, ПК, DCD Чтение MSR								
0 1 0 0 Второй Приемник заполнен Данные успешно приняты Чтение RBR 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно приняты Чтение IIR или запись в ТНЯ 0 0 0 Четвертый Статус модема СТS, DSR, RI, DCD Чтение MSR								
заполнен успешно приняты 1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт мере один байт пуст Данные успешно переданы 0 0 1 0 Третий Передатчик пуст Данные успешно переданы THR 0 0 0 0 Четвертый Статус модема RI, DCD	_		_	_	D×	D=		Herring DDD
1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно переданы ТНК 0 0 0 0 Четвертый Статус модема RI, DCD	0	1	U	U	Второи			чтение квк
1 1 0 0 Второй Тайм-аут Не было чтения и записи в очередь FIFO приемника в течение времени, соответ-ствующего приему четырех байтов, и в очереди находится по крайней мере один байт 0 0 1 0 Третий Передатчик пуст Данные успешно переданы ТНК Чтение IIR или запись в ТНК 0 0 0 0 Четвертый Статус модема СТS, DSR, RI, DCD Чтение MSR						заполнен	-	
0 0 1 0 Третий Передатчик пуст Данные успешно переданы Чтение IR изапись в ТНК 0 0 0 0 4 Четвертый Статус модема СТS, DSR, Чтение MSR 0 0 0 4 Чтение MSR Чтение MSR 0 0 0 0 4 Чтение MSR Чтение MSR	1	1		0	Второй	Тойм оит		Harma DDD
записи в очередь FIFO приемника в течение времени, соответ- ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик пуст Данные успешно переданы THR О О 0 О Четвертый Статус модема RI, DCD	'	'	0	0	Бторои	таим-аут		чтение кок
очередь								
ГІГО приемника в течение времени, соответ- ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик пуст Данные Чтение IIR или запись в тНЯ О О О Четвертый Статус модема RI, DCD								
приемника в течение времени, соответ- ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик пуст Данные успешно переданы ТНЯ О О О О Четвертый Статус модема RI, DCD								
В течение времени, соответ- ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик Данные успешно переданы О О 0 О Четвертый Статус модема RI, DCD							FIFO	
времени, соответ- ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик Данные успешно переданы ТНК О О 0 О Четвертый Статус модема RI, DCD							приемника	
Соответ- ствующего приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик пуст Данные успешно переданы ТНЯ О О 0 О Четвертый Статус модема RI, DCD							в течение	
о о о о о четвертый Статус модема RI, DCD							времени,	
приему четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик пуст Успешно переданы ТНК О О 0 О Четвертый Статус модема RI, DCD							соответ-	
четырех байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик Данные успешно или запись в тереданы О О 0 О Четвертый Статус модема RI, DCD							ствующего	
байтов, и в очереди находится по крайней мере один байт О О 1 О Третий Передатчик Данные успешно переданы ТНК О О О О Четвертый Статус модема RI, DCD							приему	
очереди находится по крайней мере один байт О О 1 О Третий Передатчик Данные успешно переданы ТНК О О О О Четвертый Статус модема RI, DCD							четырех	
очереди находится по крайней мере один байт О О 1 О Третий Передатчик Данные успешно переданы ТНК О О О О Четвертый Статус модема RI, DCD							байтов, и в	
находится по крайней мере один байт О О 1 О Третий Передатчик Пуст Данные успешно или запись в переданы ТНК О О О О Четвертый Статус модема RI, DCD								
по крайней мере один байт 0 0 1 0 Третий Передатчик Данные успешно или запись в переданы THR 0 0 0 0 Четвертый Статус модема RI, DCD								
0 0 1 0 Третий Передатчик пуст Данные успешно или запись в тНК 0 0 0 0 Четвертый Статус модема CTS, DSR, RI, DCD Чтение MSR								
0 0 1 0 Третий Передатчик пуст Данные успешно или запись в ТНК Чтение IIR или запись в ТНК 0 0 0 Четвертый Статус модема СТS, DSR, RI, DCD Чтение MSR								
0 0 1 0 Третий Передатчик пуст Данные успешно переданы Чтение IIR или запись в ТНR 0 0 0 Четвертый Статус модема СТS, DSR, RI, DCD Чтение MSR								
пуст успешно или запись в тHR 0 0 0 0 Четвертый Статус модема RI, DCD	0	0	1	0	Третий	Перепатиии		Uтошио IID
0 0 0 Veтвертый Статус модема RI, DCD	"	"	'	"	третии			
0 0 0 U Четвертый Статус CTS, DSR, Чтение MSR NODEMA RI, DCD						11,01		
модема RI, DCD	0	0	0	0	Четвертый	Статус		
	`	~		~	.c.bcp.ibiii			
						изменился	, 555	


Прерывания UART 16550

7. FCR (FIFO Control Register) -- регистр управления очередями FIFO передатчика и приемника.



2.0.3.8a

8. LCR (Line Control Register) -- регистр управления линией.




2.0.3.8b

Включение «залипания» бита паритета (sticky parity) приводит к передаче соответствующего константного значения.

Включение паузы приводит к приостановке передатчика. При этом передатчик удерживает линию в состоянии логического нуля длительное время, что автоматически переводит в режим паузы и приемник (без уведомления об ошибках).

2.0.3.9a

9. MCR (Modem Control Register) -- регистр управления модемом.



2.0.3.9b Включение loopback-режима приводит к «закорачиванию» выхода передатчика и входа приемника, что может применяться с целью тестирования UART.


2.0.3.10a

10. LSR (Line Status Register) -- регистр состояния линии.



2.0.3.10b После считывания очередных данных из приемника нулевой бит LSR обнуляется. После записи очередных данных в передатчик обнуляются пятый и шестой биты LSR. Остальные биты обнуляются после чтения LSR.

11. MSR (Modem Status Register) -- регистр состояния модема.



2.0.3.12					
12. SCR (Scratch Pad Register) дополнительный регистр для временного					
хранения данных, не связанный с функционированием UART.					

2.0.4.1

С точки зрения топологии, интерфейс RS-232 обладает одним существенным ограничением, которое закономерно вытекает из его природы. Он изначально задумывался как интерфейс между разноранговыми устройствами, то есть, по сути дела, как интерфейс для подключения периферийных устройств к компьютеру. Более двух устройств с помощью RS-232 объединить невозможно.

В результате, закономерным продолжением стандарта RS-232 стали два стандарта: RS-422 (EIA-422-B) и RS-485 (EIA-485). При этом RS-422 можно рассматривать как промежуточный на пути к RS-485 стандарт.

Характеристика	RS-232	RS-422	RS-485
Способ передачи	Изменение	Дифференциаль-	Дифференциаль-
сигнала	потенциала	ная пара	ная пара
	относительно		
	земли		
Направление	Одностороннее,	Одностороннее,	Одностороннее,
передачи	двустороннее	двустороннее	двустороннее
Максимальное	1	1	32
количество			
передатчиков			
Максимальное	1	10	32
количество			
приемников			
Ориентировочная	1 Mbit/s	10 Mbit/s	10 Mbit/s
максимальная			
пропускная			
способность			
Ориентировочное	15 m	1200 m	1200 m
максимальное			
расстояние			

Основные сравнительные характеристики RS-232, RS-422 и RS-485

2.0.4.3

Для передачи данных посредством интерфейса RS-485 требуются специальные трансиверы с гальванической развязкой, позволяющие реализовать дифференциальный способ передачи сигнала.

Гальваническая развязка может быть либо трансформаторной, либо оптронной.

О СрПД в стандарте не сказано, но, как правило, используют витую пару (twisted pair) и разъемы типа RJ.

