### Структурная и функциональная организация ЭВМ (Computer Organization and Design)

БГУИР кафедра ЭВМ

Доцент Воронов А.А.

Лекция 12 «УУ однотактного процессора»


2017

#### План лекции

- 1. Результаты промежуточного теста
- 2. Устройство управления однотактного процессора


#### Собирая всё в одну схему

• Осталось только сгенерировать управляющие сигналы



# Устройство управления однотактного процессора (Control Logic for the Single-Cycle CPU)

#### Добавление управляющих сигналов



#### Управляющие биты АЛУ

#### • 5 функций АЛУ:


ALU control input	Function	Operations
000	And	and
001	Or	or
010	Add	add, lw, sw
110	Subtract	sub, beq
111	Slt	slt

#### Управляющие биты АЛУ

5 функций АЛУ:


ALU control input	Function	<b>Operations</b>
000	And	and
001	Or	or
010	Add	add, lw, sw
110	Subtract	sub, beq
111	Slt	slt

- коды берутся из КОП (биты 31-26), а так же из поля function (биты 5-0)
- АЛУ нет необходимости сообщать все коды операций – учитываются только имеющие отношение к ALU (2 bits):



### Generating ALU control

Instruction opcode	ALUOp	Instruction operation	Function code	Desired ALU action	ALU control input
lw	00	load word	XXXXXX	add	010
SW	00	store word	XXXXXX	add	010
beq	01	branch eq	XXXXXX	subtract	110
R-type	10	add	100000	add	010
R-type	10	subtract	100010	subtract	110
R-type	10	AND	100100	and	000
R-type	10	OR	100101	or	001
R-type	10	slt	101010	slt	111




#### Generating individual ALU signals

ALUop	Function	ALUCtr
		signals
00	XXXX	010
01	XXXX	110
10	0000	010
10	0010	110
10	0100	000
10	0101	001
10	1010	111

ALUctr2 =

ALUctr1 =


ALUctr0 =




#### Управление


Простая комбинационная логика (таблица

истинности)






#### R-Format Instructions (e.g., Add)




Instruction	RegDst	ALUSrc	Memto- Reg	Reg Write	Me m Read	Mem Write	Branch	ALUOp1	ALUp0
R-format								1	0
lw								0	0
sw								0	0
beq								0	1

#### lw управление




Instruction	RegDst	ALUSrc	Memto- Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp1	ALUp0
R-format	1	0	0	1	0	0	0	1	0
lw								0	0
SW								0	0
beq								0	1

#### sw управление



Instruction	RegDst	ALUSrc	Memto- Reg	Reg Write	Me m Read	Me m Write	Branch	ALUOp1	ALUp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
sw								0	0
beq								0	1

#### beq управление




Instruction	RegDst	ALUSrc	Memto- Reg	Reg Write	Me m Read	Me m Write	Branch	ALUOp1	ALUp0
R-format	1	0	0	1	0	0	0	1	0
lw	0	1	1	1	1	0	0	0	0
SW	Χ	1	Χ	0	0	1	0	0	0
beq								0	1

#### Таблица истинности для сигналов управления

		R-format	lw	SW	beq
O	pcode	000000	100011	101011	000100
	RegDst	1	0	X	X
	ALUSrc	0	1	1	0
	MemtoReg	0	1	X	X
	RegWrite	1	1	0	0
Outputs	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1

#### Generating the control signals

		R-format	lw	SW	beq
Opcode		000000	100011	101011	000100
	RegDst	1	0	X	X
	ALUSrc	0	1	1	0
	MemtoReg	0	1	X	X
	RegWrite	1	1	0	0
Outputs	MemRead	0	1	0	0
	MemWrite	0	0	1	0
	Branch	0	0	0	1
	ALUOp1	1	0	0	0
	ALUOp0	0	0	0	1




PLA for control signals

#### Single-Cycle CPU clock cycle time

Критический путь: путь по комбинационной схеме занимающий большее время, чем любой другой.

	I cache	Decode, R-Read	ALU	PC update	D cache	R-Write	Total
R-type	1	1	.9	-	-	.8	3.7
Load	1	1	.9	-	1	.8	4.7
Store	1	1	.9	-	1	- /	3.9
beq	1	1	.9	.1	-	- /	3.0



Clock cycle time = 4.7 + setup + hold

#### Однотактный ЦП, итоги

- Простой
- Какая команда выполняется дольше всех. Почему это может являться проблемой?
- Execution time = insts \* cpi \* cycle time
- Реальные машины имеют намного большее количество команд чем это маленькое подмножество.

## Почему используется многотактовая схема?

- Проблема: В однотактовой схеме длительность такта должна быть достаточной для выполнения наиболее медленной команды
- Решение: разбиваем выполнение на маленькие части
  - каждая часть выполняется за 1 такт;
  - различные команды потребуют различного количества тактов
- Другое преимущество: Можно использовать меньшее количество логических блоков
  - Одно АЛУ вместо 1 АЛУ и двух сумматоров
  - Можно использовать одну универсальную кэшпамять (команды + данные)

#### Многотактовая реализация

Цель: сбалансировать каждую часть работы по времени

	I cach	Decode, R-Read		PC update	D cache	R-Write	Total
R-type	1	1	.9	-	-	.8	3.7
Load	1	1	.9	-	1	.8	4.7
Store	1	1	.9	-	1	-	3.9
beq	1	1	.9	.1	-	-	3.0

- Load требует 5 тактов
- Store and R-type 4
- •beq 3

# Будет ли многотактовая схема быстрее?

	I cache	Decode, R-read	ALU	PC update	D cache	R-write	Total
R-type	1	1	.9	-	-	.8	3.7
Load	1	1	.9	-	1	.8	4.7
Store	1	1	.9	-	1	-	3.9
beq	1	1	.9	.1	-	-	3.0

Допустим время установки + удержания = 0.1 ns

Однотактовый подход:

Clock cycle time = 4.7 + 0.1 = 4.8 ns time/inst = 1 cycle/inst \* 4.8 ns/cycle = 4.8 ns/inst

Многотактовый design:

Clock cycle time = 1.0 + 0.1 = 1.1time/inst = CPI \* 1.1 ns/cycle

# Будет ли многотактовая схема быстрее?

	Cycles needed	Instruction frequency
R-type	4	60%
Load	5	20%
Store	4	10%
beq	3	10%

Какой СРІ будет в данном случае???

Допустим время установки + удержания = 0.1 ns Однотактовый подход:

Clock cycle time = 4.7 + 0.1 = 4.8 ns time/inst = 1 cycle/inst \* 4.8 ns/cycle = 4.8 ns/inst

Многотактовый design:

Clock cycle time = 1.0 + 0.1 = 1.1time/inst = CPI \* 1.1 ns/cycle

#### The Five Cycles

- Five execution steps (some instructions use fewer)
  - IF: Instruction Fetch
  - Instruction Decode (& register fetch & add PC+immed)
  - EX: Execute
  - Mem: Memory access

IF

WB: Write-Back into registers

ID


	I cache	Decode, R-Read	ALU	PC update	D cache	R-Write	Total
R-type	1	1	.9	-	-	.8	3.7
Load	1	1	.9	-	1	.8	4.7
Store	1	1	.9	-	1	-	3.9
beq	1	1	.9	.1	-	-	3.0

EX

Mem

WB

### Partitioning the Single-Cycle Design




#### Computer of the day

- The British LEO I *(Lyons Electronic Office I)* computer, запустил своё первое коммерч. приложение в 1951.
  - Первый компьютер использовавшийся для задач коммерции.
  - 500 kHZ, Multiple input/output buffers
- Построен J. Lyons and Co., a catering and food manufacturing companies (в сотрудничестве с Cambrid University)
  - Just so that their catering service and payroll became efficient!
  - Первые измерения производительности (benchmarks):
    Bakery Evaluations
  - Первые задачи
    - Отслеживание ежедневных заказов от магазинов, поступающих по телефону каждый день после полудня

#### The LEO project стал пионером в BPO

Изначально предназначался только для внутреннего использования, но ВМ оказалась столь удачной, что данная чайная компания начала строить ВМ для различных организаций UK





#### Вопросы к лекции

Какие биты команды влияют на управление АЛУ?

- Для чего служит поле команды «function»?
- Какие преимущества многотактовых ЦП относительно однотактового?
- Каким образом производить разделение всей схемы ЦП на отдельные стадии?