
Интерфейсы и периферийные устройства

Лекция 4-2. Шина LPC

Протокол, физический интерфейс, формат транзакции. Чип ввода-вывода (Super I/O).

Архитектура современного ПК



Шина LPC - для подключения Legacy-устройств


- LPC (Low Pin Count) специализированная системная периферийная шина
- PS/2 разъем для подключения клавиатуры и мыши, VGA,
- IDE (Integrated Drive Electronics), (ATA AT Attachment) параллельный интерфейс подключения накопителей (жёстких дисков и оптических приводов)
- последовательный порт RS-232 (Recommended Standard 232) стандарт последовательной асинхронной передачи двоичных данных
- параллельный порт, IEEE 1284 (порт принтера, параллельный порт,Line Print Terminal, LPT)
- контроллер дисковода гибких дисков (floppy);
 - порт для подключения джойстика (игровой порт, Gameport/MIDI-port разъем ввода/вывода для подключения аналогового игрового манипулятора или музыкального синтезатора).

SCSI (Small Computer System Interface) — интерфейс для объединения на одной шине различных по своему назначению устройств (жёсткие диски, накопители на магнитооптических дисках, приводы CD, DVD, стримеры, сканеры, принтеры)


Шина LPC - основные характеристики

- Была разработана в 1992 году корпорацией Intel для замены шины ISA (Industrial Standart Arhitecture), сохранив программную совместимость для системных и периферийных устройств, входящих в архитектуру IBM PC XT/AT.
- Legacy ISA (классические ISA-карты). Это стандартные карты для ISA-шины, такие как модемы или звуковые карты, без поддержки "Plug&Play". Эти карты требуют назначения каналов DMA в соответствии с документацией на них
- Шина является синхронной параллельной, мультиплексированной, с разрядностью 4 бита, частота 33,3 Мгц. Обычно используется для подключения единственного физического устройства моста Super I/O, также может поддерживать IO-контроллеры, BIOS Firmware (микросхемы flash-BIOS), аудиокодеки.
- Иначе: LPC служит для подключения к контроллеру ввода-вывода (I/O Controller Hub, ICH,Southbridge, функциональный контроллер чипсета) более медленных устройств системы (по сравнению с северным мостом): карт PCI, интерфейсов PCI Express, IDE, SATA, USB, контроллера SuperIO (который реализует такие устройства, как контроллер FDD, клавиатурный порт, принтерный интерфейс LPT, com-порты и проч.)
- Разъемов и карт расширения не существует.
- Мост PCI-LPC обычно входит в состав микросхемы «южного моста»

LCP & Южный мост



Топология шины LPC



Шина PCI

Интерфейс LPC

Интерфейс LPC использует ряд сигналов шины PCI, в частности, импульсы синхронизации CLK PCI, то есть LPC синхронизирован с шиной PCI. Однако устройства LPC могут вводить произвольное число тактов ожидания.

Контроллер LPC является мостом PCI и встраивается в ICH.


Интерфейс программно прозрачен и не требует каких—либо драйверов.

По пропускной способности LPC эквивалентен X-bus/ISA. Предполагается, что

47% пропускной способности занимает LPT-порт (2 Мбайт/с), 11,4% —инфракрасный порт (4 Мбит/с),

НГМД, СОМ–порт, аудиокодек занимают ещё меньшие доли. Таким образом, при одновременной работе все эти устройства занимают 75% пропускной способности LPC.

Интерфейс LPC



I/O Controller Hub (ICH)

контроллер шины LPC, осуществляющий подключения устройств (последовательный и параллельные интерфейсы, манипулятор «мышь» и клавиатуры);

Сигналы шины LPC

Обязательные сигналы (7 линий):

- LAD[3:0] мультиплексированная шина команд, адреса и данных
- LFRAME# сигнал границы кадра (подачи команды)
- LRESET# сигнал сброса, берется с шины PCI
- LCLK сигнал синхронизации, берется с шины PCI (Тактовая частота 33 МГц, те же функции, что PCICLK)

Дополнительные сигналы:


- LDRQ# индивидуальная линия сигнала DMA/Bus Master (в рамках Super I/O отводится портам LPT и IrDA) -от хоста (ICH)
- SERIRQ# линия прерывания устройства, не подключенного к PIC напрямую
- CLKRUN# аналог сигнала в PCI частота синхронизации номинальная
- LPME# управление питанием сигнал о начале цикла изменения энергопотребления
- LPCPD# Отключение, указывает, что периферия должна подготовиться к отключению (от хоста)
- LSMI# подача сигнала SMI Как и PCI SMI#, нужен для повторных попыток

Замена устаревшего ISA

Интерфейс LPC — это замена устаревшего, с большим числом контактов, асинхронного интерфейса ISA с сохранением всех циклов обращения ISA:

- чтение-запись памяти (1 байт),
- чтение—запись ввода—вывода (1, 2, 4 байта 16—ти и 32—х разрядные передачи ІСН преобразует в последовательность байтовых передач),
- чтение-запись через DMA (1 или 2 байта),
- прямое управление шиной (busmastering) чтение—запись (1, 2 или 4 байта).

Moct Super I/O



Super I/O

класс сопроцессоров

объединяет интерфейсы различных низкочастотных устройств.

Cocтав моста Super I/O

Обязательные компоненты моста Super I/O:

- Два приемопередатчика (UART Universal Asynchronous Receiver/Transmitter), реализующие работу асинхронного последовательного порта СОМ (интерфейс RS-232s)
 (двойной последовательный порт
- Контроллер IEEE-1284, реализующий работу порта LPT- Line print Terminal (Многорежимный параллельный порт: 1- стандартный (двунаправленный) 2 – EPP (Enhanced Parallel Port) и 3 -ECP ((Enhanced Capabilities Port) – порт с расширеенными возможностями.)
- Контроллер FDC Floppy Disc Controller, реализующий подключение флоппидисковода
- Контроллер порта джойстика (Game Port)
- Контроллер MIDI MPU-401 Musical Instrument Digital Interface –шина для связи узыкальных инструментов
- Контроллер порта IrDA Infra red Data Association инфракрасный протокол связи (обычно использует один из UART)
- ASKIR Amplitude Shift Keyed Infrared port
- КВС поддержка системной клавиатуры, а также мыши. Иногда реализован в основном чипсете, и тогда в Super I/O отключается

Cocтав моста Super I/O

• Environmental, или HW (HardWare) Monitoring – мониторинг параметров системы. Оцифровка сигналов от источника питания, тахометров вентиляторов, термодиодов и терморезисторов и предоставление данной информации программисту.

зачастую реализуется подключением Super I/O или другого контроллера к шине SMBus (частный случай I2O bus – Intelligent I/O).

Часто мост Super I/O содержит:

- Дополнительные контакты для подключения внешних устройств (актуально для промышленных, серверных и др. применений)
- Интерфейс SPI для подключения микросхем типа Firmware Hub
- Контроллер Smart Card
- Контроллер RTC Real Time Clock
- Интерфейс для чипа ТРМ или встроенную функциональность ТРМ
- Интеллектуальный контроллер управления вентиляторами
- Контроллер ESI интерфейс подключения и отслеживания температуры по встроенным цифровым датчикам процессора (Enterprise South Bridge Interface)

Помимо LPC, мост Super I/O может подключать часть устройств по шине SMBus (System

Management Bus) — последовательный протокол обмена данными для устройств питания (если ее поддержка реализована).

Модуль Trusted Platform (TPM)

- TPM (Trusted Platform Modul) «доверенный модуль платформы», называемый также чипом безопасности (платформы), представляет собой микроконтроллер, встроенный в системную плату компьютера и предназначенный для его защиты как от физического взлома, так и от программных атак.
- Модули TPM обеспечивают так называемый хэш (hash) для системы с помощью алгоритма SHA1 (Secure Hash Algorithm). Значение хэша получается из информации, полученной от всех ключевых компонентов вроде видеокарты и процессора, в сочетании с программными элементами (операционной системой, среди всего прочего).
- Компьютер будет стартовать только в проверенном состоянии (authorized condition), когда TPM получит правильное значение хэша. В проверенном состоянии операционная система получает доступ к корневому ключу шифрования (encrypted root key), который требуется для работы приложений и доступа к данным, защищённым системой TPM. Если при загрузке было получено неправильное значение хэша, то система считается не доверяемой, и на ней будут работать только обычные, свободные файлы и программы.

Характеристики LPC

- Предназначена для подключения чипов на материнской плате.
- Синхронная, частота синхронизации 33 МГц, уровни напряжения совпадают с PCI 3.3V.
- Программно прозрачная, реализуется как мост PCI-LPC (PCI-ISA), отслеживающий все обращения за пределами пространства устройств PCI.
- **Не поддерживает общий механизм конфигурирования и Plug&Play** ввиду специфики подключенных устройств (с фиксированными адресами, заложенными в архитектуре системы).
- Топология управляемая хостом шина, но чаще используется соединение «точка-точка».

Сигналы шины LPC

Обязательные сигналы (7 линий):


- LAD[3:0] мультиплексированная шина команд, адреса и данных
- LFRAME# сигнал границы кадра (подачи команды)
- LRESET# сигнал сброса, берется с шины PCI
- LCLK сигнал синхронизации, берется с шины PCI (Тактовая частота 33 МГц, те же функции, что PCICLK)

Дополнительные сигналы:

- LDRQ# индивидуальная линия сигнала DMA/Bus Master (в рамках Super I/O отводится портам LPT и IrDA) -от хоста (ICH)
- SERIRQ# линия прерывания устройства, не подключенного к PIC напрямую
- CLKRUN# аналог сигнала в PCI частота синхронизации номинальная
- LPME# управление питанием сигнал о начале цикла изменения энергопотребления
- LPCPD# Отключение, указывает, что периферия должна подготовиться к отключению (от хоста)
- LSMI# подача сигнала SMI Как и PCI SMI#, нужен для повторных попыток

Протокол шины LPC – режим Slave

приведена последовательность полей при обращениях хоста к памяти или портам (2, 1-n,2-2m помечены поля, вводимые устройством). Во всех этих обращениях передается по одному байту. Для чтения памяти, предполагая 5 тактов поля (при записи – TAR (Turn Around), SYNC, TAR)



Транзакция начинается с фазы Start, подкрепленной сигналом LFRAME# (Устанавливает хост). При необходимости прерывания обмена сигнал LFRAME# понижается до выдачи всех необходимых фаз. Обмен выполняется блоками по 1, 2 или 4 байта. Адресация памяти 32-битная, портов – 16-битная.

Ввиду 4-битной разрядности для передачи одного байта требуется 2 такта.

Фазы транзакции LPC

Start – начало транзакции:

- 0000 начало slave-обмена, запрос от хоста (начало цикла для типовой передачи)
- 0010 разрешение доступа (Grant) Bus Master для устройства 1
- 0011 разрешение доступа (Grant) Bus Master для устройства 2
- 1111 завершение со стороны хоста (стоп/Abort, конец цикла для целевого устройства)
- 1101, 1110 операции доступа к Firmware, для FWH

CycleType/DIR – команда Cycle Type / Direction, тип цикла и направление передачи :

- задает тип и направление передачи. Бит 0 задает направление (0 чтение, 1 запись), биты [2:1] тип обращения (00 порт, 01 память, 10 DMA, 11 резерв), бит 3 резерв (0).
 - Может подаваться устройством в режиме Bus Master
 - чтение/запись портов (0000 I/O чтение 0010 I/O запись)
 - чтение (0101) / запись (0110) памяти
 - чтение (1000 / запись (1010) через DMA

Фазы транзакции LPC (продолжение)

ADDR – адрес, не используется в операциях DMA:


- Занимает 4 такта для портов и 8 тактов для адреса памяти
- Первым передается старший полубайт: Addr[31:28]->Addr[3:0]
- Подается хостом, кроме операций Bus Master

TAR (Turn Around) – цикл передачи управления, при чтении или операции Bus Master, занимает 2 такта. Служит для смены владельца шины LPC. В первом такте прежний владелец помещает на линии LAD [3÷0] код 1111, во втором – переводит буферы в третье состояние.

DATA – передача данных, 2 такта (кроме DMA), младшим полубайтом вперед: Data[0:3]->Data[7:4]

Sync – сигнал холостого хода, подается устройством, кроме случаев Bus Master: Используется для введения тактов ожидания устройством, к которому производится обращение, обеспечивает контроль передачи и механизм таймаутов.

Передача данных с помощью DMA



Запрос на открытие канала DMA подает устройство с помощью сигнала LDRQ#. У каждого логического устройства есть такая линия.

MSB (most significant bit) ... LSB (least SB) задает номер канала DMA ACT – активен или нет канал DMA.

Мост Super I/O поддерживает обычно одну такую линию – для LPT в **режиме ECP**. Хост, получив запрос, должен обратиться к контроллеру DMA за выделением запрошенного канала. Получив канал, хост начинает DMA-обмен.

Передача данных с помощью DMA выполняется под управлением

- **хоста.** По LAD вместо адреса передаются номер канала DMA, признак конца цикла и размер передачи (1, 2, 4 байта).
- Обращения через LPC могут выполняться со скоростями:
- чтение/запись памяти -1,59/1,96 Мбайт/с); запись по DMA в память 3,03, 4,76, 6,67 Мбайт/с;чтение по DMA памяти 3,03, 3,70, 4,17 Мбайт/с; при прямом управлении: чтение/запись памяти 1,33, 2,47, 4,3 Мбайт/с, обращение к портам 1,59, 2,9, 4,94 Мбайт/с.

Протокол ЕСР

- Протокол ECP (Extended Capabilities Port) обеспечивает двунаправленную передачу данных в полудуплексном режиме, имеет раздельные каналы
 - данных для каждого направления движения, позволяет работать с активными периферийными устройствами и поддерживает простую компрессию данных **RLE**.


В дополнение, как и в режиме EPP (Enhanced Parallel Port), имеется возможность многоканальной адресации периферийных устройств

Протокол шины LPC: Bus Master

- Предусмотрено управление всего двумя мастерами. Цикл Bus Master начинает хост, давая соответствующую команду после Start и передавая (TAR) шину устройству. Запрос на Bus Master по сути запрос DMA с каналом 4.
- Добавляется фаза Size после Addr. Передача ведется по 1, 2 или 4 байта без зазоров, сигнал SYNC подается только перед первым байтом (для чтения) или после последнего (для записи).
- Интерфейсом LPC поддерживаются DMA-режимы одиночных передач,
- пакетных обменов (Increments mode), передач по требованию и проверок.
- Традиционно не поддерживаются передачи DMA «память-память».

Каскадирование контроллеров DMA

DMA контроллер ICH объединяет схемы двух 82С37 DMA—
контроллеров, имеющих вместе 7 независимо программируемых
процессором каналов. Каналы 0÷3 аппаратно задействованы для 8—ми разрядных обменов с подсчётом числа переданных байт (16 разрядов — 64 Кбайт), 4— канал используется для каскадирования контроллеров DMA, а каналы 5÷7 — для 16— битных передач с подсчётом числа переданных слов (16 разрядов — 128 Кбайт).



Приоритет каналов

В каждой группе каналов: [0÷3] и [4÷7] в командном режиме можно установить **режим фиксированных или вращающихся приоритетов**.

Арбитраж аппаратных запросов от устройств ввода/вывода выполняется по сигналам на их DREQ – линиях. Программные запросы имеют аналогичную приоритетную схему обслуживания, что и аппаратные, и задаются через регистр запросов DMA.

При фиксированных приоритетах 0-й канал имеет высший приоритет,

а 7-й канал — низший. При вращающихся приоритетах каналы 0÷3 вращаются как группа из 4-х каналов, которая всегда находится в приоритетном списке между каналами 5 и 7.



Типы циклов PC/PCI DMA

ICH поддерживает 4 типа циклов PC/PCI DMA:

- память устройство ввода/вывода;
- периферийное устройство память;
- проверка ведущего на шине ISA;
- циклы ведущего на шине ISA.

Процедура POST

Все шаги конфигурирования выполняет процедура POST (**POST** (англ.

Power-On Self-Test) — самотестирование после включения), если BIOS поддерживает PnP, или операционная система при загрузке. PnP BIOS может ограничиться конфигурацией и активацией только устройств, участвующих в загрузке. Остальные устройства в этом случае конфигурируются и активируются ОС. BIOS без поддержки PnP может воспользоваться устройствами для загрузки, сконфигурированными с параметрами по умолчанию. В этом случае изоляцией карт, сбором информации и конфигурированием займется ОС при загрузке.

Заключение

- В последние годы роль Super I/O снижается. Его функции реализуются непомредственно на Южном мосту, что позволяет подключать соответствующие устройства к шине PCI, что повышает быстродействие.
- Одновременно с развитием IBM PC-совместимых компьютеров происходило смещение Super I/O, сперва на шины VLB, затем стала использоваться шина PCI.
- Современные Super I/O используют шину LPC (интерфейс которой предоставляет южный мост материнской платы) и часто реализованы в составе чипсета.
- Примером современного Super I/O может служить микросхема Intel 631xESB/632xESB, обеспечивающая следующие функции

Функции современного Super I/O

- 1.Обеспечивает реализацию интерфейса ESI (Enterprise South Bridge Interface) и порта PCI Express, обеспечивающим 8-кратный поток передачи к Memory Controller Hub (MCH)
- 2.Обеспечивает совместимость с PCI Express версии 1.0a

Заключение -Функции современного Super I/O

- 3.Обеспечивает совместимость с протоколом версии 2.0a шины PCI и приложению по электрической и механической спецификации шины PCI
- 4.Обеспечивает совместимость с версией 2.3 спецификации шины PCI в части поддержки работы на частоте 33 МГц (поддержка до семи пар Req/Gnt)
- 5.Обеспечивает логическую поддержку режимов потребления питания ACPI (Advanced Configuration and Power Interface усовершенствованный интерфейс конфигурации и управления питанием))
- 6.Обеспечивает реализацию контроллера Enhanced DMA, контроллера прерываний и функции часов реального времени
- 7.Содержит интегрированный контроллер SATA с независимыми DMAоперациями на шести портах и поддержку AHCI (Advanced Host Controller Interface - механизм, используемый для подключения накопителей информации по протоколу <u>Serial ATA</u>, позволяющий пользоваться расширенными функциями, такими как встроенная очередность команд (NCQ) и <u>горячая замена</u>.)
- 8.Содержит интегрированный контроллер IDE, обеспечивающий работу режимов Ultra ATA100/66/33
- 9.Содержит интегрированный контроллер интерфейса USB с поддержкой восьми портов; содержит четыре интегрированных контроллера UHCI (Universal Host Controller Interface); содержит один интегрированный высокоскоростной EHCI-контроллер (Enhanced Host Controller Interface), обеспечивающий работу в режиме USB 2.0

Заключение -Функции современного Super I/O

- 10.Содержит сдвоенный гигабитный MAC обеспечивающий работу в соответствии со спецификациями IEEE 802.3 с поддержкой интерфейса SerDes/Kumeran для двух PHY-компонентов
- 11.Обеспечивает работу PICMG-совместимого гигабитного Ethernet
- 12.Содержит интегрированный контроллер платы с базовой прошивкой ПЗУ, обеспечивающий расширяемость через внешнюю флеш-память и ОЗУ
- 13.Обеспечивает совместимость с версией 2.0 SMBus с дополнительной поддержкой I2C-устройств
- 14.Содержит интегрированный аудиоинтерфейс (AC'97 и Intel High Definition Audio), а также спецификацию модема AC'97
- 15.Имеет интерфейс LPC
- 16.Обеспечивает поддержку интерфейса Firmware Hub (FWH)
- 17.Обеспечивает дополнительные функции, например: управляет процессами во время перезагрузки и если во время первоначального старта центральным процессором не начинается выполнение инструкций, перезапускает компьютер; или переводит компьютер в режим останова в случае срабатывания защиты при открытии корпуса системного блока