

Computer Organization - Lab1 ALU

Architecture diagrams

1'bit ALU -> 0~ 30





Binvert Operation Ainvert CarryIn CarryIn ► Result0 b0 ALU0 Less CarryOut CarryIn Result1 b1 ALU1 0 Less CarryOut CarryIn a2 Result2 b2 ALU2 Less CarryOut 0 CarryIn Carryln Result31 a31b31-ALU31 Set 0. Less Overflow

1'bit ALU with Overflow Detection

Overflow Detection

會發生 overflow 只有兩個狀況,就是 當正加正,會是負加負,整理出右表,可以 發現只要看 Carry_In 跟 Carry_out, Overflow = Carry_In ^ Carry_Out • (XOR)

<Note> 正加正的 Carry_Out 一定是 0 負加負的 Carry_Out 一定是 1

Overflow Detection

MST_A	MST_B In Out Overflow				
			00.0	1	
(正)	O (Æ)	1	0	Τ.	
1 (5)	1 (資)	0	1	1	
二 (時)	(🛱)			_	
overflow = Carry In ^ Carry Out					


Hardware module analysis

ALU Action	Name	ALU Control Input
And	And	0000
OR	Or	0001
Add	Addition	0010
Sub	Subtraction	0110
Nor	Nor	1100
SIt	Set less than	0111

這次的共有 6 個操作(左圖),我們可以先把減 法當作加上負的,然後將 NOR Operation 觀察 一下可以發現: $\overline{(A \vee B)} = \overline{A} \wedge \overline{B}$,所以 NOR 可以用 AND OPERATION ,把 A_INVERT 跟 B_INVERT 設成 1 ,即可以用 AND 完成。SLT 以 A + (-B) 的正負號去判斷是否要將 Le

經過以上分析,可以看到我們可以藉由 ALU Control Input 的最後兩位去決定 And, Or, Add, Slt ,然後將第一二位分別當作 A_INVERT 以及 B_INVERT 傳入 1-Bit ALU ,最後根據結果和操作,去決定 ZCV 值。

Experiment Result



Problems & Solutions

這次作業的最大問題就是 Verilog 不會寫,所以在語法上發很多時間,除了上網找資料外,還翻過去寫數位電路概論時候寫的 Code。

Summary

這次作業的 ALU 是基本的計算單元,這次要以 1-bit ALU 串成 32-bit ,藉由這次的 Lab ,我對於 ALU 有更清楚的認識,理解其中電路的運作。