


Revisão – segmentação

- Todos os processadores modernos usam segmentação
- segmentação não reduz a **latência** de uma instrução mas ajuda na **vazão/produção** do programa inteiro
→ várias tarefas em execução simultânea usando recursos distintos
- ganho potencial: **número de estágios** CPI: 3.5 → 1
- **vazão** do pipeline limitada pelo estágio **mais lento**
estágios desbalanceados reduzem ganho
tempo para **encher** e para **drenar** segmentos reduz ganho
- controle deve detectar e resolver **riscos**
bloqueios afetam vazão negativamente
- próxima aula: controle dos segmentos (e de riscos)

Controle em Processador Segmentado




Sinais de controle do processador segmentado

	exec			mem			res	
	rDest	opULA	aluB	prxPC	mRd	mWr	rWr	regC
ALU	1	fun	0	0	0	0	1	0
IMM	0	oper	1	0	0	0	1	0
lw	0	+	1	0	1	0	1	1
sw	x	+	1	0	0	1	0	x
beq	x	-	0	1	0	0	0	x


registradores dos segmentos são atualizados a cada ciclo
busca e **decod**: sempre busca instrução e incrementa PC

Controle em Processador Segmentado

Todos os sinais de controle são determinados na decodificação e mantidos nos **registradores** entre os estágios



Controle do Processador Segmentado



Modelo seqüencial de execução

Conjunto de instruções de processadores “comuns” define um **modelo seqüencial de execução**:

- cada instrução é completamente executada
- e altera o estado do processador
- antes do início da próxima instrução

Este modelo facilita muito a vida do programador!

Riscos em processadores segmentados

Riscos são condições que levam a comportamento incorreto se medidas apropriadas não forem tomadas

- **riscos estruturais** structural hazards
 - ▷ quando duas instruções **diferentes** necessitam do **mesmo** recurso no **mesmo** ciclo
- **riscos com dados** data hazards
 - ▷ quando 2 instr **diferentes** usam **mesmo** local de armazenamento
 - ▷ resolução do risco deve garantir aparência de que instruções executaram na ordem seqüencial correta
- **riscos de controle** control hazards
 - ▷ quando uma instrução determina **quais** instruções serão executadas a seguir (desvios, saltos, funções)

Riscos com dados

Quando duas instruções **diferentes** usam data hazards
mesmo local de armazenamento


Deve parecer que instruções executam na ordem seqüencial correta

```
i: r1 ← r4 + r5
j: r2 ← r1 - r9    r1 foi produzido por i
k: r1 ← r6 ⊕ r3    valor de r1 em i é sobre-escrito
    resultado de i;j;k é o mesmo que i;k;j ?
```

Convenção: **nome do risco** é a ordem do programa que **deve ser preservada pela implementação** (segmentada, superescalar)

Riscos com dados - RAW


- Read-After-Write (RAW)
 - instr **j** tenta ler operando **r1** ANTES que instr **i** escreva resultado
- ```
i: r1 ← r4 + r3
j: r2 ← r1 - r9
```
- Risco decorre de uma **dependência de dados**, causada pela comunicação entre as duas instruções add e sub através de **r1**





## Risco de dados: adiantamento

Quem fornece r1 para instrução k?




Implementação **deve** satisfazer modelo seqüencial de execução

## Risco de dados: adiantamento


Adiantamento para o estágio de memória

load seguido de store



## Risco de dados: adiantamento

Adiantamento para o estágio de memória: load seguido por add




- Risco deve ser detectado por hardware e **bolha** inserida *stall*  
→ **desempenho cai por causa da bolha**
- Compilador deve tentar preencher bolha com instrução “boa”  
*load delay slot* introduzido no conj de instr MIPS-I  
e eliminado do Cdl MIPS-II **por que?**

## Adiantamento – implementação

- Adiantamento nas linhas de dependência para trás no tempo
  - ▷ estágio EXEC produz resultado de instr de ULA ou ender efetivo
  - ▷ estágio MEM produz resultado de LD
- Adianta para **entradas da ULA** valor **na saída de qualquer registrador de segmento** ao invés de somente D/E:
  - \* adiciona multiplexadores nas entradas da ULA para passar **rd** para as entradas **rs** e **rt** da ULA
    - 0: entrada normal (registrador D/E)
    - 2: adianta da instrução anterior (registrador E/M)
    - 1: adianta de duas instruções atrás (registrador M/R)
  - \* circuito adicional de controle
- permite execução sem bolhas, mesmo com dependências de dados
  - ↪ exceto no uso do valor do load...

## Adiantamento - circuito completo



## Controle de Adiantamento (1/4)

- Risco EX/MEM:
  - \* regRd é registrador destino **rd** ou **rt**
  - \* regRs é o número do registrador **rs**
  - \* regRt é o número do registrador **rt**
  - \* fwdA, fwdB controlam os multiplexadores
  - if ( E/M.regRd == D/E.regRs ) fwdA = 2                      anterior
  - if ( E/M.regRd == D/E.regRt ) fwdB = 2
- risco MEM/RES:
  - if ( M/R.regRd == D/E.regRs ) fwdA = 1                      2 antes
  - if ( E/M.regRd == D/E.regRt ) fwdB = 1
- O que está errado no controle?
  - Quando pode adiantar indevidamente?
  - Quais seqüências de instruções revelariam o erro?

## Controle de Adiantamento (2/4)

- Risco EX/MEM:

```
if (E/M.regWR se instr escreve
 and (E/M.regRd == D/E.regRs)) anterior
 fwdA = 2
```

O MESMO PARA fwdB

- risco MEM/RES:

```
if (M/R.regWR se instr escreve
 and (M/R.regRd == D/E.regRs)) 2 antes
 fwdA = 1
```

O MESMO PARA fwdB

- O que está errado no controle?

Quando pode adiantar indevidamente?

Quais seqüências de instruções revelariam o erro?

## Controle de Adiantamento (3/4)

- Risco EX/MEM:

```
if (E/M.regWR se instr escreve
 and (E/M.regRd != 0) dest não é $r0
 and (E/M.regRd == D/E.regRs)) anterior
 fwdA = 2
```

O MESMO PARA fwdB


- risco MEM/RES:

```
if (M/R.regWR se instr escreve
 and (M/R.regRd != 0) dest não é $r0
 and (M/R.regRd == D/E.regRs)) 2 antes
 fwdA = 1
```

O MESMO PARA fwdB

- O que está errado no controle?

## Lembre do modelo seqüencial



Adiantamento deve entregar resultado mais recente,  
que é o da instrução j

## Controle de Adiantamento (4/4)

- risco MEM/RES:

```

if (M/R.regWR
 and (M/R.regRd != 0)
 and (M/R.regRd == D/E.regRs)
 and (E/M.regRd != D/E.regRs || ~E/M.regWR)) +novo
 fwdA = 1

```

se instr escreve  
dest não é \$r0  
anterior

O MESMO PARA fwdB

- adiante


**SE** esta instrução escreve

**E** não escreve em \$r0

**E** reg destino da anterior é igual ao fonte desta (+velha)

**E** ( registrador “no meio” não é o destino  
ou instrução não escreve registrador )

## Adiantamento - circuito completo + controle



## Risco com uso do resultado do LD


i:  $r1 \leftarrow M(r6+100)$

j: nop

k:  $r3 \leftarrow r2+r1$

$r3 \leftarrow r2+r1$

$r1 \leftarrow M(r6+100)$





## Risco com uso do resultado do LD

- DECOD deve detectar risco entre LD e usos do seu resultado

```

if (D/E.memRD
 and ((D/E.regRt == B/D.regRs)
 or (D/E.regRt == B/D.regRt)))
 bloqueia segura segmentos


```

- segura segmentos  
**SE** instrução em EXEC lê memória  
**E** LD em EXEC produz destino da instr em DECOD
- depois deste ciclo parado,  
 lógica de adiantamento resolve os demais riscos

## Circuito de controle de bloqueios


- Além de detectar os riscos, deve-se implementar as paradas/stalls
- impede que instruções em BUSCA e DECOD avancem  
 → mantém os conteúdos do PC e do registrador B/D  
 detecção de riscos controla atualização do PC e registrador B/D
- instruções nos demais estados (EX, MEM, RES) devem ser anuladas
  - \* desativa os sinais de controle (muda para 0) nos campos de controle dos registradores dos estágios EXEC, MEM e RES
  - \* circuito detector de riscos controla MUX que seleciona entre valores de controle e 0s
  - \* pressupõe que 0s são valores inócuos → nada muda  
 o estado da computação não é alterado

## Circuito de controle de bloqueios



## Risco com LD seguido de ST

Nas cópias memória-memória (LD;ST) pode adiantar  
saída do registrador M/R para a entrada da memória  
→ necessita circuito de adiantamento para estágio de memória




## Falta alguma coisa?

addu r5, ...  
sw r5, ...

addu r5, ...  
subu r6, ...  
sw r5, ...

Necessita caminho para adiantamento da saída da ULA  
para entrada de dados da memória.



## Resumo (i)

### Modelo seqüencial de execução

Conjunto de instruções de processadores “comuns” define um  
**modelo seqüencial de execução:**

- cada instrução é completamente executada
- e altera o estado do processador
- antes do início da próxima instrução

## Resumo (ii)

- Dependências de dados resolvidas com adiantamento (quase sempre)
- Deve garantir que instruções anteriores escreverão resultado, destino é mesmo que fonte, e instrução anterior não tem prioridade
- Acrescentar circuito de adiantamento onde pode-se adiantar  
→ força bloqueio se precisa esperar por resultado  
estágio EXEC, MEM para store, DECOD para desvio
- LOADs necessitam parada porque sobrepõem EXEC com MEM  
desvios podem necessitar de parada também                      stall=parada
- Próxima aula: riscos de controle e previsão de desvios.
- **Exercício:** Desenhe, numa folha A3 quadriculada, o circuito completo do processador segmentado, incluindo todos os circuitos mostrados nos slides 5 e 23.