Projeto do processador com ciclo longo

- Um ciclo de relógio por instrução
- cada recurso do circuito de dados usado só uma vez por instrução
- recursos que são usados mais de uma vez devem ser replicados
- cinco passos de projeto:
 - 1. análise do conjunto de instruções c.r.a fluxo de dados
 - 2. seleção de componentes
 - 3. circuito de dados
 - 4. análise do circuito de dados c.r.a fluxo de controle
- 5. circuito de controle

LIEPR Dento de Informática

ci212 — processador ciclo longo

2010-2

Projeto de CPU em 5 passos


- 1. Analise o conj de intruções ⇒ requisitos de projeto
 - * semântica das instruções como transferências de registradores
 - * circuito deve conter armazenadores para registradores do CdI
 - * circuito de dados deve permitir todas as transferências
- 2. selecione componentes e estabeleça a metodologia de sincronização
- 3. "monte" o circuito de dados que satisfaça aos requisitos de (1)
- 4. analise as instruções para determinar os pontos de controle que afetam as transferências de registradores
- 5. construa a lógica de controle

HEPR Dento de Informática

2010-2

ci212 — processador ciclo longo

Formato das instruções do MIPS



opc operação da instrução (opcode)

rs rt rd nome dos registradores fonte é destino

sham *shift amount*

func seleciona variante da operação em **opc**

imed deslocamento no endereço, ou imediato/constante

ender destino da instrução jump

Primeiro passo: subconjunto do CdI do MIPS

busca op : rs : rt : rd : sham : func \Leftarrow M[PC]

busca op : rs : rt : imed \Leftarrow M[PC]

INSTRUÇÃO	DESCRIÇÃO	
addu rd,rs,rt	$R[rd] \leftarrow R[rs] + R[rt];$	PC ← PC+4
subu rd,rs,rt	$R[rd] \leftarrow R[rs] - R[rt];$	PC ⇐ PC+4
ori rt,rs,im16	$R[rt] \leftarrow R[rs] \lor zExt(im16);$	PC ← PC+4
lw rt,de16(rs)	$R[rt] \Leftarrow M[\; R[rs] + sExt(de16) \;];$	PC ← PC+4
sw rt,de16(rs)	$M[\ R[rs]\ +\ sExt(de16)\] \Leftarrow R[rt];$	PC ⇐ PC+4
beq rs,rt,de16	if $(R[rs] \equiv R[rt]) PC \Leftarrow PC+4+\{s$	Ext(de16),00}
	else PC \Leftarrow PC+4	

HEPR Dento de Informática

ci212 — processador ciclo longo

2010-2

1º passo (cont): requisitos do Cdl

- Memória
 - * uma para instruções + uma para dados
- registradores (32 de 32bits)
 - * Ier RS
 - * Ier RT
 - * escrever RT ou RD
- expansor do sinal/zero (para imediato)
- +, −, ∨ registrador, registrador/imediato extendido
- PC
- soma 4 ou imediato extendido ao PC

HEPR Dento de Informática


2010.0


ci212 — processador ciclo longo


Segundo passo: componentes do processador

• Elementos combinacionais

- * unidade de lógica e aritmética
- * somador
- * seletor, multiplexador
- Elementos de estado
- Metodologia de sincronização








2° passo: componentes do processador

- Elementos combinacionais
- Elementos de estado
 - * registrador
 - * similar ao FF-D
 - ★ com N-bits de entrada/saída
 - * habilitação de escrita explícita habEscr= $0 \rightarrow Q$ não muda habEscr= $1 \rightarrow Q$ torna-se D na borda
 - * contador de programa (PC)
 - * banco de registradores
 - * memória de instruções
 - * memória de dados
- Metodologia de sincronização
 - ★ ciclo longo




HEPR Dento de Informática

ci212 - processador ciclo longo

2010-2

2º passo: banco de registradores


- 32 registradores de 32 bits
- dois barramentos de saída: A e B
- um barramento de entrada: C
- endereçamento
 - * le-A seleciona reg para saída A
 - * le-B seleciona reg para saída B
 - * esc-C selec destino do valor em C
- atualiza na borda somente se hab=1
- leitura é "combinacional":
 le-A,B válido → valor estável na saída após tempo de acesso



TIEPR Dente de Informática
ci212 — processador ciclo longo

2010-2

 $\mathbf{2}^{\underline{\mathrm{o}}}$ passo: memória



Memória idealizada:


leitura "combinacional":

endereço estável \rightarrow saída estável após tempo de acesso escrita síncrona:

atualiza posição endereçada na borda do relógio se hab=1

2º passo: metodologia de sincronização


- Elementos combinacionais
- Elementos de estado
- Metodologia de sincronização
 - * ciclo longo
 - * parâmetros de temporização: setup, hold, skew



TIEPR Dento de Informática

ci212 — processador ciclo longo

2010-2




- setup entradas dos FFs estáveis antes da borda
- hold entradas dos FFs estáveis depois da borda
- skew diferença de tempo entre as bordas do relógio nos vários pontos do circuito (veloc $\approx 20 \text{cm/ns}$)

TIEPR Danto da Informática 1

ci212 — processador ciclo longo 2010-2


2º passo: metodologia de sincronização



- $\bullet \ \mathsf{per\'{i}odo} \geq [\ \mathcal{T}_{\mathsf{reg}} + \mathsf{caminhoMaisLongo} + \mathsf{setup} + \mathsf{skew} \]$
- [\mathcal{T}_{reg} + caminhoMaisCurto skew] > hold

Terceiro passo - busca de instruções

PC muda a cada pulso do relógio do processador conteúdo de PC indexa memória de instruções após tempo de acesso à memória, nova instrução disponível



HEPR Dento de Informática


13

ci212 — processador ciclo longo

2010-2

3º passo – operações lógicas e aritméticas

addu \$1, \$2, \$3 # \$1 <- \$2 + \$3




HEPR Dento de Informática

2010-2

ci212 — processador ciclo longo


3º passo – operação lógica com imediato

ori \$1, \$2, im16 # \$1 <- \$2 OR zExt(im16)



3º passo - operação de acesso à memória: LW

lw \$8, de16(\$15) # \$8 <- M[sExt(de16) + \$15]</pre>




LIEPR Dento de Informática

ci212 — processador ciclo longo 2010-2

3º passo - operação de acesso à memória: SW

sw \$8, de16(\$15) # M[sExt(de16) + \$15] <- \$8




TIEPR Danto de Informática 11


ci212 — processador ciclo longo 2010-2

$3^{\underline{\mathrm{o}}}$ passo – desvio condicional

beq \$1, \$2, de16 # if (\$1==\$2) PC <- PC+4 + sExt(de16) <<2



3º passo – circuito de dados completo




LIEPR Dento de Informática

ci212 - processador ciclo longo

2010-2


Quarto passo - fluxo de controle: ADDU




TIEPR Danto da Informática 21

ci212 — processador ciclo longo 2010-2

$4^{\underline{o}}$ passo – fluxo de controle: SW



4° passo – fluxo de controle: LW




HEPR Panto da Informática 27

2010-2

ci212 — processador ciclo longo

4° passo: subconjunto do CdI do MIPS



```
op : rs : rt : rd : sham : func \leftarrow M[PC]
                                                       op : rs : rt : imed \Leftarrow M[PC]
addu rd,rs,rt
                    R[rd] \Leftarrow R[rs] + R[rt];
                                                                          PC

← PC+4
                    R[rd] \leftarrow R[rs] - R[rt];
                                                                          PC

← PC+4
subu rd,rs,rt
                                                                          PC

← PC+4
ori rt,rs,im16
                    R[rt] \leftarrow R[rs] \lor zExt(im16);
                    R[rt] \Leftarrow M[R[rs] + sExt(de16)];
                                                                          PC

← PC+4
lw rt,de16(rs)
sw rt,de16(rs)
                    M[R[rs] + sExt(de16)] \leftarrow R[rt];
                                                                          PC

← PC+4
beq rs,rt,de16
                    PC \leftarrow ((R[rs] \equiv R[rt]) ? PC+4+\{sExt(de16),00\} : PC+4)
```

IIEPR Danto de Informática

ci212 — processador ciclo longo 2010-2

4° passo – circuito de controle (α)


1. Busca instrução & incrementa contador de programa

```
INST := Mem[PC];  /* "registrador" de instrução */
PC' \( \Leftarrow PC + 4; \)
```

2. Decodificação de instrução & acesso a registradores

```
A \Leftarrow Reg[INST[25..21]]; /* entrada da ULA */B \Leftarrow Reg[INST[20..16]]; /* entrada da ULA */Destino \Leftarrow PC' + (extSinal(INST[15..0])<<2);
```

4° passo – circuito de controle (α)



TIEDR Dento de Informática

ci212 — processador ciclo longo

2010-2


4° passo – circuito de controle (β)

3. Execução

LIEPR Dento de Informática

ci212 — processador ciclo longo 2010-2

4° passo – circuito de controle (β)



4° passo – circuito de controle (γ)

4. Acesso à memória

```
/* Efetua acesso à memória */
lw: temp ← Mem[ALUout];
sw: Mem[ALUout] := B;
```

5. Resultado

```
/* escreve resultado da execução na ALU */
Reg[INST[15..11]] := ALUout;


/* escreve resultado da busca em memória */
Reg[INST[20..16]] := temp;/* só em lw */
```

IIEPR Danto de Informática 2

ci212 — processador ciclo longo

2010-2


4° passo – circuito de controle (γ)



TIEPR Danto da Informática 20

ci212 — processador ciclo longo 2010-2

$4^{\underline{o}}$ passo – sinais de controle



Quinto passo – implementação do circuito de controle

• com base nos opcodes gera sinais de controle

• ciclo longo: todos os sinais ativos durante todo o ciclo

• implementação: tabela? ROM? PLA?

SINAL	sinc	proxPC	escReg	aluB	regC	opULA	escMem
busca	1	1/0	0	Х	Х	X	0
addu rd,rs,rt	0	×	1	0	0	fun	0
subu rd,rs,rt	0	×	1	0	0	fun	0
ori rt,rs,im16	0	X	1	1	0	\vee	0
lw rt,de16(rs)	0	×	1	1	1	+	0
sw rt,de16(rs)	0	X	0	1	X	+	1
beq rs,rt,de16	0	igual	0	0	X	_	0

HEPR Dento de Informática

31

ci212 — processador ciclo longo

2010-2

5º passo - implementação de operULA

INSTRUÇÃO	opc	fun	operação		
addu rd,rs,rt	00	21	soma		
subu rd,rs,rt	00	23	subtração		
ori rt,rs,im16	0d	X	disjunção		
lw rt,de16(rs)	23	X	soma		
sw rt,de16(rs)	2b	X	soma		
beq rs,rt,de16	04	Х	subtração		

implementação? tabela, ROM, PLA, função

HEPR Dento de Informática

32

ci212 — processador ciclo longo

2010-2

Avaliação de desempenho

TEMPO DE PRO	PAGAÇÃO DOS CIRCUITOS	
memória	200ps	$ps = pico \; s = 10^{-12} s$
ULA, somador	100ps	
registradores	50ps	

INSTRUÇÃO	UNIDADES FUNCIONAIS OCUPADAS					total
addu rd,rs,rt	mem RD	regs RD	ALU	regs WR		400 ps
subu rd,rs,rt	mem RD	regs RD	ALU	regs WR		400 ps
ori rt,rs,im16	mem RD	regs RD	ALU	regs WR		400 ps
lw rt,de16(rs)	mem RD	regs RD	ALU	mem RD	regs WR	600 ps
sw rt,de16(rs)	mem RD	regs RD	ALU	mem WR		550 ps
beq rs,rt,de16	mem RD	regs RD	ALU			350 ps

duração mínima do ciclo: 600 ps

 $\mathsf{CPI} = 1.0$

 $= 0.600 \; \text{ns}$

Resumo

- Cinco passos de projeto:
 - 1. análise do conjunto de instruções c.r.a fluxo de dados
 - 2. seleção de componentes e metodologia de sincronização
 - 3. projeto/construção do circuito de dados
 - 4. análise do circuito de dados c.r.a fluxo de controle
 - 5. projeto/construção do circuito de controle
- regularidade do CdI MIPS facilita/simplifica projeto
- recursos replicados para atender requisitos
- uso do ciclo longo de relógio é pouco eficiente

HEPR Dento de Informática

ci212 — processador ciclo longo 2010-2

Exercícios

- 1) Faça o projeto do circuito de dados para a instrução jump;
- 2) Repita para a instrução beq;
- 3) Repita para a instrução jr;
- 4) Repita para a instrução jal;


ci212 - processador ciclo longo

5) Para todos as instruções acima, compute o período mínimo do relógio.


HEPR Danto de Informática 25

2010-2

Circuito de dados completo




Circuito de dados completo



HEPR Dento de Informática

IEPR Dento de Informática 37

Circuito de dados completo



HEPR Danto de Informática

ci212 — processador ciclo longo 2010-2

Circuito de dados completo

