Motivação

Avaliação de desempenho

- Consumidor → mede para comprar
- arquiteto → mede para projetar
- ferramentas disponíveis aos dois:

equação do desempenho:

$$\frac{\text{segs}}{\text{prog}} = \frac{\text{instr}}{\text{prog}} \times \frac{\text{ciclos}}{\text{instr}} \times \frac{\text{segs}}{\text{ciclo}}$$

Lei de Amdahl → balanceamento:


$$ganho_{total} = \frac{1}{1 - (fração_{afetado} / ganho_{afetado})}$$

HEPR Danto de Informática

ci212 — segmentação

2010-2

Instrução LOAD em cinco estados



busca busca instrução e incrementa PC

decod decodifica instrução e acessa/busca registradores

exec executa ALU; calcula endereço efetivo

mem lê/escreve dados na/da memória


res escreve resultado no bloco de registradores

HEPR Dento de Informática

<u>ci212 — segmentação</u> 2010-2

Processador MIPS Segmentado

- Inicia a próxima instrução enquanto executa a corrente
 - * melhora vazão ou produção [instr/seg] ou [instr/ciclo] mais trabalho completado por unidade de tempo
 - * latência da instrução não diminui [tempo] do início ao final



- * ciclo do processador é limitado pelo componente mais lento
- * para algumas instruções, estágios podem ser desperdiçados

Ciclo longo vs Multiciclo vs Segmentação

Implementação com ciclo longo ----- ciclo 1 --ciclo 2 LD ST Implementação multiciclo ciclo 2 ciclo 3 ciclo 4 ciclo 5 ciclo 6 ciclo 7 ciclo 8 ciclo 10 ALU Implementação segmentada ciclos desperdiçados ST busca

HEPR Danto da Informática

ci212 — segmentação 2010-

Multiciclo vs Segmentado - vazão e latência

Implementação multiciclo
ciclo 1 ciclo 2 ciclo 3 ciclo 4 ciclo 5 ciclo 6 ciclo 7 ciclo 8 ciclo 9

busca decod exec mem res busca decod exec mem

LD ST

Implementação com pipeline

busca decod exec mem res

LD busca decod exec mem res

ST

LD busca decod exec mem res

latência para LW é cinco ciclos nas duas implementações

vazão 1 LW por ciclo para segmentado

ALU

CPI=5

1 LW em 5 ciclos para multiciclos

CPI=1

2010-2

segmentação melhora a vazão e não a latência das instruções

HEPR Nanto de Informática

Implementação segmentada do CdI MIPS

• O que facilita

- 1) instruções de mesmo tamanho = 32 bits decodificação no 2º estágio
- 2) três formatos similares de instruções acesso aos registradores no 2º estágio
- 3) acessos à memória somente com LDs e STs cálculo do endereço efetivo no 3° estágio
- 4) todos operandos alinhados em memória (ender%4 = 0)
- 5) instrução escreve um resultado (máx), nos últimos estágios

O que dificulta

- * riscos estruturais: conflitos no uso de recursos
- * riscos de controle: o que acontece com desvios?
- ★ riscos de dados: operandos de uma instrução dependem de resultado/s produzido/s por instrução mais antiga

ci212 — segmentação

Implementação segmentada do CdI MIPS

• O que facilita

- 1) instruções de mesmo tamanho = 32 bits decodificação no 2º estágio
- 2) três formatos similares de instruções acesso aos registradores no 2º estágio
- 3) acessos à memória somente com LDs e STs cálculo do endereço efetivo no 3º estágio
- 4) todos operandos alinhados em memória

(ender%4 = 0)

5) instrução escreve um resultado (máx), nos últimos estágios

• O que dificulta

- ▶ riscos estruturais: conflitos no uso de recursos
- ▶ riscos de controle: o que acontece com desvios?
- ▶ riscos de dados: operandos de uma instrução dependem de resultado/s produzido/s por instrução mais antiga


HEPR Dento de Informática

ci212 — segmentação

2010-2

Circuito de dados segmentado

Mudanças e acréscimos ao circuito de dados multiciclo: registradores entre os estágios para isolar instruções ≠s



LIEPR Dento de Informática

2010-2

ci212 — segmentação


Representação gráfica do processador



Esta representação ajuda a responder questões como:

- (a) quantos ciclos demora para executar uma instrução?
- (b) o que está acontecendo com a ULA no 4° ciclo?
- (c) se existe um risco, por que ocorre, e como pode ser removido?

Segmentação aumenta a vazão




HEPR Danto da Informática

ci212 — segmentação

2010-2

Riscos Estruturais

- Cada unidade funcional pode ser usada uma vez em cada instrução
 → porque há 4 outras instruções executando
- se uma unidade funcional é usada em estágios distintos então pode ocorrer risco estrutural:
 - * LOAD usa porta de escrita dos registradores no 5º estágio
 - * instruções de ALU usam a porta de escrita no 4º estágio




• Há duas maneiras de resolver este risco

LIEPR Dento de Informática ci212 — segmentação 2010-2 Risco Estr – solução 1: insere uma bolha ciclo 9 ciclo 6 ciclo 7 ciclo 8 LD decod mem ALU ALU bolha ALU ALU

- insere uma bolha no segmento final para impedir duas escritas no mesmo ciclo
 - → a lógica de controle pode ficar complexa
 - → perde a oportunidade de buscar nova instrução
- nenhuma instrução inicia no quinto ciclo
 - → mas resolve o risco

Risco Estr - solução 2: atrasa a escrita de um ciclo

- Atrasa a escrita da instrução do tipo-R (ALU) por um ciclo
 - → instruções de ALU thém usam porta de escrita no 5º estágio
 - → estágio de memória é um NOP nada acontece



HEPR Danto da Informática

ci212 — segmentação 2010-2

Problemas causados pela segmentação

- Riscos
- RISCOS ESTRUTURAIS: tentativa de usar mesmo recurso ao mesmo tempo por duas instruções
- RISCOS DE DADOS: tentativa de usar dado antes de estar disponível
- ★ os operandos da instrução consumidora não estão nos registradores fonte
- * LOAD seguido por instr de ULA que usa valor do LOAD como operando
- RISCOS DE CONTROLE: tentativa de tomar decisão antes que a condição seja avaliada
 - * instruções de desvio
- Resolução


LIEPR Dento de Informática

- sempre pode resolver riscos com espera
 - * controle do processador deve detectar o risco
 - ★ fazer algo (ou n\u00e3o fazer nada) para resolver o risco

stall


ci212 — segmentação 2010-2

Risco Estrutural - somente uma memória



<u>ci212</u> — segmentação 2010-2


Risco de Dados - acesso aos registradores



HEPR Danto da Informática 1

ci212 — segmentação 2010-2

Risco de Dados - acesso aos registradores




HEPR Danto da Informática

2010-2


Risco de Dados - uso dos registradores

ci212 — segmentação



<u>ci212 — segmentação</u> 2010-2


Risco de Dados - uso dos registradores



HEPR Danto de Informática

ci212 — segmentação 2010-2


Risco de Dados - LOAD pode causar riscos




IIEPR Danto de Informática

ci212 — segmentação 2010-2

Risco de Dados - uma solução: bloqueio (stall)




Risco de Dados - outra solução: adiantamento



HEPR Danto da Informática

ci212 — segmentação 2010-2

Risco de Dados - adiantamento para LOADs




TIEPR Danto da Informática 21

Risco de Controle - causados por desvios


ci212 — segmentação

2010-2



<u>ci212</u> — segmentação 2010-2

Risco de Controle - solução: bloqueio (stall)




TIEPR Danto da Informática 2

ci212 — segmentação 2010-2

Controle em Processador Segmentado


Todos os sinais de controle são determinados na decodificação e mantidos nos registradores entre os estágios



HEPR Danto de Informática

<u>ci212 — segmentação</u> 2010-2

Controle em Processador Segmentado (cont)



Sinais de controle do processador segmentado

	exec			mem			res	
	rDest	opULA	aluB	prxPC	mRd	mWr	rWr	regC
ALU	1	fun	0	0	0	0	1	0
IMM	0	oper	1	0	0	0	1	0
lw	0	+	1	0	1	0	1	1
SW	×	+	1	0	0	1	0	Х
beq	X	_	0	1	0	0	0	х


registradores dos segmentos são atualizados a cada ciclo **busca** e **decod**: sempre busca instrução e incrementa PC

HEPR Danto de Informática 99

2010-2

Outras estruturas são possíveis

- O que fazer com operações lentas (multiplicações)?
 - → executa em dois ciclos



- O que fazer se o acesso à memória de dados é duas vezes mais lento que o acesso à memória de instruções?
 - → reduza a velocidade do relógio para a metade, ou...
 - → o acesso à memória dura dois ciclos e mantém relógio



IIEPR Danto de Informática

ci212 — segmentação 2010-2

Projeto do processador segmentado em 5+1 passos

- Analise o conj de intruções ⇒ requisitos de projeto semântica das instruções → transferências de registradores
- 2) selecione componentes e estabeleça a metodologia de sincronização
 - (a) associe recursos com estados \rightarrow estágios
 - (b) deve garantir que não há riscos estruturais: um uso por ciclo
- 3) projete um circuito de dados que satisfaça aos requisitos Lei de Amdahl recomenda dividir o estágio mais longo

Projeto do processador segmentado em 5+1 passos

- 4) analise as instruções para determinar os pontos de controle que afetam as transferências de registradores resolva todas as dependências de dados e de controle se dependência para trás no desenho, c.r. a registradores → risco de dados: adiantamento ou bloqueio para resolver se dependência para trás no desenho, c.r. ao PC → risco de controle → será visto adiante
- 5) lógica de controle: sinais de controle ativos nos estágios/ciclos adequados
- 6) invente seqüências de teste que ajudem a descobrir problemas sem testar, não vai funcionar

TIEPR Danto de Informática 3

ci212 — segmentação 2010-2

Resumo

- Todos os processadores modernos usam segmentação
- ganho potencial: número de estágios CPI: $3-5 \rightarrow 1$
- segmentação não reduz a latência de uma instrução mas aumanta a vazão/produção do programa inteiro
 → várias tarefas em execução simultânea usando recursos distintos
- vazão dos segmentos limitada pelo estágio mais lento estágios desbalanceados reduzem ganho tempo para encher e para drenar segmentos reduz ganho
- controle deve detectar e resolver riscos bloqueios afetam vazão negativamente
- próxima aula: controle dos segmentos (e de riscos)

HEPR Danto da Informática