
Revisão - segmentação

- Todos os processadores modernos usam segmentação
- segmentação não reduz a latência de uma instrução mas ajuda na vazão/produção do programa inteiro
 → várias tarefas em execução simultânea usando recursos distintos
- ganho potencial: número de estágios
 CPI: 3..5→1
- vazão do pipeline limitada pelo estágio mais lento estágios desbalanceados reduzem ganho tempo para encher e para drenar segmentos reduz ganho
- controle deve detectar e resolver riscos bloqueios afetam vazão negativamente
- próxima aula: controle dos segmentos (e de riscos)

HEPR Danto de Informática

ci212 — controle dos sgmtos 2010-2

Controle em Processador Segmentado



IIEPR Danto de Informática

ci212 — controle dos sgmtos 2010-

Sinais de controle do processador segmentado


	exec			mem			res	
	rDest	opULA	aluB	prxPC	mRd	mWr	rWr	regC
ALU	1	fun	0	0	0	0	1	0
IMM	0	oper	1	0	0	0	1	0
lw	0	+	1	0	1	0	1	1
SW	X	+	1	0	0	1	0	х
beq	X	_	0	1	0	0	0	Х

registradores dos segmentos são atualizados a cada ciclo **busca** e **decod**: sempre busca instrução e incrementa PC

HEPR Dento de Informática

Controle em Processador Segmentado

Todos os sinais de controle são determinados na decodificação e mantidos nos registradores entre os estágios




HEPR Dento de Informática

ci212 - controle dos sgmtos

2010-2

Controle do Processador Segmentado



IIEPR Dento de Informática ci212 — controle dos sgmtos

2010-2

Modelo sequencial de execução

Conjunto de instruções de processadores "comuns" define um modelo seqüencial de execução:

cada instrução é completamente executada e altera o estado do processador antes do início da próxima instrução

Este modelo facilita muito a vida do programador!

IIFPR Dento de Informática (

ci212 — controle dos sgmtos

Riscos em processadores segmentados

Riscos são condições que levam a comportamento incorreto se medidas apropriadas não forem tomadas

riscos estruturais

structural hazards

mesmo recurso no mesmo ciclo

• riscos com dados

data hazards

- □ quando 2 instr diferentes usam mesmo local de armazenamento > resolução do risco deve garantir aparência de que instruções executaram na ordem sequencial correta
- riscos de controle

control hazards

> quando uma instrução determina quais instruções serão executadas a seguir (desvios, saltos, funções)

HEPR Dento de Informática

ci212 - controle dos sgmtos

Riscos com dados

Quando duas instruções diferentes usam mesmo local de armazenamento

data hazards

Deve parecer que instruções executam na ordem següencial correta

 $r1 \leftarrow r4 + r5$

 $r2 \leftarrow r1 - r9$ r1 foi produzido por i j:

k: r1 \leftarrow r6 \oplus r3 valor de r1 em i é sobre-escrito resultado de i;j;k é o mesmo que i;k;j ?

Convenção: **nome do risco** é a ordem do programa que deve ser preservada pela implementação (segmentada, superescalar)

LIEPR Dento de Informática

ci212 — controle dos sgmtos


Riscos com dados - RAW

 Read-After-Write (RAW) instr j tenta ler operando r1 ANTES que instr i escreva resultado

i:
$$r1 \leftarrow r4 + r3$$

j: $r2 \leftarrow r1 - r9$

• Risco decorre de uma dependência de dados, causada pela comunicação entre as duas instruções add e sub através de r1



HEPR Dento de Informática

Solução (parcial) simples para RAW

- Circuito de controle detecta risco, e então insere bolha: atrasa instrução j até ocorrer escrita do resultado de i
 - * solução simples segura instrução dependente na **busca** stall
 - * desempenho ruim por causa dos ciclos desperdiçados

i:
$$r1 \leftarrow r2+r3$$
 B D Ex M R
j: $r2 \leftarrow r1-r9$ B ** ** D Ex M R

 solução pressupõe que, em cada ciclo, registradores são atualizados e então são lidos




TIEPR Danto de Informática 16

2010-2

ci212 — controle dos sgmtos

Risco de dados: bloqueio




• Compara com estágios posteriores

HEPR Danto da Informática

ci212 — controle dos sgmtos 2010-2

Risco de dados: adiantamento

Ao invés de bloquear, adianta resultado para entradas da ULA: usa controle de atrasos para decidir se deve adiantar, e usa multiplexadores para escolher fonte do resultado.




Adiantamento = forwarding, bypassing, short-circuiting

IIEPR Dento de Informática

Risco de dados: adiantamento

Quem fornece r1 para instrução k?




Implementação deve satisfazer modelo sequencial de execução

TIEPP Danto de Informática 1

ci212 — controle dos sgmtos 2010-

Risco de dados: adiantamento

Adiantamento para o estágio de memória load seguido de store




TIEPP Dento de Informática 1

ci212 — controle dos sgmtos 2010-

Risco de dados: adiantamento

Adiantamento para o estágio de memória: load seguido por add



- Risco deve ser detectado por hardware e bolha inserida \rightarrow desempenho cai por causa da bolha
- Compilador deve tentar preencher bolha com instrução "boa" load delay slot introduzido no conj de instr MIPS-I

ci212 — controle dos sgmtos

Adiantamento – implementação


• Adiantamento nas linhas de dependência para trás no tempo ⊳ estágio EXEC produz resultado de instr de ULA ou ender efetivo ⊳ estágio MEM produz resultado de LD

- Adianta para entradas da ULA valor na saída de qualquer registrador de segmento ao invés de somente D/E:
 - * adiciona multiplexadores nas entradas da ULA para passar rd para as entradas rs e rt da ULA
 - 0: entrada normal (registrador D/E)
 - 2: adianta da instrução anterior (registrador E/M)
 - 1: adianta de duas instruções atrás (registrador M/R)
 - * circuito adicional de controle
- permite execução sem bolhas, mesmo com dependências de dados → exceto no uso do valor do load...

LIEPR Dento de Informática

ci212 — controle dos sgmtos

2010-2 Adiantamento - circuito completo



LIEPR Dento de Informática

ci212 — controle dos sgmtos 2010-2

Controle de Adiantamento (1/4)

- Risco EX/MEM:
 - * regRd é registrador destino rd ou rt
 - ★ regRs é o número do registrador rs
 - ★ regRt é o número do registrador rt
 - * fwdA, fwdB controlam os multiplexadores

if (E/M.regRd == D/E.regRs) fwdA = 2 anterior

if (E/M.regRd == D/E.regRt) fwdB = 2

• risco MEM/RES:

if (M/R.regRd == D/E.regRs) fwdA = 1 2 antes if (E/M.regRd == D/E.regRt) fwdB = 1

• O que está errado no controle?

Quando pode adiantar indevidamente? Quais sequências de instruções revelariam o erro?

LIEPR Dento de Informática

Controle de Adiantamento (2/4)

Risco EX/MEM:

O MESMO PARA fwdB

• risco MEM/RES:

O MESMO PARA fwdB

O que está errado no controle?
 Quando pode adiantar indevidamente?
 Quais seqüências de instruções revelariam o erro?

TIEPP Danto de Informática
ci212 — controle dos sgmtos 201

Controle de Adiantamento (3/4)

Risco EX/MEM:

```
if ( E/M.regWR
    and ( E/M.regRd != 0 )
    and ( E/M.regRd == D/E.regRs ) )
    anterior
    fwdA = 2
se instr escreve
dest não é $r0
anterior
```

O MESMO PARA fwdB

• risco MEM/RES:

```
if ( M/R.regWR se instr escreve
and ( M/R.regRd != 0 ) dest não é $r0
and ( M/R.regRd == D/E.regRs ) ) 2 antes
fwdA = 1
```

O MESMO PARA fwdB

• O que está errado no controle?


TIEPP Dento de Informática

2

ci212 — controle dos sgmtos

2010-

Lembre do modelo sequencial



Adiantamento deve entregar resultado mais recente, que é o da instrução j

IIFPR Dento de Informática 21

Controle de Adiantamento (4/4)

• risco MEM/RES:

O MESMO PARA fwdB

adiante

ci212 — controle dos sgmtos

SE esta instrução escreve

E não escreve em \$r0

E reg destino da anterior é igual ao fonte desta (+velha)


E (registrador "no meio" não é o destino

ou instrução não escreve registrador)

HEPR Danto de Informática

ci212 — controle dos sgmtos


Adiantamento - circuito completo + controle



HEPR Nanto da Informática

Risco com uso do resultado do LD

2010-2



IIFPR Dento de Informática 2

Risco com uso do resultado do LD

• DECOD deve detectar risco entre LD e usos do seu resultado

• segura segmentos

SE instrução em EXEC lê memória **E** LD em EXEC produz destino da instr em DECOD

 depois deste ciclo parado, lógica de adiantamento resolve os demais riscos

HEPR Danto de Informática

ci212 — controle dos sgmtos 2010-2


Circuito de controle de bloqueios

- Além de detectar os riscos, deve-se implementar as paradas/stalls
- impede que instruções em BUSCA e DECOD avançem
- → mantém os conteúdos do PC e do registrador B/D detecção de riscos controla atualização do PC e registrador B/D
- instruções nos demais estados (EX,MEM,RES) devem ser anuladas
 - * desativa os sinais de controle (muda para 0) nos campos de controle dos registradores dos estágios EXEC, MEM e RES
 - * circuito detector de riscos controla MUX que seleciona entre valores de controle e 0s
 - * pressupõe que 0s são valores inócuos → nada muda o estado da computação não é alterado

IIEPR Danto de Informática

ci212 — controle dos sgmtos 2010-2


Circuito de controle de bloqueios



IIEPR Dento de Informática 27

Risco com LD seguido de ST

Nas cópias memória-memória (LD;ST) pode adiantar saída do registrador M/R para a entrada da memória → necessita circuito de adiantamento para estágio de memória




TIEPP Dento de Informática 28
ci212 — controle dos sgmtos 2010-2

Falta alguma coisa?

```
addu r5, ...
sw r5, ...
addu r5, ...
subu r6, ...
```

ci212 — controle dos sgmtos

Necessita caminho para adiantamento da saída da ULA para entrada de dados da memória.



HEPR Dento de Informática

Resumo (i)

2010-2

Modelo seqüencial de execução

Conjunto de instruções de processadores "comuns" define um **modelo seqüencial de execução:**

cada instrução é completamente executada e altera o estado do processador antes do início da próxima instrução

IIFPR Dento de Informática 30

Resumo (ii)

- Dependências de dados resolvidas com adiantamento (quase sempre)
- Deve garantir que instruções anteriores escreverão resultado, destino é mesmo que fonte,
 - e instrução anterior não tem prioridade
- Acrescentar circuito de adiantamento onde pode-se adiantar
 - ightarrow força bloqueio se precisa esperar por resultado estágio EXEC, MEM para store, DECOD para desvio
- LOADs necessitam parada porque sobrepõem EXEC com MEM desvios podem necessitar de parada também stall=parada
- Próxima aula: riscos de controle e previsão de desvios.
- Exercício: Desenhe, numa folha A3 quadriculada, o circuito completo do processador segmentado, incluindo todos os circuitos mostrados nos slides 5 e 23.

IIEPR Danto da Informática