UFPR – Bacharelado em Ciência da Computação Cl212 – Organização e Arquitetura de Computadores Segunda Prova — 2010-2, 02dez2010

Abaixo estão quatro questões que devem ser respondidas da forma mais completa possível. A prova vale 50 pontos e o valor de cada questão está indicado no final do enunciado. A interpretação do enunciado é parte da resposta. As respostas devem ser completas, sucintas e objetivas. Não é necessário devolver a folha de perguntas. RESPOSTAS ILEGÍVEIS SERÃO CONSIDERADAS ERRADAS.

1) Você deve implementar no processador segmentado uma nova instrução que executa a multiplicação de dois registradores e soma o produto ao conteúdo de um terceiro registrador. O resultado é armazenado nos registradores hi e lo. Esta nova instrução é chamada de multiply-add, madd. Por conta da duração da operação composta, a nova unidade funcional demora dois ciclos (exec; mem) para produzir seu resultado, embora uma nova instrução madd possa ser iniciada a cada ciclo.

```
#define i64 (long long);
i64 X[0124];
int A[1024],B[1024],C[1024];

for(i=0; i<1024; i++)
   X[i] =
        (i64)(A[i]*B[i])+C[i];</pre>
```

Mostre como implementar a instrução madd no processador segmentado. Sua resposta deve conter três itens: (i) supondo um processador SEM adiantamento, quais são as condições de bloqueio para evitar riscos estruturais e riscos de dados? (ii) supondo um processador COM adiantamento, indique claramente quais são os circuitos de adiantamento de/para a nova unidade funcional; (iii) traduza o programa ao lado para assembly do MIPS, para o processador COM adiantamento do item (ii), e indique o número de ciclos necessário para executar a versão assembly.

```
\texttt{MULTIPLY-ADD} \quad \texttt{madd r1,r2,r3} \quad \texttt{\# hi,lo} \leftarrow \texttt{(r1 x r2) + r3} \qquad \qquad \texttt{(formato R)}
```

- 2) Você deve projetar uma cache de dados para obter o máximo desempenho durante a execução do programa da questão 1.(iii). Seu projeto não pode ser demasiadamente caro. Justifique suas escolhas para os parâmetros de projeto. Sua resposta deve conter um diagrama com as larguras/campos claramente especificados, e deve mostrar quaisquer cálculos necessárias para dimensionar os parâmetros de projeto. [15 pontos]
- 3) Um sistema de memória virtual pode ser encarado como uma "cache".
- (i) qual parte corresponde a um bloco da cache (ou uma linha)?
- (ii) qual é sua associatividade?
- (iii) qual é sua estratégia de escrita?
- (iv) qual circuito é usado para acelerar a tradução de endereços virtuais para físicos? Responda com, no máximo, duas frases por item. [5 pontos]
- 4) Descreva um controlador de acesso direto à memória (CADM) e explique as condições nas quais seu uso é vantajoso. Sua resposta deve conter um diagrama de blocos do CADM. [5 pts]