
#### **Contexto** processador Até agora: entrada controle processador, controle e memória circuito circ de dados de saída $\, dados \,$ processador Próximo entrada controle assunto: memória sistema de circuito memória de saída dados

HEPR Dento de Informática

ci212 — hierarquia de memória 2007-1

## Sistemas de Memória - interf CPU-mem





- $\bullet$  eVal = endereço válido
- dVal = dados válidos
- $\bullet$  wr = write

LIEPR Dente de Informática

ci212 — hierarquia de memória 2007-1


## Sistemas de Memória - leitura






LIEPR Dente de Informática

### Sistemas de Memória - escrita






HEPR Dento de Informática

ci212 — hierarquia de memória 2007-


# Sistemas de Memória - organização do CI



HEPR Dente de Informática

ci212 — hierarquia de memória 2007-1

### Memória Dinâmica - matriz



LIEPR Dento de Informática

#### Memória Dinâmica - célula DRAM

#### Escrita:


- 1. ativa seleção de bit (bit line)
- 2. seleciona linha


#### Leitura:

- 1. carrega linha de bit até Vdd/2
- 2. seleciona linha
- 3. linha de bit e capacitor dividem carga
- 4. amplifica diferença de voltagem amplificador sente diferença de  ${f 10}^6$  elétrons
- 5. escreve e reforça valor

### Refresh:

1. lê conteúdo de cada célula





HEPR Dento de Informática

ci212 — hierarquia de memória

2007-

## Memória Dinâmica - escrita/leitura

#### Escrita:


- 1. força valor na linha de bit
- 2. seleciona linha
- 3. capacitor mantém valor por 60ms, então refresca

#### Leitura:

- 1. carrega linha de bit até Vdd/2
- 2. seleciona linha
- 3. linha de bit e capacitor dividem carga
- 4. amplificador detecta valor (1/0)
- 5. re-escreve valor

#### Refresh:

igual a leitura




IIEPR Depto de Informática
ci212 — hierarquia de memória

оe

2007-1


# Memória Dinâmica - circuito integrado



HEPR Danto de Informática


60ns

#### Sistemas de Memória — interf CPU-DRAM



- ⋆ eVal = endereço válido
- ★ dVal = dados válidos
- $\star$  wr = write

Controlador gera ras, cas a partir de eVal, dVal, wr.




LIEPR Dento de Informática

ci212 — hierarquia de memória

2007-1

[s]

#### Sistemas de Memória



Em geral, o desempenho de computadores é limitado pela latência da memória e pela vazão de/para memória

[s] latência é o tempo de um único acesso tempo de acesso à memória ≫ ciclo do processador

vazão é o número de acessos por unidade de tempo [coisa/s]

se uma fração m das instruções acessam a memória (lw/sw) ocorrem 1+m referências/instrução

 $\rightarrow$  CPI=1 se e só se ocorrerem 1+m referências/ciclo

LIEPR Dento de Informática

ci212 — hierarquia de memóri 2007-1

#### Vazão e Latência


- Latência da memória é o intervalo desde a requisição pelo processador até a disponibilidade para o processador
- Vazão é a taxa de transferência de/para a memória [req/s] bandwidth = largura de banda [xfer/s]
- Vazão e latência são intimamente relacionadas: Se R é o número de requisições que a memória pode atender simultaneamente, então

$$V=R/L \qquad [req/s=req\,/\,s]$$

Vazão pode ser aumentada com dinheiro (p.ex barramento mais largo) Latência depende da velocidade da luz, mas pode ser escondida

LIEPR Dento de Informática


## Melhorar vazão: Fast Page Mode



HEPR Danto de Informática

ci212 — hierarquia de memória 2007-1

### Melhorar vazão: Memória Intercalada em Bancos




Memória intercalada (em bancos) para acessos em rajada

Cada banco mantém palavras com endereços separados de númBancos acesso inicia simultaneamente em todas as memórias mas transferências são em rajada

TIEDR Dento de Informática

ci212 — hierarquia de memória 2007-1


## Melhorar vazão: Memória Intercalada em Bancos



Aumenta a vazão, mas não diminui a latência

IIEPR Dente de Informática

## Melhorar vazão: Pipelining + Bancos




Interface com bancos de memória em pipeline de 3 estágios: endereçamento acesso transferência

Após o tempo de acesso dado é armazenado no registrador de dados, e quando barramento fica livre é transferido para o processador

TIEDR Danto de Informática

ci212 — hierarquia de memória 2007-1

# Melhorar vazão: Pipelining + Bancos



Pipeline desacopla (1) endereçamento de acesso à mem e (2) acesso à mem de transferência pelo barramento

Barramento suporta várias transações concorrentes  $4 \le \#tr \le 8$  Cada transação viaja com sua etiqueta (para casar pedido com resposta)


Aumenta a vazão, mas não diminui a latência

HEPR Danto de Informática 11

ci212 — hierarquia de memória 2007-1


## Hierarquias de Memória

- Velocidade de processadores cresce  $\approx 50\%$  ao ano  $2x \text{ em } 1\frac{1}{2}$  anos
- Velocidade de memória cresce  $\approx$ 7% ao ano 2x em 10 anos
- Solução: inserir memória pequena e rápida entre CPU e DRAM.



HEPR Danto de Informática 18

## Hierarquias de Memória




capacidade da memória em cada nível

**Requisito:** sistema de memória com capacidade similar à do disco, com latência similar ao acesso a registradores

TIEPR Danto de Informática 10
ci212 — hierarquia de memória 2007-1

## Idéia: porta de memória com latência variável




TIEPR Danto de Informática

2007-1

### Sistemas de Memória Típicos

ci212 — hierarquia de memória



HEPR Danto de Informática

i212 — hierarquia de memória 2007

# Exemplo de Hierarquia de Memória - PowerPC 970

iMAC G5, 1.6GHz, US\$1300

	regs	L1 I	L1 D	L2 i+d	DRAM	disco
capacid [B]	1K	64K	32K	512K	256M	80G
latência [c]	1	3	3	11	88	$10^{6}$
gerenciado	compil	hw	hw	hw	hw	$\alpha$

 $\alpha$ : SO, hw, aplicativo


**Requisito:** sistema de memória com capacidade similar à do disco, com velocidade similar à latência do acesso aos registradores

Objetivo de projeto: ilusão de memória grande, rápida e barata

HEPR Danto de Informática 2

ci212 — hierarquia de memória 200

## Exemplo de Hierarquia de Memória - PowerPC 970



 $\uparrow$  regs (1K)  $\uparrow$  L1 D (32K)  $\uparrow$ 

HEPR Panto de Informática 23

ci212 — hierarquia de memória 2007-

### Latência sob lente de aumento

	regs	L1 l	L1 D	L2 i+d	DRAM	disco
capacid [B]	1K	64K	32K	512K	256M	80G
latência [c]	1	3	3	11	88	$10^{6}$
latência [s]	0.6n	1.9n	1.9n	6.9n	55n	12.5m
1/lat [Hz]	1.6G	533M	533M	145M	18M	80

O que fazer quanto a latência:

#### 1) Paralelismo

requisita dados a N memórias de 1 bit ao mesmo tempo. Acesso simultâneo aos N bits. Vazão N vezes maior.

### 2) Segmentação da memória


Se memória tem latência de N ciclos, emite uma requisição por ciclo e recebe resposta N ciclos depois.

TIEPR Danto de Informática

# Algoritmo para reduzir latência

**Localidade temporal:** mantenha os dados acessados recentemente perto do processador escolhe o que expurgar da cache

acessos à variáveis locais na pilha, índices de laços



**Localidade espacial:** mova blocos contíguos do espaço de endereçamento para os níveis superiores escolhe o que trazer para a cache instruções, elementos de vetor ou matriz

TIEPR Danto de Informática 25
ci212 — hierarquia de memória 2007-1


## **Terminologia**

Acerto: dado está no nível superior (bloco X) hit

Taxa de acertos: fração das referências encontradas no nív superior

Tempo de acerto: tempo para acessar nível superior

inclui verificação de acerto/falta



Falta: é necessário buscar dado do nível inferior (bloco Y) miss

Taxa de faltas: 1 – TaxaDeAcertos

Penalidade por falta: tempo para carregar bloco no nív superior, e entregar para CPU TempoDeAcerto ≪ PenalidadePorFalta


TIEPR Danto de Informática

ci212 — hierarquia de memória 2007-1

#### Revisão – como armazenar um bit




Outros elementos no circuito de memória controlam leit/escr Exemplo: FF-D



circuito com 16 transistores, maioria implementa semântica RD/WR

HEPR Danto da Informática 21

#### Memória Estática - SRAM



#### Escrita:

- 1. ativa linhas de bit bit=1,  $\overline{\text{bit}}$ =0 (FF  $\leftarrow$  1)
- 2. seleciona linha/palavra

#### Leitura:

- 1. carrega linhas de bit até Vdd ou Vdd/2
- 2. seleciona linha/palavra
- 3. célula puxa uma das linhas para zero
- 4. amplificador detecta diferença entre bit e  $\overline{\text{bit}}$


HEPR Dento de Informática

/A

ci212 — hierarquia de memória


2007-1

# Memória Estática – escrita/leitura



#### Escrita:

força novo valor nas linhas de bit e ativa linha de palavra



#### Leitura:


ativa linha de palavra e célula força bit armazenado

HEPR Dento de Informática

2007-1

#### ci212 — hierarquia de memória

### Memória Estática - matriz



TIEPR Panto de Informética 3

## Memória Estática - projeto

- Arquiteto especifica número de linhas e de colunas → capacidade
- Tempo de acesso aumenta proporcionalmente ao comprimento das linhas de bit e linhas de palavra
   maior → mais-lento
- Quanto maior o número de linhas de E/S, maior a vazão na interface

Memórias cache são implementadas com memória estática mais transistores por célula → menor densidade acesso mais rápido porque não multiplexa linhas de endereço

HEPR Panto de Informática

ci212 — hierarquia de memória 2007-1

#### Resumo

- Memória dinâmica matriz acessada em 2 fases (linha-coluna)
  - ★ bit armazenado em capacitor que "esquece" seu valor (refresh)
  - ★ pode aproveitar estrutura interna para aumentar vazão: fast page mode, bancos
  - ★ latência é sempre grande por conta do tamanho das estruturas
- Memória estática acesso em uma fase
  - ★ bit armazenado em latch menor densidade, maior velocidade
  - ★ usada para implementar memórias rápidas (cache)
- Memória cache memória pequena e rápida entre CPU e DRAM
  - ★ localidade temporal escolhe o que expurgar da cache
  - ★ localidade espacial escolhe o que carregar na cache
  - \* taxa de acerto, tempo de acerto, penalidade por falta

HEPR Danto de Informática 21