Verilog

Praktikum Rangkaian Digital

Ilmu Komputer IPB

2020

Pengenalan

Verilog

- ► Hardware description language (HDL)
- ▶ Untuk merancang dan mensintesis rangkaian digital skala besar

Kompilasi Online

- https://www.tutorialspoint.com/compile_verilog_online.php
- Kode program ditulis pada panel sebelah kiri
- Jalankan dengan klik Execute
- Keluaran dapat dilihat pada panel sebelah kanan

Kompilasi pada Geany

- Simpan dalam file berekstensi .v
- ► Kompilasi dengan iverilog
- Keluaran dapat dilihat dalam waveform
- Pada Geany:
 - build: F9
 - execute: F5
 - waveform: menu Build Waveform


Contoh Kode: XOR

```
module _xor_test;
   reg A, B;
   wire Y;
   xor test(A, B, Y);
   initial begin
       $dumpvars;
       $monitor("%d: %b %b | %b", $time, A, B, Y);
       A = 0; B = 0;
   #1 A = 0; B = 1;
   #1 A = 1; B = 0;
   #1 A = 1; B = 1;
   #1 $finish;
   end
endmodule
```

Keluaran

VCD info: dumpfile dump.vcd opened for output.

0: 0 0 | 0 1: 0 1 | 1 2: 1 0 | 1 3: 1 1 | 0



Waveform uji modul _xor

```
codingground
                          Compile and Execute Verilog Online (Icarus v10.0) [1]
                                                                                                            880
Execute | > Share main.v
                                                           I.II Result
                             STDIN
     module _xor(A, B, Y);
                                                            $iverilog -o main *.v
         input A, B;
         output Y:
                                                            $vvp main
  3
                 (Y, A, B);
                                                            VCD info: dumpfile dump.vcd opened for output.
         XOL
                                                                                0: 0 0 1 0
     endmodule
                                                                                1:0111
                                                                                2: 1 0 | 1
     module xor test;
                                                                                3: 1 1 | 0
  8
         геа
                 A. B:
         wire
                 test(A, B, Y);
  10
         хог
 12
         initial begin
  13
             Sdumpvars:
             $monitor("%d: %b %b | %b", $time, A, B, Y);
  14
             A = 0; B = 0;
  16
         #1 A = 0: B = 1:
         #1 A = 1: B = 0:
  18
         #1 A = 1: B = 1:
  19
         #1 $finish;
         end
  20
  21
     endmodule
 22
```

Kompilasi Verilog online

Sintaks

Deklarasi modul

- ▶ module
- ▶ endmodule
- ▶ input: masukan
- output: keluaran
- wire: koneksi internal

Gate

- ▶ not
- and
- ▶ or
- xor
- nand
- nor
- xnor

Assignment

- assign
- operator bitwise:
 - ► ~: NOT
 - ► &: AND
 - ► I: OR
 - ► ^: XOR
- operator logical:
 - ▶ !: NOT
 - ▶ &&: AND
 - ► ||: OR

Pengujian

- reg: masukan
- wire: keluaran
- ▶ initial
- ► begin
- end
- ▶ #delay

Sistem

- \$dumpvars: aktifkan keluaran variabel
- \$monitor: cetak variabel jika berubah nilainya
- \$time: nilai waktu simulasi saat ini
- \$finish: mengakhiri simulasi

Latihan

Latihan Soal di Buku

Kerjakan soal nomor:

- ▶ 3.31(a,b)
- ▶ 3.32(a,b)
- ▶ 3.34
- ▶ 3.39