# INF8500 - Vérification et conception des systèmes embarqués

### Automne 2019

### Laboratoire #2

# Création d'un environnement de vérification fonctionnelle sous SystemC avec CRAVE et FC4SC

# **Objectifs**

L'objectif de ce deuxième laboratoire est de poursuivre l'apprentissage de SystemC en se familiarisant avec les concepts et les notions de base de bancs d'essai (testbench) pour la vérification fonctionnelle. Plus précisément, les objectifs sont :

- 1. Comprendre la structure et le rôle des différents blocs d'un testbench (Figure 1)
- 2. Concevoir un testbench de base et l'intégrer à un DUT existant (laboratoire no 1)
- 3. Mettre l'emphase sur les concepts suivants du testbench:
  - génération de tests pseudo aléatoires avec CRAVE
  - couverture fonctionnel avec FC4SC




Figure 1 Structure d'un testbench

La figure 2 suivante illustre le système résultant que vous devrez réaliser.

#### Plan de test (300 tests) Ordre demandé du tri random\_desc up random\_asc down $random\_full$ up 1 continues\_asc down continues\_desc up 1 random\_desc down random\_asc up random\_full down Verification environment continues\_asc (testbench) continues\_desc down up random\_asc down **DUT** random\_full up 14 continues\_asc down continues\_desc up similaire à un 16 random\_desc down 17 random\_asc up 18 2 random\_full down Scoreboard/ Checker 19 continues\_asc up (class ScroreBoard Sequences 20 continues\_desc down 21 random\_desc up Sequencer 22 3 random\_asc down 23 random\_full Driver (packet\_gen\_ 24 Testcases 3 continues\_asc Testcase continues\_desc Attention on a 3 nouveaux maîtres random\_asc N.B. Les liens en rouge qui existent habituellement (les copros sont à la fois maître et esclave) random\_full down ne seront pas utilisés dans ce laboratoire (voir questions) continues\_asc up continues\_desc down

Figure 2 Schéma résultant

## Voici d'abord ce qui vous sera fourni :

- Un coprocesseur qui fait un tri en bulles. On pourrait supposer 3 types de tri, mais pour simplifier le travail on va réutiliser le même tri pour chaque processeur, soit le tri en bulles.
- 2) On va également vous fournir une nouvelle version de la classe paquet :

être imprimé par display avant d'être renvoyé à monitor).

```
Paquet ---> ID (32 bits) | adresse (32 bits) | direction du tri (32 bits) | payload (512 bits) |

La classe paquet contiendra aussi de nouvelles fonctions putPacket (utilisé pour insérer le résultat du tri avant son envoi au moniteur) et getDir() pour extraire la direction du tri (notez que getPacket existe déjà). Finalement on va aussi vous fournir le code du coprocesseur qui après être reçu de l'adaptateur (ack = true) va extraire du paquet le payload à trier, va appeler le trie en bulles et va remettre le résultat dans le payload (il pourra donc
```

3) Le scoreboard/checker<sup>1</sup> qui doit vérifier si le tri est correctement complété. Ici on va simplement vérifier les adresses du tableau avant le tri et après le tri. Si ceux-ci sont les mêmes, on va vérifier si le tableau est en ordre croissant ou décroissant (selon la direction demandée). Évidemment, ce n'est pas l'unique façon de faire cette vérification.

# Voici ce que vous devez compléter/intégrer/améliorer :

- 4) Deux classes qui vont s'ajouter à *packet gen* (qui lui devient un séquenceur dans le contexte du testbench):
  - La classe my\_rand\_obj qui génère pseudo aléatoirement les testcase du plan de test (on souhaite autant que possible éviter les tests dirigés). Ici on demande :
    - une plage de mémoire de 0 à 255 octets (8 bits): 0 à 255 pour copro1, 256 à 511 pour copro2 et 512 à 767 pour copro3. Vous devez donc ajouter des contraintes pour éviter de déborder. Référez-vous à l'exemple 7 (crave2 api/ex7 rand enum).
    - On souhaite aussi distribuer les tests sur les 3 coprocesseurs de la manière suivante : copro1 50% du temps, copro2 25% du temps et copro3 25% du temps. Référez-vous à l'exemple 1 (crave2 api/ex1 seed dist).

<sup>&</sup>lt;sup>1</sup> Compare les transactions envoyées aux coprocesseurs et celles récupérées par le moniteur. On verra en classe leurs fonctionnalités plus en détails.

O La classe *TestBase* (fichier *testcase.h*) qui à partir du résultat de 4) (i.e., l'ordre des données à trier) va générer la bonne séquence de données. Ici je vous donne une première solution et je vous demande de me suggérer des améliorations, surtout pour l'ordre ascendant random et l'ordre descendant random. Référez-vous à l'exemple 10 (experimental api/ex10 variable prev).

Toujours concernant *packet\_gen*, vous devrez aussi considérer une connexion avec le module monitor afin de lui transférer l'information sur le *testcase* (pointeur sur le tableau et direction du tri). Afin de faciliter le déverminage, commencez par une connexion comme celle de *copro1* et son *adapteur*. Ainsi, une seule transaction sera acheminée à la fois. Par la suite on pourrait penser à un *sc\_fifo* (on pourrait aussi utiliser le ID du paquet si plusieurs paquets transitent en même temps).

- 5) Packet\_gen\_adapt\_master va devenir un driver² dans le contexte de testbench. Il faudra simplement l'adapter à la nouvelle longueur des paquets.
- 6) Les 3 adaptateurs de coprocesseurs devront hérités d'une interface maître afin d'envoyer à au module moniteur le résultat d'un tri (eh oui! un module peut être à la fois maître et esclave). Aussi, pour éviter que *packet\_gen* parte en boucle, je suggère de donner une plus grande priorité aux adaptateurs de coprocesseurs.

### Voici ce que vous devrez compléter :

- 1) L'ajout d'un moniteur<sup>3</sup>. Ce dernier va recevoir un paquet qui est le résultat d'un tri (pay-load). Il devra extraire le payload (pointeur prt\_lgintr) tout comme dans copro1.cpp, puis récupérer de packet\_gen le payload initial (ptr\_lgint\_r) et faire une comparaison avec la fonction scb.check lgint(ptr\_lgint\_r,ptr\_lgint,direction);
- 2) Vous devrez finalement créer une classe input\_coverage avec FC4SC afin de récupérer différent bins sur les entrées. Il sera ainsi possible de s'assurer que notre couverture est complète (voir plan de test figure 2). Possiblement en faisant des croisements de sondes.

Il faudrait aussi vérifier qu'elles sont les cas limites d'adressage (p.e. 0 ou encore 255-(12+16\*4) pour copro1, etc.) qui ont été testés. Si aucun d'eux n'est couvert, on pourrait alors avoir recours à la distribution (on en reparle en classe).

,

<sup>&</sup>lt;sup>2</sup> Il transforme le *testcase* en appel(s) de méthode(s) (e.g. read & write) avec ou sans rafale, bloquant ou non bloquant, etc.

<sup>&</sup>lt;sup>3</sup> Le moniteur récupère les transactions exécutées par le module sous test (DUT) ici un des coprocesseurs.

Pour cette partie, référez-vous à l'exemple FIR vu en classe. Je vous donnerai d'ici peu, ce que je souhaite voir exactement (surtout que cette partie est en lien avec le rapport).

# Rapport, questions et date de remise:

Je communiquerai d'ici peu cette information. J'ajusterai en tenant compte du délai du lab 1.

Guy Bois, prof. GIGL Responsable du INF8500