アナログRGB出力では4096色、HDMI出力では16ビット・カラーしか表示されないの!? ZedBoard上で動くUbuntuの画面をフルカラー DVI表示にする

長嶋 毅 Takeshi Nagashima

■ ZedBoardではフルカラー表示ができない

ZedBoard (Avnet社) にはアナログRGBコネクタやHDMIコネクタが搭載されています。しかしアナログRGB出力ではRGB各4ビットの4096色しか表示できません。HDMI出力ではデータ・バスが16ビットしか接続されていないので、YCrCb形式でも4:2:2でしかカラー表示ができない、つまりドット単位で任意のフルカラーを表示できないのです。これはハードウェア上の仕様であり、いかんともしがたい点です。

● Pmod端子にHDMI子基板を接続

そこで、ZedBoard用フルカラー DVI出力アダプタ (エムアイエー製)をZedBoardのPmod端子に接続 (写真1)し、ここからドット単位で任意のフルカラーをディジタル表示で可能になります。基板を小型化するため、コネクタにはHDMIを使っています。

そしてFPGA内にDVI表示回路を実装し、ディジタル・ビデオ出力をTMDSモードでPmod端子に出力します。ZedBoardのPmod端子は、LVDSなどの差動信号の出力も考慮された基板設計がされています。

● Xillybusデモの設定変更箇所

ここでは、FPGAマガジンNo.2でも紹介されている Xillinuxの画面表示を DVI 化してみました。 **図1**に Xillinuxのハードウェア Xillybus デモの FPGA 内ブロック図を示します。

• Xilinx Platform Studio (XPS) の設定変更

Xillybusデモでは、ZedBoardのPmod端子の各I/O ピンも、GPIOの上位ビットとして割り当てられてい




写真1 ZedBoard用フルカラーDVI出力アダプタ

問い合わせ先:(株)エムアイエー

https://www.miajapan.com/product_ZED_DVI.html

ます、 PS_GPIO のビット $40\sim56$ までの合計16本が それに該当します、このままではDVI表示ができないので、GPIOの本数を削減します、systemフォルダにあるXPSプロジェクトを開き、40本に設定を変更します。

設定を変更した後は、忘れずにネットリスト生成を 再実行してください.

• HDLソースの変更

XPSの設定は、いわゆるARMコア周辺の設定です。その一部の信号はさらにFPGA部に接続されているので、HDLソース上でもGPIO本数の削減が必要です。変更するHDLソースはverilog¥srcディレクトリ内にあるsystem.vとxillybus.v、トップ階層のxillydemo.vです。各HDLソースをテキスト・エディタで開いて次の信号名を検索し、ビット幅が[55:0]と定




図1 XillybusデモのFPGA内ブロック図 (グラフィックス表示部のみ)

FPGAマガジン No.3

リスト1 xillybus.vの主な変更箇所

```
module xillvbus(
~中略~
  vga4 red, vga4 green, vga4 blue, vga de, vga clk,
);
                                    (信号追加)
 ·
~中略~
  output [7:0] vga4 red;
 output [7:0] vga4_green;
                          (ビット幅追加)
  output [7:0] vga4_blue;
  output vga_hsync;
  output vga_vsync;
  output vga_de; -
                       (信号追加)
  output
         vga clk;
~中略~
      vga_hsync w;
 wire
 wire
      vga vsync w;
  wire
      vga_de_w; 🚤
                      (宣言追加)
~中略~
    FDCE vga iob ff [26:0]
                          (ビット幅追加)
      .Q( { vga_hsync, vga_vsync, vga_de } ),
      .D( { xillyvga_0_vga_red[7:0],
                                     信号追加
       xillyvga_0_vga_green[7:0],
       xillyvga_0_vga_blue[7:0],
     );
                                  (信号追加)
~中略~
 system
    system i (
                                   信号引き出し
~中略~
     .xillyvga_0_vga_hsync ( vga_hsync_w ),
     .xillyvga_0_vga_vsync ( vga_vsync_w ),
     .xillyvga_0_vga_de ( vga_de_w ), \triangleleft
```

義されているところを[39:0]に書き換えてください.

- system.v...processing system7 0 GPIO
- xillybus.v...PS GPIO
- xillydemo.v...PS_GPIO, PS_GPIO_w
- I/Oピン割り当てUCFファイルの変更

GPIOとして使われていたPmod端子の各I/Oピンを、DVI出力の信号名に変更します。またモードとしてTMDSを 指 定 し ま す。UCFファ イ ル は verilog¥srcディレクトリ内にあります。

● XillybusデモへのDVI表示回路の実装

変更の必要のあるHDLソースはxillybus.vと トップ階層のxillydemo.vです.

• xillybus.v

ピクセル・クロック (vga_clk) とデータ・イネーブル (vga_de) がトップ階層に出力されていないので、信号を追加します。また、RGBの各信号 (vga4_red, vga4_green, vga4_blue) のビット幅が[3:0] と定義されているので、フルカラーに対応するために[7:0] とします。さらに追加したvga_clkとvga_deや、RGBのビット幅を、リスト1に示すように追加・変更します。

• xillydemo.v

トップ階層では、xillybus.vに追加された信号 やビット幅が増えた信号を合わせて変更します。そしてDVI表示回路(LYNXコア)を接続します(変更箇




図2 XillybusデモのISEプロジェクトの様子




写真2 Xillinux (デスクトップ画面はUbuntu) を起動しブラウザ でグラデーションを表示した例

アナログRGB出力ではグラデーションの階調が荒くなっているが、DVI表示では滑らかに表示されている。

所が多いので誌面での照会は省略). また、DVI表示 回路ではピクセル・クロックの5倍のクロックも必要 とするので、PLLてい倍処理も追加してください.

図2にDVI表示回路を追加した Xillybus デモの ISE プロジェクトの様子を示します.

● フルカラー表示の威力!

写真2にXillinuxを起動しブラウザでグラデーションを表示した例を示します. サイズの小さい白黒写真ではわかり辛いですが、アナログRGB表示とフルカラーDVI表示とではグラデーションの滑らかさが全く異なります.

* * *

ここで紹介したHDLソースやDVI表示回路を追加したISEプロジェクトは、本書サポート・ページで公開します。

ながしま・たけし