## 1ο ΣΕΤ ΑΣΚΗΣΕΩΝ

[ΑΞΕΛΟΣ ΧΡΗΣΤΟΣ, ΑΕΜ 1814]

[21/12/16]

**Άσκηση 1:** Περιγράψτε σε Verilog το κύκλωμα Πρόγνωσης Κρατουμένου (CLA) ενός 4- bit Πλήρους Αθροιστή, εξηγώντας περιληπτικά πως

Instructor name: [X.ΣΩΤΗΡΙΟΥ]

#### Λύση:

προκύπτει

Έστω οι 4bit αριθμοι input wire [3:0] A, B. Για κάθε ένα bit εφαρμόζουμε έναν full adder, με input(A[j],B[j], C[j-1]) και output C[j], όπου όλοι τους τρέχουν παράλληλα.

Αρχικά υπολογίζουμε τα  $Gi = Ai^*Bi$  και  $Pi = Ai^*Bi$ , έτσι ώστε να χρησιμοποιηθούν για ένα κύκλωμα full adder. Σε κάθε ένα από τα τέσσερα κυκλώματα full adder, υπολογίζουμε την έκφραση

C[j] = G[j] + P[j]\*C[j-1] = A[j]\*B[j] + (A[j]+B[j])\*C[j-1], για το κρατούμενο(output) και  $S[j] = P[j] ^ C[j]$  για το αποτέλεσμα εξόδου sum


Στην πρώτη σχέση, το C[j-1] υπολογίζεται αναδρομικά εώς ότου το C[j] να υπολογίζεται συναρτήσει μόνο των G, P, C[0]=Cin

Το σήμα GroupGenerate(GG) γίνεται 1 σε περίπτωση που το άθροισμα 2 Ν-μπιτ αριθμών είναι N+1

```
1 'timescale 1ns / 1ps
 2 module lookaheadadder(
    input Cin,
 3
     input [3:0] A,
     input [3:0] B,
    output Cout, GG,
     output [3:0] S
 8
       );
9 wire [3:0] C, P, G;
10
11 assign C[0] = Cin;//to Cin einai ena an iparxei alisida me adders
12 assign C[1] = G[0] | (P[0]&Cin);
13 assign C[2] = G[1] | ( G[0]&P[1]) | ( C[0]&P[0]&P[1]);
14 assign C[3] = G[2] | ( G[1]&P[2] ) | ( G[0]&P[1]&P[2] ) | (C[0]&P[0]&P[1]&P[2]);
15 assign Cout = G[3] | (G[2]&P[3]) | (G[1]&P[2]&P[3]) | (G[0]&P[1]&P[2]&P[3]) | (C[0] &P[0]&P[1]&P[2]&P[3]);
16
17 assign G = A&B;
18 assign P = A^B;
19 assign S = P ^ C;
20 assign Cout = G[3] | (P[3] & G[2]) |
                 (P[3] & P[2] & G[1]) |
21
                 (P[3] & P[2] & P[1] & G[0]) |
22
23
                 (P[3] & P[2] & P[1] & P[0] & C[0]);
24
25 assign GG = G[3] | (G[2]&P[3]) | (G[1]&P[3]&P[2]) | (G[0]&P[3]&P[2]&P[1]);
26
27 endmodule
28
```

-Για την προσωμοίωση, χρησιμοποιώ το testbench της wikipediahttps://en.wikipedia.org/wiki/Carry-lookahead\_adder που καλύπτει διάφορα cases

```
`timescale 1ns / 1ps
 1
    module tester;
 2
       // Inputs
 3
       reg Cin;
 4
       reg [3:0] A;
 5
       reg [3:0] B;
 6
       // Outputs
 7
 8
       wire Cout;
       wire GG;
 9
10
       wire [3:0] S;
       // Instantiate the Unit Under Test (UUT)
11
12
       lookaheadadder uut (
           .Cin(Cin),
13
14
           .A(A),
           .B(B),
15
           .Cout (Cout),
16
           .GG(GG),
17
           .S(S)
18
19
       );
20
       initial begin
        A=4'b0001;B=4'b0000;Cin=1'b0;
21
        #10 A=4'b100;B=4'b0011;Cin=1'b0;
22
        #10 A=4'b1101;B=4'b1010;Cin=1'b1;
23
24
        #10 A=4'b1110;B=4'b1001;Cin=1'b0;
        #10 A=4'b1111;B=4'b1010;Cin=1'b0;
25
26
        #10 A=4'b1111;B=4'b1111;Cin=1'b1;
        #10 A=4'b1010; B=4'b0101; Cin=1'b0;
27
28
        end
```



## Άσκηση 2

Για την συνάρτηση:

$$f = w'y'z' + w'xy'z + wxy'z + x'yz + w'x'yz' + wx'y$$


(a) Απεικονίστε την στον Δυαδικό Κύβο επιδεικνύοντας: (1) τους κύβους

της, όπως φαίνονται στην παραπάνω εξίσωση, (2) του κύβους της βέλτιστης, δι-επίπεδης υλοποίησης της.

(b) Με βάση το (2), γράψτε την f στην ελάχιστη της μορφή, και σχολιάστε το κέρδος σε εμβαδό. Επιπλέον, επιδείξτε πώς μπορούν να προκύψουν οι κύβοι του (2), χρησιμοποιώντας μόνο αλγεβρικές πράξεις.

#### Λύση:

(α) Στο παρακάτω σχήμα, τα 2 πάνω σχήματα είναι τα σχήματα όπως προκύπτουν από την f, ενώ τα 2 κάτω σχήματα προκύπτουν από από την απλοποίηση




(β) Η f με βάση τους απλοποιημένους κύβους μπορεί να γραφτεί ως F=x'y+w'y'z'+xy'z, η οποία έχει εμβαδό=8 με κέρδος = ΑρχΕμβ-ΤελΕμβ = 21-8=13 λόγω της χρήσης λιγότερων inputs.Το βάθος του κυκλώματος (μεγαλύτερο μονοπάτι) παραμένει 2

Το αποτέλεσμα αυτό επαληθεύεται με πράξεις,

$$f = w'y'z' + w'xy'z + wxy'z + x'yz + w'x'yz' + wx'y =$$

$$xy'z+w'xy'z'+x'yz+w'x'yz'+wx'y=xy'z+w'y'z'+x'y(z+w'z'+w)=x'y+xy'z+w'y'z$$

, αφού από πίνακα αλήθειας z + w'z'+w = 1



# Άσκηση 3 Για τις παρακάτω συναρτήσεις:

xyz	f1	f2
000	0	0
001	1	0
010	0	1
011	1	1
100	1	1
101	1	1
110	1	1
111	0	0


(α) Υπολογίστε αλγεβρικά τις αρνήσεις των f1 και f2, ως άθροισμα γινομένων (όχι απαραίτητα το ελάχιστο). Κατόπιν, απεικονίστε τις δυο

συναρτήσεις στον Δυαδικό Κύβο, επιδεικνύοντας τους κύβους των συνόλων ΟΝ και ΟFF. Ελαχιστοποιείστε τα δυο σύνολα στον δυαδικό κύβο, επαληθεύοντας τις αλγεβρικές αρνήσεις που υπολογίσατε


β) Βάση του (α), και παρουσιάζοντας εναλλακτικές κυκλωματικές υλοποιήσεις για τις f1, f2, ως λογικές εξισώσεις και ως σχηματικά, παρουσιάστε την υλοποίηση/υλοποιήσεις με μικρότερο αριθμό πυλών και την υλοποίηση/υλοποιήσεις με μικρότερη καθυστέρηση. (Μπορείτε να χρησιμοποιήσετε κοινούς κύβους/πύλες γις την υλοποίηση των f1, f2.)

#### Λύση:

(α) Απο τον πίνακα υπολογίζω τις αρνήσεις των συναρτήσεων όπου f1' = x'y'z' + x'yz' + x'yz' + xyz και f2' = x'y'z' + x'y'z + xyz. Οι συναρτήσεις βρίσκονται σε μορφή άθροισμα γινομένων



(β) Ελαχιστοποιώντας τους κύβους παίρνουμε τις f1' = x' z' + xyz και f2 = x'y + xz'. Δεν βρήκα τρόπο ώστε η f2 να γραφτεί συναρτήσει της f1, οπότε το τελικό κύκλωμα που προκύπτει



**Ασκηση 4:** Περιγράψτε σε Verilog το κύκλωμα ενός σειριακού πολλαπλασιαστή 8-bit Ολίσθησης, Πρόσθεσης. Σχεδιάζοντας και το κατάλληλο Πλαίσιο Δοκιμής για το κύκλωμα, το οποίο θα εφαρμόζει την σειριακή είσοδο, και θα μετράει κατάλληλα τον αριθμό των κύκλων για το αποτέλεσμα, παρουσιάστε τις κυμματομορφές, και τα αποτελέσματα της προσομείωσης δυο διαδοχικών πολλαπλασιασμών

### Λύση:

Η υλοποίηση βασίζεται στο σχήμα των διαφανειών για τον shift-add-multiplier. Κάθε πολλαπλασμός N-bit αριθμών διαρκεί N κύκλους. Όσο

διαρκεί ένας πολλαπλασμιασμός το σήμα MULT\_EN είναι 1. Για 0 κάνει reset στο κύκλωμα του πολλαπλασιαστή, αρχικοποιώντας τα registers και ανανεώνοντας τα inputs


Ανάμεσα σε 2 διαδοχικούς πολλαπλασιασμούς, ρίχνω το MULT\_ΕΝ για έναν κύκλο. Αυτό θα μπορούσα να το κάνω διαφορετικά χρησιμοποιώντας ένα input START εκτός από το MULT\_ΕΝ, ώστε να γίνεται reset το κύκλωμα

Ακολοθεί ο κώδικας, το testbench και οι κυματομορφές

```
`timescale 1ns / 1ps
 1
 3 module shift add mult(clk, parallel IN, serial IN, MULT EN, product);
 5 parameter N = 4;
    input wire clk;
 7 input wire [N-1:0] parallel_IN;
8 input wire [N-1:0] serial IN;
9 input wire MULT_EN;
    output reg [2*N-1:0] product;
10
11
12 reg [N-1:0] serial IN SAVED;
13 reg [2*N-1:0] parallel_IN_SAVED;
14
15 wire [2*N-1:0] add_to_product;
16
17
18 memory part
19
20
21 always @(posedge clk) begin
      if (MULT_EN == 0) begin
        parallel_IN_SAVED = {4'b0, parallel_IN};
23
          serial_IN_SAVED = serial_IN;
24
25
26
        else begin
         parallel_IN_SAVED = {parallel_IN_SAVED[2*N-2:0], 1'b0};
27
28
          serial_IN_SAVED = {1'b0, serial_IN_SAVED[ N-1:1]};
29
30 end
```

```
31 /*
  32 pass data to add if serial[i] is 1
  33 */
  34 genvar i;
  35 generate
  36 for (i = 0; i < 2*N; i = i + 1) begin:m
  37
       assign add_to_product[i] = parallel_IN_SAVED[i] & serial_IN_SAVED[0];
  38 end
  39 endgenerate
  40 /*
  41 save each add until adding
  42 only zeros
  43 */
  44 always @(posedge clk) begin
      if (MULT_EN == 0)
  45
  46
        product = 0;
       else
  47
        product = product + add_to_product;
  48
  49
  50 end
  51
  52 endmodule
 53
```

```
1 'timescale 1ns / 1ps
2 'define PERIOD 20//ns
2 'de
4 thelw na ipologisw to 10x9
5 */
6 module testB;
8 parameter N = 4;
9 reg [N-1:0] parallel;
10 reg [N-1:0] serial;
11 wire [2*N-1:0] product;
12 reg clk, MULT_EN;
13
14 shift add mult shift add mult0(clk, parallel, serial, MULT EN, product);
15 initial begin
16   clk = 1;   MULT_EN = 0; parallel = 4'b1010; serial = 4'b1001;
     #40 MULT_EN = 1;
#('PERIOD*N) MULT_EN = 0; parallel = 4'b1000; serial = 4'b1010;
17
18
     #('PERIOD) MULT EN = 1;
19
    #('PERIOD*N) MULT_EN = 0; parallel = 4'b1111; serial = 4'b1111;
20
21 end
22
23 always
24 #('PERIOD/2) clk = ~clk;
25
26 endmodule
27
```




**Άσκηση 5:** Για τις παρακάτω περιγραφές κυκλωμάτων σε Verilog, παρουσιάστε την αντίστοιχη υλοποίηση τους σε κυκλωματική μορφή, χρησιμοποιώντας πολυπλέκτες 2 ή 4 εισόδων, βασικές λογικές πύλες, και FF, με ή χωρίς ασύγχρονη αρχικοποίηση

## Λύση:

Η υλοποίηση γίνεται με το schematics του ise

#### 10



## o

