Getting Start With VerilogHDL

CQ出版 "入門VerilogHDL記述"の内容に従い、
Lattice MachXO3D Breaking Boardへの実装を行ったり、テストベンチを作成してシミュレーション動作確認を行っている。

第1章

• 4-bit加算器 (adder4.v)
  
• 全加算器 (fulladd.v)
  
• 4-bit全加算器 (adder_ropple.v)
  
• 4-bitカウンタ (counter4.v)
  

第2章

電子錠 (elelock.v)

開発ボードへの実装。暗唱番号は回路ソースコード上で"5963"に固定されている
LED点灯：開錠
LED消灯: 施錠

第4章

• 等号演算によるデコーダ (decoder_cond.v)
  
• if文によるデコーダ (decoder_if.v)
  
• case文によるデコーダ (decoder_case.v)
  

第5章

• 同期SR-FF (srff_sync.v)
  
• 同期セット/リセット付きD-FF (dff_sync.v)
  
• 同期セット/リセット付きJK-FF (jkff_sync.v)
  
• 同期リセット付きT-FF (tff_syc.v)
  
• 同期リセット/ロード付きD-FF (dff.v)
  
• 4bitカウンタ (counter.v)
  

第6章

• ROMシミュレーションモデル (rom.v)
  
• RAMシミュレーションモデル (ram.v)
  
• ADCシミュレーションモデル (ad_block.v)
  
• DACシミュレーションモデル (da_block.v)
  

第8章

• CLKGEN (clkgen.v)
  
• Keyscan (keyscan.v)
  
• 本体 (elelock2.v)
  
• 表示部 (display.v)
  
• トップモジュール(top_elelock2.v)