

Ошибки в микроконтроллерах серии 1986BE9x, K1986BE9x и MDR32F9Qx

Этот документ содержит все, известные на дату его создания, ошибки в серийно выпускаемых с начала 2011 года микроконтроллерах серии 1986BE9x, K1986BE9x и MDR32F9Qx (в корпусах) и кристаллов K1986BE91H4 (включая версию 1986BE94T).

Статус документа

Этот документ НЕ является КОНФИДЕНЦИАЛЬНЫМ

Адрес в сети Интернет

<http://www.milandr.ru>

Обратная связь по продукту

Если у Вас есть какие-либо комментарии или предложения по данному продукту, свяжитесь с Вашим поставщиком, указав:

- название продукта;
- комментарии, либо краткое описание Ваших предложений;
- предпочтительный способ связи с Вами и контакты (электронная почта, телефон).

Мы обязательно свяжемся с Вами для более детального обсуждения.

Обратная связь по этому документу

Если у Вас есть какие-либо комментарии или предложения по данному документу, пожалуйста пришлите их на электронную почту info@milandr.ru указав:

- название документа;
- номер документа;
- номер страницы;
- комментарии либо краткое описание Ваших предложений;
- предпочтительный способ связи с Вами и контакты (электронная почта, телефон).

Мы обязательно свяжемся с Вами для более детального обсуждения.

Оглавление

Обзор	5
Категории ошибок	5
Контроль изменений	6
Сводная таблица ошибок	8
Ошибки в 1986BE91	8
Ошибки в 1986BE92	11
Ошибки в 1986BE93	14
Ошибки в 1986BE94	17
Ошибки категории 1	20
0019 Формирование высокого потенциала на выводах портов при включении питания (только для 1986BE93Y)	20
Ошибки категории 2	22
0003 Ошибочное определение уровня BU _{CC} в блоке PVD	22
0010 Остановка передатчика CAN при помехе по линии CAN _{RX}	23
0031 Сбой выходной тактовой частоты PLL при резком изменении питания в пределах допустимого	24
Ошибки категории 3	26
0001 Ошибочное чтение флагов ECOIF _{IE} и AWOIF _{IE}	26
0002 Ошибочное чтение регистров CAN _x _BUF _{xx} _ID, CAN _x _BUF _{xx} _DLC, CAN _x _BUF _{xx} _DATAL, CAN _x _BUF _{xx} _DATAH, CAN _x _BUF _{xx} _MASK, CAN _x _BUF _{xx} _FILTER	27
0004 Невозможность выключить генератор HSI при нулевом ALRF	28
0005 Ошибочное чтение регистров счетчиков RTC	29
0006 Невозможность программного сброса процессора через регистр AIRCR	30
0007 Немаскируемый запрос передачи DMA от контроллера АЦП	31
0008 Некорректное подключение CAN2 _{RX} на выводы порта F	32
0009 Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП	33
0011 Некорректное подключение SSP2 _{RXD} на выводы порта B и F	34
0012 Некорректное формирование флагов ошибок в CAN контроллере	35
0013 Ошибочное чтение бита CAP/nPWM в блоке Timer	36
0014 Некорректное подключение CAN1 _{RX} на выводы порта D	37
0015 Ошибочное формирование флага захвата CAP в блоке Timer	38
0016 Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП вариант 2	39
0017 Остановка CAN при подстройке момента семплирования	40
0018 Фильтрация стандартных CAN пакетов после приема расширенного пакета	41
0019 Формирование высокого потенциала на выводах портов при включении питания (для всех)	42
0020 Объединение выводов PF6 и PF5 (только для 1986BE93Y)	44
0021 Ошибка арбитража в контроллере CAN	46
0022 Ошибка дешифрации обращений в диапазон 0x5000_0000...0x5FFF_FFFF	47
0023 Ошибка чтения битов EN_FF_RDY и EN_FS_RDY (только для 1986BE94)	49
0024 Ошибка формирования фазы HOLD внешней системной шины после получения	

сигнала готовности (только для 1986BE94).....	50
0025 Чтение регистра MDR_BKP->RTC_PRL после сброса	51
0026 Ошибка формирования сигнала EXT_INT4 с порта PB9	52
0027 Ошибка формирования деления частоты CPU_C3, USB_C3, ADC_C3, RTCHSI и RTCHSE.....	53
0028 Ошибка формирования сигнала тактирования в блоке SSP1 в ведомом режиме	54
0029 Искажение поля ID принимаемого пакета при арбитраже в блоке CAN	55
0030 Некорректное подключение сигналов BLK и ETR на выводы порта A.....	56

Обзор

Этот документ описывает ошибки в продукте с указанием категории критичности. Каждое описание содержит:

- уникальный идентификатор ошибки;
- текущий статус ошибки;
- описания проявления отклонения от спецификации;
- условия, при которых возникает ошибка;
- последствия возникновения ошибки в типичных применениях;
- ограничения, рекомендации и способы обхода ошибки.

Категории ошибок

Возможные ошибки разделены на три уровня критичности:

Категория 1.

Ошибочное поведение, которое невозможно обойти. Ошибки данной категории серьезно ограничивают использование продукта во всех или в большинстве приложений, что делает устройство непригодным для использования.

Категория 2.

Ошибочное поведение, которое противоречит требуемому поведению. Ошибки данной категории могут ограничивать или серьезно ухудшать целевое использование указанных функций, но не делают продукт непригодным для использования во всех или в большинстве приложений.

Категория 3.

Ошибочное поведение, которое не было изначально определено, но не вызывает проблем в приложениях при соблюдении рекомендаций.

Контроль изменений

Дата	Страница	Статус	ID	Категория	Описание
12.01.11					Документ создан
25.01.11			0001 0002 0003 0004	3 3 2 3	Добавлены описания ошибок
02.02.11			0005	3	Добавлено описание ошибки
21.04.11			0006	3	Добавлено описание ошибки
05.08.11			0007	3	Добавлено описание ошибки
28.09.11			0008	3	Добавление описание ошибки
14.10.11			0009	3	Добавление описание ошибки
01.12.11			0010	2	Добавление описания ошибки
01.12.11			0011	3	Добавление описания ошибки
19.01.12			0012	3	Добавление описания ошибки
19.01.12			0013	3	Добавление описания ошибки
19.01.12			0014	3	Добавление описания ошибки
19.01.12			0015	3	Добавление описания ошибки
19.06.12					Внесение данных об исправлении ошибок
19.06.12			0016	3	Добавление описания ошибки
24.07.12			0017	3	Добавление описания ошибки
14.08.12			0018	3	Добавление описания ошибки
07.12.12			0019	1	Добавление описания ошибки
07.12.12			0019	3	Добавление описания ошибки
12.12.12			0020	3	Добавление описания ошибки
14.11.13			0021	3	Добавлено описание ошибки
14.11.13			0022	3	Добавлено описание ошибки, внесена информация о 1986BE94, разделены таблицы описания ошибок для каждой модификации.
14.11.13			0023	3	Добавлено описание ошибки
14.11.13			0024	3	Добавлено описание ошибки
15.11.13			0025	3	Добавлено описание ошибки
21.04.14			0026	3	Добавление описания ошибки

21.04.14			0027	3	Добавление описания ошибки
03.06.14			0028	3	Добавление описания ошибки
16.06.14			0029	3	Добавление описания ошибки
22.04.15			0030	3	Добавление описания ошибки
22.04.15			0031	2	Добавление описания ошибки
13.11.15					Внесение данных об исправлении ошибок в 1986BE94

Сводная таблица ошибок

В таблице указывается, в каких версиях продукта присутствует ошибка. Наличие ошибки обозначено символом “X”.

Ошибки в 1986BE91

ID	Категория	Описание	Дата выпуска					
			1102	1142	1220	1305		
0001	3	Ошибочное чтение флагов ECOIF_IE и AWOIF_IE	X	X				
0002	3	Ошибочное чтение регистров CANx_BUFxx_ID CANx_BUFxx_DLC CANx_BUFxx_DATA1 CANx_BUFxx_DATAH CANx_BUFxx_MASK CANx_BUFxx_FILTER	X	X				
0003	2	Ошибочное определение уровня BUcc в блоке PVD	X					
0004	3	Невозможность выключить генератор HSI при нулевом ALRF	X	X	X	X		
0005	3	Ошибочное чтение регистров счетчиков RTC	X	X	X	X		
0006	3	Невозможность программного сброса процессора через регистр AIRCR	X	X	X	X		
0007	3	Немаскируемый запрос передачи DMA от контроллера АЦП	X	X	X	X		
0008	3	Некорректное подключение CAN2_RX на выводы порта F	X	X				
0009	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП	X	X				

0010	2	Остановка передатчика CAN при помехе по линии CAN_RX	X	X				
0011	3	Некорректное подключение SSP2_RXD на выводы порта B и F	X	X				
0012	3	Некорректное формирование флагов ошибок в CAN контроллере	X	X				
0013	3	Ошибочное чтение бита CAP/nPWM в блоке Timer	X	X				
0014	3	Некорректное подключение CAN1_RX на выводы порта D	X	X				
0015	3	Ошибочное формирование флага захвата CAP в блоке Timer	X	X				
0016	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП вариант 2			X	X		
0017	3	Остановка CAN при подстройке момента семплирования	X	X	X	X		
0018	3	Фильтрация стандартных CAN пакетов после приема расширенного пакета	X	X	X	X		
0019	3	Формирование высокого потенциала на выводах портов при включении питания (для всех)	X	X	X	X		
0021	3	Ошибка арбитража в контроллере CAN	X	X	X	X		
0022	3	Ошибка дешифрации обращений в диапазон 0x5000_0000... 0x5FFF_FFFF	X	X	X	X		

0023	3	Ошибка чтения битов EN_FF_RDY и EN_FS_RDY (только для 1986BE94)						
0024	3	Ошибка формирования фазы HOLD внешней системной шины после получения сигнала готовности (только для 1986BE94)						
0025	3	Чтение регистра MDR_BKP->RTC_PRL после сброса	X	X	X	X		
0026	3	Ошибка формирования сигнала EXT_INT4 с порта PB9	X	X	X	X		
0027	3	Ошибка формирования деления частоты CPU_C3, USB_C3, ADC_C3, RTCHSI и RTCHSE	X	X	X	X		
0028	3	Ошибка формирования сигнала тактирования в блоке SSP1 в ведомом режиме	X	X	X	X		
0029	3	Искажение поля ID принимаемого пакета при арбитраже в блоке CAN	X	X	X	X		
0030	3	Некорректное подключение сигналов BLK и ETR на выводы порта A	X	X	X	X		
0031	2	Сбой выходной тактовой частоты PLL при просадке питания	X	X	X	X		

Ошибки в 1986BE92

ID	Категория	Описание	Дата выпуска					
			1102	1142	1220	1305	1335	
0001	3	Ошибочное чтение флагов ECOIF_IE и AWOIF_IE	X	X				
0002	3	Ошибочное чтение регистров CANx_BUFxx_ID CANx_BUFxx_DLC CANx_BUFxx_DATA1 CANx_BUFxx_DATAH CANx_BUFxx_MASK CANx_BUFxx_FILTER	X	X				
0003	2	Ошибочное определение уровня BUcc в блоке PVD	X					
0004	3	Невозможность выключить генератор HSI при нулевом ALRF	X	X	X	X	X	
0005	3	Ошибочное чтение регистров счетчиков RTC	X	X	X	X	X	
0006	3	Невозможность программного сброса процессора через регистр AIRCR	X	X	X	X	X	
0007	3	Немаскируемый запрос передачи DMA от контроллера АЦП	X	X	X	X	X	
0008	3	Некорректное подключение CAN2_RX на выводы порта F	X	X				
0009	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП	X	X				
0010	2	Остановка передатчика CAN при помехе по линии CAN_RX	X	X				
0011	3	Некорректное подключение SSP2_RXD на выводы порта B и F	X	X				

0012	3	Некорректное формирование флагов ошибок в CAN контроллере	X	X				
0013	3	Ошибочное чтение бита CAP/nPWM в блоке Timer	X	X				
0014	3	Некорректное подключение CAN1_RX на выводы порта D	X	X				
0015	3	Ошибочное формирование флага захвата CAP в блоке Timer	X	X				
0016	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП вариант 2			X	X	X	
0017	3	Остановка CAN при подстройке момента семплирования	X	X	X	X	X	
0018	3	Фильтрация стандартных CAN пакетов после приема расширенного пакета	X	X	X	X	X	
0019	3	Формирование высокого потенциала на выводах портов при включении питания (для всех)	X	X	X	X		
0021	3	Ошибка арбитража в контроллере CAN	X	X	X	X	X	
0022	3	Ошибка дешифрации обращений в диапазон 0x5000_0000... 0x5FFF_FFFF	X	X	X	X	X	
0023	3	Ошибка чтения битов EN_FF_RDY и EN_FS_RDY (только для 1986BE94)						

0024	3	Ошибка формирования фазы HOLD внешней системной шины после получения сигнала готовности (только для 1986BE94)						
0025	3	Чтение регистра MDR_BKP->RTC_PRL после сброса	X	X	X	X	X	
0026	3	Ошибка формирования сигнала EXT_INT4	X	X	X	X	X	
0027	3	Ошибка формирования деления частоты	X	X	X	X	X	
0028	3	Ошибка формирования сигнала тактирования в блоке SSP1 в ведомом режиме	X	X	X	X	X	
0029	3	Искажение поля ID принимаемого пакета при арбитраже в блоке CAN	X	X	X	X	X	
0030	3	Некорректное подключение сигналов BLK и ETR на выводы порта A	X	X	X	X	X	
0031	2	Сбой выходной тактовой частоты PLL при просадке питания	X	X	X	X	X	

Ошибки в 1986BE93

ID	Категория	Описание	Дата выпуска					
			1102	1142	1220	1305	1333	
0001	3	Ошибочное чтение флагов ECOIF_IE и AWOIF_IE	X	X				
0002	3	Ошибочное чтение регистров CANx_BUFxx_ID CANx_BUFxx_DLC CANx_BUFxx_DATA1 CANx_BUFxx_DATAH CANx_BUFxx_MASK CANx_BUFxx_FILTER	X	X				
0003	2	Ошибочное определение уровня BUcc в блоке PVD	X					
0004	3	Невозможность выключить генератор HSI при нулевом ALRF	X	X	X	X	X	
0005	3	Ошибочное чтение регистров счетчиков RTC	X	X	X	X	X	
0006	3	Невозможность программного сброса процессора через регистр AIRCR	X	X	X	X	X	
0007	3	Немаскируемый запрос передачи DMA от контроллера АЦП	X	X	X	X	X	
0008	3	Некорректное подключение CAN2_RX на выводы порта F	X	X				
0009	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП	X	X				
0010	2	Остановка передатчика CAN при помехе по линии CAN_RX	X	X				
0011	3	Некорректное подключение SSP2_RXD на выводы порта B и F	X	X				

0012	3	Некорректное формирование флагов ошибок в CAN контроллере	X	X				
0013	3	Ошибочное чтение бита CAP/nPWM в блоке Timer	X	X				
0014	3	Некорректное подключение CAN1_RX на выводы порта D	X	X				
0015	3	Ошибочное формирование флага захвата CAP в блоке Timer	X	X				
0016	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП вариант 2			X	X	X	
0017	3	Остановка CAN при подстройке момента семплирования	X	X	X	X	X	
0018	3	Фильтрация стандартных CAN пакетов после приема расширенного пакета	X	X	X	X	X	
0019	1	Формирование высокого потенциала на выводах портов при включении питания (только для 1986BE93Y)	X	X	X			
0019	3	Формирование высокого потенциала на выводах портов при включении питания (для всех)	X	X	X	X		
0020	3	Объединение выводов PF6 и PF5 (только для 1986BE93Y)				X		
0021	3	Ошибка арбитража в контроллере CAN	X	X	X	X	X	
0022	3	Ошибка дешифрации обращений в диапазон 0x5000_0000... 0x5FFF_FFFF	X	X	X	X	X	

0023	3	Ошибка чтения битов EN_FF_RDY и EN_FS_RDY (только для 1986BE94)						
0024	3	Ошибка формирования фазы HOLD внешней системной шины после получения сигнала готовности (только для 1986BE94)						
0025	3	Чтение регистра MDR_BKP->RTC_PRL после сброса	X	X	X	X	X	
0026	3	Ошибка формирования сигнала EXT_INT4	X	X	X	X	X	
0027	3	Ошибка формирования деления частоты	X	X	X	X	X	
0028	3	Ошибка формирования сигнала тактирования в блоке SSP1 в ведомом режиме	X	X	X	X	X	
0029	3	Искажение поля ID принимаемого пакета при арбитраже в блоке CAN	X	X	X	X	X	
0030	3	Некорректное подключение сигналов BLK и ETR на выводы порта A	X	X	X	X	X	
0031	2	Сбой выходной тактовой частоты PLL при просадке питания	X	X	X	X	X	

Ошибки в 1986BE94

ID	Категория	Описание	Дата выпуска					
			1306	1543				
0001	3	Ошибочное чтение флагов ECOIF_IE и AWOIF_IE						
0002	3	Ошибочное чтение регистров CANx_BUFxx_ID CANx_BUFxx_DLC CANx_BUFxx_DATA1 CANx_BUFxx_DATAH CANx_BUFxx_MASK CANx_BUFxx_FILTER						
0003	2	Ошибочное определение уровня BUcc в блоке PVD						
0004	3	Невозможность выключить генератор HSI при нулевом ALRF	X	X				
0005	3	Ошибочное чтение регистров счетчиков RTC	X	X				
0006	3	Невозможность программного сброса процессора через регистр AIRCR	X					
0007	3	Немаскируемый запрос передачи DMA от контроллера АЦП	X	X				
0008	3	Некорректное подключение CAN2_RX на выводы порта F						
0009	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП						
0010	2	Остановка передатчика CAN при помехе по линии CAN_RX						
0011	3	Некорректное подключение SSP2_RXD на выводы порта B и F						

0012	3	Некорректное формирование флагов ошибок в CAN контроллере						
0013	3	Ошибочное чтение бита CAP/nPWM в блоке Timer						
0014	3	Некорректное подключение CAN1_RX на выводы порта D						
0015	3	Ошибочное формирование флага захвата CAP в блоке Timer						
0016	3	Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП вариант 2	X	X				
0017	3	Остановка CAN при подстройке момента семплирования						
0018	3	Фильтрация стандартных CAN пакетов после приема расширенного пакета						
0019	3	Формирование высокого потенциала на выводах портов при включении питания (для всех)	X					
0021	3	Ошибка арбитража в контроллере CAN	X					
0022	3	Ошибка дешифрации обращений в диапазон 0x5000_0000... 0x5FFF_FFFF	X					
0023	3	Ошибка чтения битов EN_FF_RDY и EN_FS_RDY (только для 1986BE94)	X					

0024	3	Ошибка формирования фазы HOLD внешней системной шины после получения сигнала готовности (только для 1986BE94)	X	X				
0025	3	Чтение регистра MDR_BKP->RTC_PRL после сброса	X	X				
0026	3	Ошибка формирования сигнала EXT_INT4	X					
0027	3	Ошибка формирования деления частоты	X					
0028	3	Ошибка формирования сигнала тактирования в блоке SSP1 в ведомом режиме	X					
0029	3	Искажение поля ID принимаемого пакета при арбитраже в блоке CAN	X					
0030	3	Некорректное подключение сигналов BLK и ETR на выводы порта A	X	X				
0031	2	Сбой выходной тактовой частоты PLL при просадке питания	X					

Ошибки категории 1.


0019 Формирование высокого потенциала на выводах портов при включении питания (только для 1986BE93У)

Статус


Исследование

Описание

При включении питания микросхемы, при отрицательных температурах ($-10...-60^{\circ}\text{C}$), при небольших скоростях нарастания питающего напряжения (менее 1 В/мс) на выводах пользовательских портов микросхемы вместо ожидаемого третьего состояния может быть сформирован высокий потенциал, равный текущему напряжению питания. Длительность выдачи ошибочного импульса с высоким потенциалом при экспериментах достигала 200 мс .



Ожидаемый режим работы



Выдача ошибочно сформированного высокого потенциала на выводе порта

Канал 1 (Желтый)

– напряжение питания (1 клетка – 500 мВ)

Канал M1 (Коричневый)

– потребление микросхемы, диаграмма в мВ соответствует току в мА (1 клетка – $3,15\text{ мА}$)

Канал 2 (Синий)

– вывод порта микроконтроллера с ошибочно формируемым высоким потенциалом (1 клетка – 1 В)

Условия

- Включение питания с малой скоростью нарастания напряжения менее 1 В/мс (при уменьшении скорости нарастания вероятность сбоя увеличивается).
- Температура окружающей среды менее минус 10°C (при уменьшении температуры вероятность сбоя увеличивается).

Последствия

При включении питания микроконтроллер опрашивает состояние выводов PF4, PF5 и PF6, задающих дальнейший режим работы MODE[2:0] работы микросхемы. При этом в микроконтроллере 1986BE93У вывод кристалла PF6 не разваривается на вывод корпуса микросхемы и не может быть доопределен снаружи микросхемы. При определении режима запуска включается внутренняя подтяжка к «земле» с номиналом 50 кОм, но при возникновении данной ошибки она не успевает доопределить не разваренный вывод PF6 до низкого уровня. В результате чего, вместо ожидаемого режима MODE[2:0] = 000 (микроконтроллер с отладкой JTAG_B) или MODE[2:0] = 001 (микроконтроллер с отладкой JTAG_A), микроконтроллер может запуститься в режиме MODE[2:0] = 100 или 101 (UART загрузчик), и это означает, что заложенная пользовательская программа не начнет работать.

Рекомендации и способы обхода

Вывод гарантировано доопределяется до требуемого состояния при включении его на выход, либо внешним источником с выходным током более $|\pm 500|$ мкА, либо резистором «подтяжки» не более 10 кОм.

В микроконтроллере 1986BE93У вывод PF6 не разваривается на вывод микросхемы, и применение внешних элементов для доопределения состояния вывода невозможно и при сохранении текущей схемы разварки выводов обойти сбой не возможно.

Ошибки категории 2.

0003 Ошибочное определение уровня BUсс в блоке PVD

Статус

Исследование

Описание

При уровне напряжения BUсс меньше, чем уровень напряжения Uсс, часть схемы определения значения BUсс в блоке PVD не включается.

Условия

Уровень батарейного питания BUсс меньше, чем уровне напряжения Uсс.

PVD→PVDCS.PVDEN = 1

Последствия

Невозможность определить уровень напряжения питания BUсс батарейного домена, если его уровень меньше, чем уровень питания основного источника Uсс.

Рекомендации и способы обхода

Учитывать при разработке ПО.

0010 Остановка передатчика CAN при помехе по линии CAN_RX**Статус**

Исследование

Описание

При приеме помехи по линии CAN_RX может произойти остановка передатчика. При появлении помехи в виде доминантного состояния по линии CAN_RX длительностью менее, чем длительность Sync_Segment + Propagation_Segment+Phase_Segment1, приемник «зависает» в состоянии начало приема пакета, при этом его не выводит из этого состояния ошибки отсутствия корректного Start of Frame либо bit stuffing. «Зависший» приемник не позволяет передатчику CAN начать передачу. Приемник выходит из состояния «зависания» при приеме хотя бы одного корректного по длительности доминантного состояния по линии CAN_RX (длительностью более, чем длительность Sync_Segment + Propagation_Segment+Phase_Segment1). После чего контроллер CAN продолжает дальнейшую работу

Условия

Всегда, при возникновении помехи в промежутке между пакетами. Помеха во время передачи или приема пакета обрабатывается в соответствии с логикой работы интерфейса CAN.

Последствия

Остановка передатчика CAN.

Рекомендации и способы обхода

Учитывать при разработке ПО

При возможности программным способом определить состояние «зависания» передатчика (например, по превышению максимального времени на отправку сообщения) необходимо принудительно внести доминантную ошибку (CAN_TX=0) длительностью более одного битового интервала в сеть CAN. При невозможности отслеживания ситуации зависания передатчика вносить ошибку с периодичностью, при которой остановка передачи CAN будет не критична, но больше чем максимальная длина пакета. Появление, специально внесенной ошибки, будет гарантировано выводить контроллер CAN в рабочее состояние и при этом другими узлами сети CAN эта ошибка будет корректно обрабатываться.

```
MDR_PORTx->OE      |= 1<<номер вывода;  
MDR_PORTx->RXTX     &= ~(1<<номер вывода);
```

Для внесения ошибки

```
MDR_PORTx->FUNC      &= ~(3<<номер вывода*2); // перевод в режим порта и выдача 0  
Delay (BitTime);      // задержка на один битовый интервал  
MDR_PORTx->FUNC      |= FUNC<<номер вывода*2); // перевод в режим необходимой функции FUNC
```

0031 Сбой выходной тактовой частоты PLL при резком изменении питания в пределах допустимого.


Статус

Исследование


Описание

При просадке питания со скоростью большей, чем 5 В/мс происходит увеличение выходной тактовой частоты с PLL с последующим возвращением к расчетному значению. При аналогичном скачке напряжения питания вверх происходит уменьшение выходной тактовой частоты PLL с последующим возвращением к расчетному значению.

Скорость изменения напряжения питания Ucc	Длительность фронта изменения напряжения питания Ucc	Изменение амплитуды напряжения питания Ucc	Входная частота PLL	Коэф. умножения PLL	Изменение выходной частоты PLL
5,0В/мс	280 мкс	3,6В→2,2В	16 МГц	× 5	80МГц→ 82МГц
7,7В/мс	180 мкс	3,6В→2,2В	16 МГц	× 5	80МГц→ 92МГц
9,3В/мс	150 мкс	3,6В→2,2В	16 МГц	× 5	80МГц→ 103МГц
11,6В/мс	120 мкс	3,6В→2,2В	16 МГц	× 5	80МГц→ 119МГц
9,3В/мс	150 мкс	3,6В→2,2В	10 МГц	× 8	80МГц→ 94МГц
11,6В/мс	120 мкс	3,6В→2,2В	10 МГц	× 8	80МГц→ 106МГц
70В/мс	20 мкс	3,6В→2,2В	10 МГц	× 8	80МГц→ 220МГц
11,6В/мс	120 мкс	3,6В→2,2В	5 МГц	× 16	80МГц→ 86МГц
14В/мс	100 мкс	3,6В→2,2В	5 МГц	× 16	80МГц→ 98МГц
30В/мс	20 мкс	3,6В→3,0В	16 МГц	× 9	144МГц→ 189МГц
30В/мс	20 мкс	3,6В→3,0В	16 МГц	× 5	80МГц→ 102МГц
30В/мс	20 мкс	3,6В→3,0В	10 МГц	× 8	80МГц→ 102МГц
30В/мс	20 мкс	3,6В→3,0В	9 МГц	× 16	144МГц→ 193МГц
30В/мс	20 мкс	3,6В→3,0В	5 МГц	× 16	80МГц→ 97МГц



Характер изменения выходной частоты PLL ($80 \text{ МГц} = 10 \text{ МГц} \times 8$) при резком изменении напряжения питания



Изменение напряжения питания U_{cc} (на рисунке верхняя линия) с уровня 3,6 В до 2,2 В за 150 мкс и обратно

Условия

Изменение напряжения питания в предельно-допустимом диапазоне со скоростью больше 5 В/мс. Чем больше скорость изменения напряжения питания, тем больше изменение выходной частоты. Чем больше входная частота, тем больше изменение выходной частоты. Чем больше коэффициент умножения, тем больше изменение выходной частоты

Последствия

Увеличение или уменьшение тактовой частоты от расчетного значения. При этом возможно появление частот превышающих максимально допустимое значение рабочей частоты и нарушение времени выборки из Flash.

Рекомендации и способы обхода

В реальной жизни изменение напряжения питания с такими скоростями маловероятны. Но при возможности возникновения такого рода сбоев рекомендуется увеличить емкости по питанию и установить большее, чем требуется время задержки при выборке из Flash.

Ошибки категории 3.

0001 Ошибочное чтение флагов ECOIF_IE и AWOIF_IE

Статус

Исследование

Описание

При чтении регистра ADCx_STATUS биты ECOIF_IE и AWOIF_IE (разрешения формирования запросов прерываний) всегда читаются как нули, независимо от записанного в них значения.

Условия

Всегда

Последствия

Невозможность определить ранее записанное значение этих битов.

Рекомендации и способы обхода

Всегда задавать абсолютное значение этих битов. При необходимости манипулирования этими битами хранить значения этих битов в специальной переменной и манипулировать ее значением, после каждой манипуляции переписывать эту переменную в регистр ADCx_STATUS. Либо всегда задавать их равными единице, а запрещать или разрешать прерывания в контроллере NVIC.

**0002 Ошибочное чтение регистров CANx_BUFxx_ID,
CANx_BUFxx_DLC, CANx_BUFxx_DATA1, CANx_BUFxx_DATAH,
CANx_BUFxx_MASK, CANx_BUFxx_FILTER**

Статус

Исследование

Описание

При чтении регистров CANx_BUFxx_ID, CANx_BUFxx_DLC, CANx_BUFxx_DATA1, CANx_BUFxx_DATAH, CANx_BUFxx_MASK и CANx_BUFxx_FILTER если в этот момент идет обращение к этим регистрам со стороны контроллера CAN (прием сообщения по сети), то эти регистры могут считаться как нулевые.

Условия

При одновременном доступе к регистрам со стороны пользовательской программы (процессор) и контроллера CAN (прием сообщения по сети).

Последствия

Получения некорректных значений

Рекомендации и способы обхода

Всегда после считывания регистра проверить его на равенство нулю, если равен, то считать повторно. После второго считывания он будет содержать корректную информацию. При этом необходимо обеспечить повторное считывание в период меньше минимального пакета CAN, т.е. нельзя уходить на прерывания и другие недетерминированные процессы.

0004 Невозможность выключить генератор HSI при нулевом ALRF

Статус

Исследование

Описание

Бит разрешения работы HSION в регистре BKP_REG_0F батарейного домена может быть сброшен в ноль, только при взведенном в единицу флаге ALRF часов реального времени.

Условия

Всегда

Последствия

Невозможность отключить генератор, повышенное потребление.

Рекомендации и способы обхода

Для отключения генератора HSI необходимо убедиться, что микроконтроллер тактируется другим источником синхросигнала, взвести бит ALRF и после этого сбросить бит HSION.

0005 Ошибочное чтение регистров счетчиков RTC**Статус**

Исследование

Описание

Счетчики в часах реального времени RTC батарейного домена могут работать на частотах тактирования отличных от частоты процессорного ядра. Таким образом, чтение регистров RTC_CNT и RTC_DIV со стороны процессора может совпасть с моментом переключения счетчиков, в результате процессором может быть зафиксировано сбойное значение данных счетчиков.

Условия

Всегда

Последствия

Сбойное определение значения счетчиков.

Рекомендации и способы обхода

Считывать счетчик дважды, и если считанные значения отличны, считать третий раз. Таким образом, при первом чтении определяется, что произошло переключение счетчика, и третье чтение гарантированно произойдет в момент времени после переключения. При этом частота обращения к регистрам должна быть гарантированно больше частоты переключения счетчиков.

0006 Невозможность программного сброса процессора через регистр AIRCR

Статус

Исследование

Описание

Для программного сброса микроконтроллера необходимо в регистр AIRCR записать значение 0x05fa0004. После записи происходит сброс всей периферии, но само ядро остается в состоянии сброса и перестает работать. Выход из этого состояния возможен только по внешнему сбросу, сбросу сторожевых таймеров, либо снятия и подачи питания Усс микросхемы.

Условия

Всегда

Последствия

Невозможность программного сброса микроконтроллера через регистр AIRCR

Рекомендации и способы обхода

Для выполнения программного сброса рекомендуется использовать сторожевой таймер WWDG. При несвоевременном обновлении счетчика Т (вне окна разрешения) происходит сброс микроконтроллера. Таким образом, выполнив следующую последовательность записи в регистры WWDG можно выполнить программный сброс:

WWDG->CFR = 0x00;

WWDG->CR = 0xFF;

WWDG->CR = 0xFF;

0007 Немаскируемый запрос передачи DMA от контроллера АЦП**Статус**

Исследование

Описание

В качестве запроса передачи по DMA контроллером АЦП используется сигнал окончания преобразования EOSIF. Вне зависимости от настроек контроллера DMA и контроллера АЦП этот запрос приходит на контроллер DMA. Если DMA контроллер настроен на обработку этого запроса, то он обработает этот запрос, если же не настроен, то обработки не будет, но контроллер DMA взведет сигнал dma_done (прерывание от DMA) и тем самым запросит обработку прерывания от DMA.

Условия

Всегда

Последствия

При работе контроллера АЦП и DMA возникают запросы прерываний от DMA контроллера указывающие, что был запрос передачи по каналу АЦП, но он не был обработан.

Рекомендации и способы обхода

При необходимости использования контроллера АЦП и DMA построить алгоритм обработки АЦП через прерывания DMA, либо через передачи DMA.

Запретить обработку запросов req и sreq от всех каналов (записать 1 во все разряды регистра CHNL_REQ_MASK_SET), разрешить работу всех каналов (записать 1 во все разряды регистра CHNL_ENABLE_SET). Далее разрешить обработку запросов только от нужных каналов (записать 1 в разрядах, соответствующих каналам, которые требуется обрабатывать, регистра CHNL_REQ_MASK_CLR.

0008 Некорректное подключение CAN2_RX на выводы порта F**Статус**

Исследование

Описание

Согласно документации вывод CAN2_RX может быть назначен на вывод PF[2] в качестве переопределенной функции, реально же в кристалле CAN2_RX может быть назначен на вывод PD[15] как основная функция, на PE[6] как альтернативная функция, PC[14] как переопределенная функция и PF[3] как переопределенная функция. Но при этом в качестве переопределенной функции PF[3] выступает CAN2_TX. Таким образом, при назначении для вывода PF[3] переопределенной функции он будет выступать в качестве CAN2_TX и CAN2_RX одновременно, что не позволит подключить внешний приемопередатчик. Если же для CAN2_RX выбраны другие выводы (PD[15], PE[6] или PC[14]), он будет подключен к ним, так как они имеют больший приоритет при назначении функций портов.

Условия

Всегда

Последствия

При использовании в качестве выводов контроллера CAN2 выводов порта F невозможно корректно подключить внешний приемопередатчик. При этом по анализу поведения системы, контроллер CAN может отсылать сообщения, но не видит их подтверждения в нормальном режиме работы, и не видит сообщений других узлов сети.

Рекомендации и способы обхода

Использовать в качестве выводов для CAN2_RX только вывод PD[15] как основная функция, на PE[6] как альтернативная функция или PC[14] как переопределенная функция, и никогда не использовать PF[2] в качестве переопределенной функции. Если для вывода PF[3] установлена переопределенная функция (CAN2_TX), то для CAN2_RX в обязательном порядке должны быть выбран один из трех вариантов (PD[15], PE[6] или PC[14]).

0009 Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП

Статус

Исследование

Описание

Согласно документации дополнительная задержка перед началом преобразования и предназначенная для зарядки внутренней емкости определяется битами Delay_Go[2:0] и позволяет задавать от 1 до 8 тактов CPU_CLK. В реальности из-за ошибки в счетчике делители дополнительные задержки имеют различные значения в зависимости от настроек контроллера АЦП и представлены в ниже приведенной таблице с погрешностью ± 1 такт CPU_CLK, где P – Delay_GO, а M – Div_CLK

P \ M	0	1	2	3	4	5	6	7
0	28xCLK + 1xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 3xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 5xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 7xCPU_CLK	28xCLK + 8xCPU_CLK
1	28xCLK + 2xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 8xCPU_CLK
2	28xCLK + 0xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 8xCPU_CLK
3	28xCLK + 0xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 8xCPU_CLK
4...11	28xCLK + 0xCPU_CLK	28xCLK + 0xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 2xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 4xCPU_CLK	28xCLK + 6xCPU_CLK	28xCLK + 6xCPU_CLK

Условия

Всегда

Последствия

Некорректное вычисление частоты выборки АЦП внешних сигналов. Джиттер момента выборки аналогового сигнала.

Рекомендации и способы обхода

При программировании учитывать приведенную выше таблицу.

0011 Некорректное подключение SSP2_RXD на выводы порта B и F

Статус

Исследование

Описание

Согласно документации в качестве входа принимаемых данных SSP2_RXD контроллера SSP2 может выступать вывод PB14 и PF14 при задании им переопределенной функции.

В микросхеме для входа RXD вместо переопределенной функции для порта PB[14] подключен вывод PB[12] в переопределенной функции, который в этом же режиме является выводом SSP2_FSS.

В микросхеме для входа RXD при назначении его на переопределенную функцию порта PF[14] используется сигнал разрешения выбора переопределенной функции для порта PC[14] (CAN2_RX).

Условия

Всегда

Последствия

Таким образом, при выборе переопределенной функции для вывода PB[12] он будет использоваться и в качестве сигнала FSS и в качестве сигнала RXD, что приведет к некорректной работе контроллера SSP2.

При выборе переопределенной функции для порта PC[14] при использовании CAN интерфейса, так же будет выбран порт PF[14] для сигнала RXD контроллера SSP2. При этом если необходимо выбрать другой порт для вывода SSP2_RXD, отличный от PF[14] необходимо обеспечить на порте PF[14] низкий уровень и цифровой режим работы. Если необходимо использовать порт PF[14] для сигнала RXD, то необходимо выбрать переопределенную функцию для порта PC[14], но при этом будет выбран в качестве порта PC[14] для CAN2_RX. В этом случае для CAN_RX можно будет использовать PD[15] и PE[6], выбор этих выводов более приоритетен по сравнению с PC[14].

Рекомендации и способы обхода

Учитывать при разработке ПО.

0012 Некорректное формирование флагов ошибок в CAN контроллере

Статус

Исследование

Описание

В регистре MDR_CANx->STATUS отображаются флаги возникновения ошибок BIT_ERR, BIT_STAF_ERR, FRAME_ERR, ACK_ERR, CRC_ERR и ID_LOWER при их возникновении при обмене по интерфейсу CAN. При этом непосредственно в регистре эти флаги не фиксируются и сбрасываются в ноль на следующий такт после возникновения. Таким образом, эти флаги практически всегда считываются как нулевые. Но при этом учет ошибок в счетчике ошибок происходит корректно. Также возникновение этих ошибок может вызывать обработчик прерываний по возникновению ошибки.

Условия

Всегда

Последствия

Невозможность отследить тип возникающих ошибок, невозможность отследить источник возникновения запроса прерывания при разрешенном прерывании по возникновению ошибки.

Рекомендации и способы обхода

Учитывать при разработке ПО.

0013 Ошибочное чтение бита CAN/nPWM в блоке Timer

Статус

Исследование

Описание

В регистре MDR_TIMERx->CHy_CNTRL есть бит управления CAN/nPWM, определяющий режим работы данного канала таймера (захват или ШИМ). Данный бит всегда читается как “1”. При этом при записи в него корректно задается режим работы канала.

Условия

Всегда

Последствия

Невозможность определить ранее записанное значение бита CAN/nPWM.

Рекомендации и способы обхода

Учитывать при разработке ПО.

0014 Некорректное подключение CAN1_RX на выводы порта D

Статус

Исследование

Описание

Согласно документации вывод CAN1_RX может быть назначен на вывод PD[14] в качестве переопределенной функции, реально же в кристалле CAN1_RX при выборе переопределенной функции для вывода PD[14] использует сигнал с вывода PB[14].

Условия

Всегда

Последствия

Невозможно использовать в качестве вывода контроллера CAN1_RX вывода PD14.

Рекомендации и способы обхода

Использовать в качестве выводов для CAN1_RX вывод PB[14] при задании переопределенной функции для вывода PD[14]. Учитывать при разработке ПО.

0015 Ошибочное формирование флага захвата CAP в блоке Timer**Статус**

Исследование

Описание

При работе канала таймера в режиме захвата событие захвата и запись значения в регистр CCRx разнесены на один такт сигнала синхронизации TIM_CLK. В результате, если частота TIM_CLK много меньше рабочей частоты процессора HCLK может возникнуть ситуация, что программа определит факт возникновения события захвата, но из регистра CCR считает старое значение, так как оно там еще не обновилось.

Условия

Всегда.

Последствия

Некорректное определение значение регистра CCR.

Рекомендации и способы обхода

Использовать TIM_CLK равную HCLK, либо при TIM_CLK меньше чем HCLK обеспечивать необходимую задержку от момента определения события захвата до считывания регистра CCR. Например, если $TIM_CLK = 1/8 HCLK$, то в регистре CCR новое значение появится через 8 тактов HCLK (8 инструкций) после возникновения события захвата.

0016 Некорректное вычисление дополнительной задержки начала преобразования контроллера АЦП вариант 2

Статус

Исследование

Описание

Исследование

Условия

Всегда

Последствия

Некорректное вычисление частоты выборки АЦП внешних сигналов. Джиттер момента выборки аналогового сигнала.

Рекомендации и способы обхода

0017 Остановка CAN при подстройке момента семплирования

Статус

Исследование

Описание

При работе на высоких скоростях, при наличии помех в линии и расхождении в скорости передачи, контроллер CAN подстраивает момент семплирования линии. Подстройка осуществляется путем увеличения поля Phase Segment 1 или уменьшения поля Phase Segment 2 на величину определенной ошибки, но не больше чем максимальный шаг подстройки SJW. Если в ходе работы была обнаружена ошибка больше или равна Phase Segment 2, и при этом SJW также больше или равен Phase Segment 2, автомат подстройки переходит в ошибочное состояние и останавливается, что приводит к остановке передачи по линии CAN.

Условия

При условии SJW больше либо равно Phase Segment 2, при возникновении помех, дрожании длительности битовых интервалов и расхождении в скоростях абонентов сети CAN в ходе приема пакетов.

Последствия

Остановка передатчика CAN.

Рекомендации и способы обхода

Учитывать при разработке ПО

При настройке CAN интерфейса устанавливать SJW меньше чем Phase Segment 2

0018 Фильтрация стандартных CAN пакетов после приема расширенного пакета

Статус

Исследование

Описание

При использовании встроенного механизма фильтрации и при приеме стандартных и расширенных пакетов, после приема расширенного пакета в теневом буфере сохраняется его ID (SID+EID). Принимаемый после этого стандартный пакет в теневом буфере обновляет только SID часть, и при этом EID часть остается от ранее принятого пакета. Таким образом, если фильтр ожидает SID пакет и при этом биты EID не замаскированы, то возможна фильтрация данного сообщения при условии, что EID ранее принятого пакета отличается от ожидаемой фильтром.

Условия

При приеме стандартных пакетов после приема расширенных пакетов

Последствия

Фильтрация стандартных сообщений удовлетворяющих маске и фильтру

Рекомендации и способы обхода

Учитывать при разработке ПО


0019 Формирование высокого потенциала на выводах портов при включении питания (для всех)

Статус

Исследование

Описание

При включении питания микросхемы, при отрицательных температурах (-10...-60 °C), при небольших скоростях нарастания питающего напряжения (менее 1 В/мс) на выводах пользовательских портов микросхемы вместо ожидаемого третьего состояния, может быть сформирован высокий потенциал, равный текущему напряжению питания. Длительность выдачи ошибочного импульса с высоким потенциалом при экспериментах достигала 200 мс.



Канал 1 (Желтый)

– напряжение питания (1 клетка – 500 мВ)

Канал M1 (Коричневый)

– потребление микросхемы, диаграмма в мВ соответствует току в мА (1 клетка – 3,15 мА)

Канал 2 (Синий)

– вывод порта микроконтроллера с ошибочно формируемым высоким потенциалом (1 клетка – 1 В)

Условия

- Включение питания с малой скоростью нарастания напряжения менее 1 В/мс (при уменьшении скорости нарастания вероятность сбоя увеличивается).
- Температура окружающей среды менее минус 10 °C (при уменьшении температуры вероятность сбоя увеличивается).

Последствия

Критические последствия для микроконтроллера 1986BE93У описаны в разделе описания ошибок категории 1 и являются критическими при возникновении ошибки на выводе PF6. При включении питания возможно формирование ошибочного импульса с высоким

потенциалом и на других выводах, которые могут быть ошибочно восприняты как самим микроконтроллером, так и окружающим его элементами.

Рекомендации и способы обхода

Вывод гарантировано доопределяется до требуемого состояния при включении его на выход, либо внешним источником с выходным током более $|\pm 500 \text{ мкА}|$, либо резистором «подтяжки» не более 10 кОм. При наличии на выводе постоянного резистора подтяжки к «земле» с номиналом не более 10 кОм импульс высокого потенциала на данном выводе не возникает. Увеличение сопротивления резистора увеличивает вероятность появления ошибочного импульса и его длительность.

0020 Объединение выводов PF6 и PF5 (только для 1986BE93У)**Статус**

Временно внесенное изменение для исправления более существенной ошибки

Описание

Для исправления ошибки 0019 категории 1 для образцов 1986BE93У с датой выпуска до 1248, начиная с образцов с датой выпуска 1248 изменена разварка кристаллов в корпусе микросхемы. Ранее не развариваемый вывод PF6 теперь разваривается совместно с выводом PF5. Это позволяет при включении питания гарантированно доопределить его состояние с помощью внешних элементов.

Условия

Всегда

Последствия

Возникает КЗ выводов PF6 и PF5 внутри микросхемы. При работе на вход обоих выводов информация, подаваемая на PF5, будет отображаться и на PF6. При работе PF6 на вход, на выводе PF5 будет формироваться сигнал задаваемый PF6. При этом, если на вывод PF5 сигнал задается из вне микросхемы, то возникнет конфликт внешнего драйвера и драйвера вывода PF6. Если PF6 и PF5 работают на выход, то при выдаче сигналов с разными логическими уровнями будет возникать конфликт драйверов выводов.

Изменяется схема задания режимов работы микроконтроллера:

Выводы PF[5:4]	Режим по документации	Новый режим	Примечания
00	000 Микроконтроллер с отладкой через JTAG_B	000 Микроконтроллер с отладкой через JTAG_B	
01	001 Микроконтроллер с отладкой через JTAG_A	001 Микроконтроллер с отладкой через JTAG_A	
10	010 Микропроцессор в режиме отладки через JTAG_B	110 UART загрузчик через выводы PF[1:0]	Данный режим ранее не был доступен.
11	011 Микропроцессор без отладки	111 Зарезервировано, тестовый режим	

Рекомендации и способы обхода

Учитывать при разработке программного обеспечения. Не допускать перевода вывода PF6 в режим работы на выход и не допускать включения внутренних резисторов подтяжки вывода PF6. При загрузке в микроконтроллер прошивки блокирующей работу отладочного интерфейса, либо блокирующей выдачу тактовых сигналов внутри микросхемы, стереть микроконтроллер будет возможно только в режиме UART загрузчика. При разработке аппаратуры не рассчитывать на сохранения варианта микросхемы с доступным режимом

UART загрузчика. Для избегания проблем связанных с блокировкой кристалла рекомендуется в начале пользовательской программы поставить цикл-паузу:

```
for (i=0;i<5000000;i++) {};
```

Это позволит при включении питания за время выполнения данного цикла отладочным средствам перехватить управление микроконтроллером и при необходимости стереть ее. После завершения отладки, данный цикл может быть удален.

0021 Ошибка арбитража в контроллере CAN

Статус

Исследование

Описание

При выходе на линию CAN двух контроллеров, и при этом у второго контроллера больший приоритет по ID, возникает ситуация, при которой первый контроллер отпускает линию, так как проиграл арбитраж (имеет меньший приоритет), но второй формирует на шине ошибку BIT STAFF ERROR, FRAME ERROR или CRC ERROR.

Условия

Если первый контроллер с меньшим приоритетом вышел на ~1 TQ ранее второго контроллера с большим приоритетом.

Последствия

После возникновения ошибки оба контроллера повторяют свои передачи, но при этом во время ошибки они синхронизируются и повторная передача выполняется без расхождения в 1 TQ. В этом случае арбитраж производится корректно и оба контроллера передают свои пакеты без ошибок.

Рекомендации и способы обхода

Учитывать при разработке ПО при анализе ошибок на шине CAN. При увеличении траффика по шине CAN вероятность такой ошибки снижается, так как все передатчики постоянно синхронизируются.

0022 Ошибка дешифрации обращений в диапазон 0x5000_0000...0x5FFF_FFFF

Статус

Исследование

Описание

При обращении по адресам диапазона 0x5000_0000...0x5FFF_FFFF формируются транзакции к внешней системной шине и ошибочно формируются обращения в диапазон 0x4000_0000...0x4FFF_FFFF. На пример, в результате записи по адресу 0x5000_0000, данные также будут записаны в регистр с адресом 0x4000_0000 (MDR_CAN1->CONTROL). При этом в диапазоне 0x4000_0000...0x4FFF_FFFF есть области, которые не обрабатываются при обращении (на пример 0x4000_00B0...0x4000_01FF) и при обращении к ним происходит остановка (зависание) транзакции на шине периферии. В результате при формировании ошибочных обращений в диапазон 0x4000_0000...0x4FFF_FFFF, вызванных обращениями в диапазон 0x5000_0000...0x5FFF_FFFF, могут производиться ошибочные чтения или записи регистров периферийных блоков, либо может происходить остановка (зависание) шины периферийных блоков. При остановке (зависании) шины периферийных блоков при обращении процессора к периферии произойдет и остановка процессора.

Условия

Обращение к диапазону 0x5000_0000...0x5FFF_FFFF.

Последствия

Приводит к ошибочным обращениям в диапазоне 0x4000_0000...0x4FFF_FFFF.

Ошибочные обращения к несуществующим ресурсам в диапазоне 0x4000_0000...0x4FFF_FFFF может привести к остановке процессора.

Рекомендации и способы обхода

Допустимы обращения в диапазоны 0x5000_0000...0x5FFF_FFFF при соблюдении следующих условий (?? – любые числа от 0x00 до 0xFF):

Диапазон	Пересекаемый блок периферии	Условие использование	Прим
0x5??0_0000...0x5??0_7FFF	CAN1	PER_CLOCK[0]==0	
0x5??0_8000...0x5??0_FFFF	CAN2	PER_CLOCK[1]==0	
0x5??1_0000...0x5??1_7FFF	USB	PER_CLOCK[2]==0	
0x5??1_8000...0x5??1_FFFF	EEPROM_CNTRL	PER_CLOCK[3]==0	
0x5??2_0000...0x5??2_7FFF	RST_CLK	PER_CLOCK[4]==0	
0x5??2_8000...0x5??2_FFFF	DMA	PER_CLOCK[5]==0	
0x5??3_0000...0x5??3_7FFF	UART1	PER_CLOCK[6]==0	
0x5??3_8000...0x5??3_FFFF	UART2	PER_CLOCK[7]==0	
0x5??4_0000...0x5??4_7FFF	SPI1	PER_CLOCK[8]==0	
0x5??4_8000...0x5??4_FFFF	-		Без ограничений
0x5??5_0000...0x5??5_7FFF	I2C1	PER_CLOCK[10]==0	
0x5??5_8000...0x5??5_FFFF	POWER	PER_CLOCK[11]==0	
0x5??6_0000...0x5??6_7FFF	WWDT	PER_CLOCK[12]==0	

0x5??6_8000...0x5??6_FFFF	IWDT	PER_CLOCK[13]==0	
0x5??7_0000...0x5??7_7FFF	TIMER1	PER_CLOCK[14]==0	
0x5??7_8000...0x5??7_FFFF	TIMER2	PER_CLOCK[15]==0	
0x5??8_0000...0x5??8_7FFF	TIMER3	PER_CLOCK[16]==0	
0x5??8_8000...0x5??8_FFFF	ADC	PER_CLOCK[17]==0	
0x5??9_0000...0x5??9_7FFF	DAC	PER_CLOCK[18]==0	
0x5??9_8000...0x5??9_FFFF	COMP	PER_CLOCK[19]==0	
0x5??A_0000...0x5??A_7FFF	SPI2	PER_CLOCK[20]==0	
0x5??A_8000...0x5??A_FFFF	PORTA	PER_CLOCK[21]==0	
0x5??B_0000...0x5??B_7FFF	PORTB	PER_CLOCK[22]==0	
0x5??B_8000...0x5??B_FFFF	PORTC	PER_CLOCK[23]==0	
0x5??C_0000...0x5??C_7FFF	PORTD	PER_CLOCK[24]==0	
0x5??C_8000...0x5??C_FFFF	PORTE	PER_CLOCK[25]==0	
0x5??D_0000...0x5??D_7FFF	-		Без ограничений
0x5??D_8000...0x5??D_FFFF	BKP	PER_CLOCK[27]==0	
0x5??E_0000...0x5??E_7FFF	-		Без ограничений
0x5??E_8000...0x5??E_FFFF	PORTF	PER_CLOCK[29]==0	
0x5??F_0000...0x5??F_7FFF	EXT_BUS_CNTRL	PER_CLOCK[30]==0	
0x5??F_8000...0x5??F_FFFF	-		Без ограничений

0023 Ошибка чтения битов EN_FF_RDY и EN_FS_RDY (только для 1986BE94)

Статус

Исследование

Описание

Биты EN_FF_RDY и EN_FS_RDY регистра MDR_EBC->CONTROL всегда читаются как нули. При этом, при запись в них осуществляется без ошибки.

Условия

Всегда

Последствия

Возможно изменение настроек контроллера при выполнении операций типа «Чтение-Модификация-Запись».

Рекомендации и способы обхода

Учитывать при разработке ПО.

0024 Ошибка формирования фазы *HOLD* внешней системной шины после получения сигнала готовности (только для 1986BE94)

Статус

Исследование

Описание

При работе в режиме с ожиданием сигнала готовности (бит `USE_READY == 1`) после получения бита готовности согласно спецификации контроллер внешней шины переходит в фазу `HOLD`. При этом фаза `HOLD` не задается битами `WS_HOLD[2:0]`, а всегда не менее 2 и не более 6 тактов `Fcpu` от фронта сигнала готовности.

Условия

Всегда

Последствия

Не выявлено

Рекомендации и способы обхода

Учитывать при разработке ПО.

0025 Чтение регистра MDR_BKP->RTC_PRL после сброса

Статус

Исследование

Описание

После сброса регистр MDR_BKP->RTC_PRL всегда читается нулями, независимо от ранее записанного в него значения. Реально регистр сбрасывается только при исчезновении питания батарейного домена BUсс.

Условия

Всегда

Последствия

Не выявлено

Рекомендации и способы обхода

Учитывать при разработке ПО.

0026 Ошибка формирования сигнала EXT_INT4 с порта PB9

Статус

Исследование

Описание

Для формирования сигнала EXT_INT4 с вывода PB9 согласно документации необходимо выбрать переопределенную функцию. На самом деле сигнал формируется корректно при выборе альтернативной функции.

Условия

Всегда

Последствия

Не выявлено

Рекомендации и способы обхода

Учитывать при разработке ПО.

0027 Ошибка формирования деления частоты CPU_C3, USB_C3, ADC_C3, RTCHSI и RTCHSE

Статус

Исследование

Описание

При выборе дополнительного коэффициента деления при формировании частоты CPU_C3 (поле CPU_C3_SEL >0), частоты USB_C3 (поле CPU_C3_SEL >0), частоты ADC_C3 (поле CPU_C3_SEL >0), частоты RTCHSE (поле HSE_C1_SEL >0) и частоты RTCHSI (поле HSI_C1_SEL >0) при повторном изменении программным путем приводит к остановке тактирования изменяемого тактового сигнала. Сброс настройки возможен только через сигнал сброса всей микросхемы.

Условия

Всегда

Последствия

Не выявлено

Рекомендации и способы обхода

Учитывать при разработке ПО.

0028 Ошибка формирования сигнала тактирования в блоке SSP1 в ведомом режиме

Статус

Исследование

Описание

При работе блока SSP1 в режиме ведомого тактовый сигнал согласно документации может поступать с выводов PB13, PD10 и PF1. Реально в дизайне было предусмотрено тактирование с вывода PC12. Данный вывод PC12 выбирается в качестве источника тактирования блока SSP1 в ведомом режиме при выборе основной функции для вывода PB12. Таким образом, если для тактирования используется один из вводов PB13, PD10 и PF1 и при этом выбрана основная функция для вывода PB12, то происходит объединение по логическому «или» тактового сигнала с логическим уровнем соответствующим потенциалу на входе PC12. Если вывод PC12 находится в аналоговом режиме, то это соответствует логической единице на входе.

Условия

SSP1 в ведомом режиме и для вывода PB12 выбрана основная функция

Последствия

Ошибочная работа блока SSP1

Рекомендации и способы обхода

Учитывать при разработке ПО.

0029 Искажение поля ID принимаемого пакета при арбитраже в блоке CAN

Статус

Исследование

Описание

При одновременной передаче и приеме пакетов (выполняется процедура арбитража) блоком CAN, если различие у стандартных пакетов обнаруживается в последнем бите идентификатора или бите RTR, а у расширенных пакетов обнаруживается в последнем бите 11-ти битного идентификатора или бите SRR или бите IDE или любом бите 18-ти битного идентификатора или бите RTR и при этом передаваемый блоком CAN пакет имеет меньший приоритет («проигрывает» арбитраж), то у принимаемого («выигравшего» арбитраж) пакета при приеме происходит искажение поля ID. Это вызвано тем, что до момента проигрыша арбитража контроллер CAN считает, что именно он осуществляет передачу и не сохраняет ID принимаемого сообщения (остается данные от предыдущих пакетов).

Условия

«Проигрыш» арбитража в последнем бите идентификатора или бите RTR у стандартных пакетов

«Проигрыш» арбитража в последнем бите 11-ти битного идентификатора или бите SRR, бите IDE, в любом бите 11-ти битного идентификатора или бите RTR у расширенных пакетов

Последствия

Искажение поля ID у принимаемого пакета, который «выиграл» арбитраж.

Рекомендации и способы обхода

Разрешить прием собственных пакетов (бит ROP=1) с их последующим игнорированием в ходе программной обработки. В этом случае при арбитраже принимаемые пакеты не искажаются.

Учитывать при разработке ПО.

0030 Некорректное подключение сигналов BLK и ETR на выводы порта A

Статус

Исследование

Описание

Согласно документации выводы PA14 и PA15 при выборе переопределенной функции должны выполнять функцию входов ETR и BLK таймера 1. Реально эти функции выбираются при выборе альтернативной функции для данных выводов (сигналы nUART1DSR и nUARTCTS).

Условия

Всегда

Последствия

При выборе альтернативной функции для выводов PA14 и PA15 с целью использования сигналов управления модемом блока UART одновременно эти выводы подключатся в качестве сигналов BLK и ETR к таймеру 1. При этом, если эти сигналы назначены на какие-либо другие выводы, то будет осуществлено сложение значений этих выводов по логическому «ИЛИ».

Рекомендации и способы обхода

Учитывать при разработке ПО при использовании сигналов управления модемом блока UART1 и сигналов BLK и ETR таймера 1.