Skip to content
/ FPGA Public

燕山大学数字电路课程设计 采用Cyclone III 进行设计

Notifications You must be signed in to change notification settings

cyysu/FPGA

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

1 Commit
 
 
 
 
 
 

Repository files navigation

FPGA 课程设计 Cyclone III

完成10进制加法器 输入采用两组开关控制 采用4个数码管显示 被加数 加数 和 结果

外加 点阵显示R

About

燕山大学数字电路课程设计 采用Cyclone III 进行设计

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published