GitHub - danielamendezp/RingCounter4Bits: 4-bit ring counter in Verilog

Name		Name	Last commit message	Last commit date
Latest commit History 2 Commits
proyectoFPGA_Daniela.hw		proyectoFPGA_Daniela.hw
proyectoFPGA_Daniela.ip_user_files		proyectoFPGA_Daniela.ip_user_files
proyectoFPGA_Daniela.runs		proyectoFPGA_Daniela.runs
proyectoFPGA_Daniela.sim/sim_1/behav/xsim		proyectoFPGA_Daniela.sim/sim_1/behav/xsim
proyectoFPGA_Daniela.srcs		proyectoFPGA_Daniela.srcs
proyectoFPGA_Danielacache/wt		proyectoFPGA_Danielacache/wt
proyectoFPGA_Daniela.xpr		proyectoFPGA_Daniela.xpr