FPGA реализация простейшего PDP-11 компьютера
- Проект для ISE WebPACK FPGA design solution
- HDL - Verilog
- Основан на реверс-инжиниринг коде 1801ВМ1 процессора: http://zx-pk.ru/threads/23978-tsifrovaya-arkheologiya-1801-i-vse-vse-vse.html
| Команда | Описание |
|---|---|
addr go |
запуск кода с адреса addr |
addr len dump |
дамп памяти с адреса addr длинной len |
addr @ |
считать слово (16-бит) из памяти по адресу addr |
value addr ! |
записать слово value (16-бит) по адресу addr (16-бит) в память |
addr С@ |
считать байт (8-бит) из памяти по адресу addr |
value addr С! |
записать байт value (8-бит) по адресу addr (16-бит) в память |
+ |
сложение top и subtop |
- |
вычитание top и subtop |
.hex |
вывести вершину стека top в шестнадцатеричном виде |
| value | внести в форт-стек значение value (16-бит) в шестнадцатеричном виде |