Projektowanie Systemów Cyfrowych

Projekt

Arytmometr 16-bitowy z 8-bitowymi szynami wejścia i wyjścia realizujący operacje:


- a) logiczne: AND, OR, XOR, NOT, NOR, NAND, SHL, SHR I SWAP
- b) arytmetyczne: dodawanie, odejmowanie, inkrementacja, dekrementacja i mnożenie

Zespół:


Jacek Donchor Grzegorz Tkacz Paweł Wacnik

1. Opis elementów, symbole, pliki vhdl i schematy

a) główny



b) Licznik, element ten po wystąpieniu zbocza narastającego na zegarze (co 10 ns) inkrementuje wyjście licznika, po osiągnięciu wartości siedem, jest zerowany i następuje ponowienie cyklu. Licznik odpowiada za synchronizacje układu, tzn. aby w odpowiednich taktach zegara były realizowanie odpowiednie działania (wczytywanie danych, wykonywanie operacji, zapis do rejestru, wyświetlenie).



licznik7.vhd

```
LIBRARY ieee;
USE ieee.std logic 1164.all;
entity licznik7 is
generic (czas prop: Time := 10 ns);
            (zegar: in bit;
port
            q: out natural range 7 downto 0);
end licznik7:
architecture behavior licznika of licznik7 is
begin
 licz: process (zegar)
  variable wartosc: natural := 0;
 begin
  if ((zegar = '1')) then
    wartosc := (wartosc) mod 8;
    q <= wartosc after czas prop;
    wartosc:=wartosc+1;
  end if:
end process licz;
end behawior licznika;
```

c) Demultiplekser, element ten przyjmuje 8-bitowe słowa na wejściu i dla określonej wartości licznika, podanego na wejście SEL, tworzy 2 słowa 16-bitowe. Dla SEL=0 wchodzi LSB Y1, dla SEL=1 wchodzi MSB Y1, dla SEL=2 wchodzi LSB Y2, dla , dla SEL=3 wchodzi MSB Y2.


```
| Wej[7..0] Y1[15..0] | SEL[2..0] Y2[15..0] | inst11
```

demux2.vhd

```
library ieee;
use ieee.std logic 1164.all;
entity demux2 is
 port (
  Wej : in std_logic_vector(7 downto 0);
  SEL: in integer range 7 downto 0;
  Y1 : out std_logic_vector(15 downto 0);
  Y2 : out std logic vector(15 downto 0));
end demux2;
architecture behave of demux2 is
begin
process(Wej,SEL)
begin
if (SEL=0) then
 Y1(7) \le Wej(7);
 Y1(6) \le Wej(6);
 Y1(5) \le Wej(5);
 Y1(4) \le Wej(4);
 Y1(3) \le Wej(3);
 Y1(2) \le Wej(2);
 Y1(1) \le Wej(1);
 Y1(0) \le Wej(0);
end if;
if SEL=1 then
 Y1(15) \le Wej(7);
 Y1(14) \le Wej(6);
 Y1(13) \le Wej(5);
 Y1(12) \le Wej(4);
 Y1(11) \le Wej(3);
 Y1(10) \le Wej(2);
 Y1(9) \le Wej(1);
 Y1(8) \le Wej(0);
end if;
if SEL=2 then
 Y2(7) \le Wej(7);
 Y2(6) \le Wej(6);
```

```
Y2(5) \le Wej(5);
 Y2(4) \le Wej(4);
 Y2(3) \le Wej(3);
 Y2(2) \le Wej(2);
 Y2(1) \le Wej(1);
 Y2(0) \le Wej(0);
end if:
if SEL=3 then
 Y2(15) \le Wej(7);
 Y2(14) \le Wej(6);
 Y2(13) \le Wej(5);
 Y2(12) \le Wej(4);
 Y2(11) \le Wej(3);
 Y2(10) \le Wej(2);
 Y2(9) \le Wej(1);
 Y2(8) \le Wej(0);
end if;
end process;
end behave;
```


d) Multiplekser 16-bitowy który dla fun=0 wybiera na wejście zawartość rejestru, który zawiera ostatni stan na wyjściu arytmometru, dla fun=1 wybiera na wejściu dane wychodzące z wyjscia Y1 demultipleksera z podpunktu c.



mux2x16.vhd

```
with fun select
Y <= A0 when 0,
A1 when 1,
null when others;
end mux2x16 arch;
```

e) Rejestr który na wejściu dla wartości licznika podawanej na wejście fun=5 zapamiętuje 16-bitowe które jest wynikiem operacji arytmetycznej lub logicznej, dla fun=0 zawartość rejestru jest wyprowadzone na jego wyjście i wprowadzone do multiplekser z punktu d.




rejestr.vhd

```
library ieee;
use ieee.std logic 1164.all;
entity rejestr is
 port (Wej: in std logic vector(15 downto 0);
                                  fun: in integer range 7 downto 0;
                       Wyj : out std_logic_vector(15 downto 0));
end rejestr;
architecture behave of rejestr is
begin
process(Wei,fun)
variable wnetrze:std logic vector(15 downto 0);
begin
if fun=5 then
 wnetrze(15) := Wej(15);
 wnetrze(14) := Wej(14);
 wnetrze(13) := Wej(13);
 wnetrze(12) := Wej(12);
 wnetrze(11) := Wej(11);
 wnetrze(10) := Wej(10);
 wnetrze(9) := Wej(9);
 wnetrze(8) := Wej(8);
 wnetrze(7) := Wej(7);
 wnetrze(6) := Wei(6);
```

```
wnetrze(5) := Wei(5);
 wnetrze(4) := Wej(4);
 wnetrze(3) := Wei(3);
 wnetrze(2) := Wei(2);
 wnetrze(1) := Wej(1);
 wnetrze(0) := Wej(0);
end if;
if fun=0 then
 Wyj(15) \le wnetrze(15);
 Wyj(14) \le wnetrze(14);
 Wyj(13) \le wnetrze(13);
 Wyi(12) \le wnetrze(12);
 Wyi(11) \le wnetrze(11);
 Wyj(10) \le wnetrze(10);
 Wyj(9) \le wnetrze(9);
 Wyj(8) \le wnetrze(8);
 Wyj(7) \le wnetrze(7);
 Wyj(6) \le wnetrze(6);
 Wyj(5) \le wnetrze(5);
 Wyj(4) \le wnetrze(4);
 Wyj(3) \le wnetrze(3);
 Wyj(2) \le wnetrze(2);
 Wyj(1) \le wnetrze(1);
 Wyj(0) \le wnetrze(0);
end if;
end process;
end behave;
```

f) Wyjście. Jest to multiplekser który na wyprowadza 16-bitowy wynik obliczenia na wyjście 8-bitowe. Jest to realizowane w dwóch taktach zegara. Dla SEL=6 jest Y1 przyjmuje słowo MSB, a dla SEL=7 przyjmuje słowo LSB.





wyjscie.vhd

```
library ieee;
use ieee.std_logic_1164.all;
entity wyjscie is
```


```
port ( Wej : in std_logic_vector(15 downto 0);
                      SEL: in natural range 7 downto 0;
                       Y1 : out std logic vector(7 downto 0));
end wyjscie;
architecture behave of wyjscie is
begin
process(Wej,SEL)
begin
if SEL=6 then
 Y1(7) \le Wej(15);
 Y1(6) \le Wej(14);
 Y1(5) \le Wei(13);
 Y1(4) \le Wej(12);
 Y1(3) \le Wej(11);
 Y1(2) \le Wej(10);
 Y1(1) \le Wej(9);
 Y1(0) \le Wej(8);
end if;
if SEL=7 then
  Y1(7) \le Wej(7);
 Y1(6) \le Wej(6);
 Y1(5) \le Wej(5);
 Y1(4) \le Wej(4);
 Y1(3) \le Wej(3);
 Y1(2) \le Wej(2);
 Y1(1) \le Wej(1);
 Y1(0) \le Wej(0);
end if;
if (SEL=0 or SEL=1 or SEL=2 or SEL=3 or SEL=4 or SEL=5) then
Y1 \le x''00'';
end if;
end process;
end behave;
```


g) Realizacja operacji AND







h) Realizacja operacji OR






i) Realizacja operacji XOR






j) Realizacja operacji NOR






k) Realizacja operacji NAND





1) Realizacja operacji SWAP



swap.vhd

```
library ieee;
use ieee.std logic 1164.all;
entity swap is
 port (A: in std logic vector(15 downto 0);
              SWAPWyj : out std logic vector(15 downto 0));
end swap;
architecture behave of swap is
begin
process(A)
begin
 SWAPWyj(15) \leq A(7);
 SWAPWyj(14) \leq A(6);
 SWAPWyj(13) \leq A(5);
 SWAPWyj(12) \leq A(4);
 SWAPWyj(11) \leq A(3);
 SWAPWyj(10) \leq A(2);
 SWAPWyj(9) \leq A(1);
 SWAPWyj(8) \leq A(0);
 SWAPWyj(7) \leq A(15);
 SWAPWyj(6) \leq A(14);
 SWAPWyj(5) \leq A(13);
 SWAPWyj(4) \leq A(12);
 SWAPWyj(3) \leq A(11);
 SWAPWyj(2) \leq A(10);
 SWAPWyj(1) \leq A(9);
 SWAPWyj(0) \leq A(8);
end process;
end behave;
```

ł) Realizacja operacji NOT

```
notvector

A[15..0] NOTWyj[15..0]

NOT16
```

notvector.vhd

```
library ieee;

use ieee.std_logic_1164.all;

entity notvector is

port (
    A : in std_logic_vector(15 downto 0);

notvectorWyj : out std_logic_vector(15 downto 0));

end notvector;

architecture behave of notvector is

begin
process(A)
begin
notvectorWyj<=(not A);

end process;
end behave;
```

Pozostałe elementy nie zostały opisane ponieważ należą do wbudowanych bibliotek środowiska Quartus, i były tworzone poprzez MegaWizard Plug-In Menager.

2. Wykresy wektorowe

Na wejściu dla wartości licznika:

- 0- wchodzi 8 młodszych bitów pierwszego słowa
- 1- wchodzi 8 starszych bitów pierwszego słowa
- 2- wchodzi 8 młodszych bitów drugiego słowa
- 3- wchodzi 8 starszych bitów drugiego słowa


Dla wartości licznika 4 i 5 dokonywana są operacje logiczne lub arytmetyczne

Na wyjściu dla wartości licznika:


- 6- wychodzi 8 starszych bitów wyniku
- 7- wychodzi 8 młodszych bitów wyniku

Pin wejście_lub_rejestr odpowiada za wybór między wejściem arytmometru (wejscie_lub_rejestr=1) a wyjściem arytmometru (wejscie_lub_rejestr=0) kierowanym do bloku obliczeniowego.

Symulacje są prowadzone w trybie funkcjonalnym. Ustawienia na screenie:




a) dodawanie



Dla pozostałych przypadków opis jest podobny.


b) odejmowanie




c) mnożenie (wyświetlana jest tylko zawartość MSB)

		Value at	0 ps	10.0 ns	20.0 ns	30.0 ns	40.0 ns	50.0 ns	60.0 ns	70.0 ns	80.0 ns
	Name	10.0 ns		10.0 ns							
				_							
→ 0	zegar	Α0	\sqcup		$\neg ot$	$\neg \sqcup$	$\neg \sqcup$	\lnot \sqcup	$\lnot \sqcup$	\lnot \sqsubseteq	
₹ 7	■ licznik7:inst1 q	A [0]	(77X	[0] X	TI X	[2]	[3] X	[4]	[5]	[6]	[7] X
3 5	⊞ Wejscie	A [1]	[0]]]X[3] X [4	<u> </u>			
1 4	Operacja	A [11]					[1	1]			
1 9	■ Przesuniecie	A [0]							[0]	
→ 24	Wejscie_lub_rejestr	Α1									
⊚ 25	■ Wyjscie	A [0]					[0]				[\$]X


d) inkrementacja (inkrementowane jest I słowo: podane dla wartości licznika 0 i 1)




e) dekrementacja





f) przesuniecie w lewo (przesuwamy o 2 miejsca tzn mnożymy przez 4)





g) przesuniecie w prawo (przesuwamy o 1 miejsce tzn. dzielimy przez 2)














1) NAND



ł) SWAP





n) Przykład z wykorzystaniem zawartości rejestru. W pierwszym okresie zliczania licznika dodajemy dwie liczby, w drugim okresie od wyniku dodawania (zawartość rejestru) odejmujemy liczbę wprowadzoną na wejście arytmometru.

