合肥工业大学 2015 年硕士研究生初试专业课笔试试题


考试科目名称:	计算机科学与技术学科专业基础综合	(850)
	【数据结构部分】	

一. 选择题: (每小题 2 分, 共 10 分)	
在下列备选答案中选出一个正确的,将其号码填在""上。	
1. 设输入序列为 A, B, C, D。借助一个栈可得到的输出序列是。	
a. A, D, B, C b. C, D, B, A c. D, B, C, A d. D, A, B, (С
2. 在图采用邻接矩阵存储时,深度遍历算法的时间复杂度为。	
a. O(n) b. O(n+e) c. O(n²) d. O(n³)	
3. 数据表(1,2,3,8,7,6,5,9)只能是对数据表(8,7,6,5,9,1,2,3)三趟排序的	り结果。
a. 冒泡排序 b. 堆排序 c. 直接插入排序 d. 快速排序	
4. 下列排序算法中,每一趟排序都能保证将最大(小)元素放在其最	终位置上
的是。	
a. 直接插入排序 b. 希尔排序 c. 堆排序 d. 归并排序	
5. 一棵二叉树的先序序列和后序序列相反,则该二叉树一定满足:	o
a. 其中任意结点没有左孩子 b. 其中任意结点没有右孩子	_
c. 任意二叉树 d. 其中只有一个叶子结点	
7/	
二. 填空(每空3分,共15分)	
1. 删除带头结点的单链表 L 的第一个元素结点的操作是	
2. 在一个二叉链表中,判断由指针 P 所指结点为叶子结点的条件为	
	o
3.深度为7的平衡二叉树至少有	
4.在有 10 个选手所参加的单循环比赛中,共要进行	场比赛。
5.直接选择排序算法在排序过程中所做的比较元素的次数是	0
7/2	
三.解答下列各题(每小题 5 分,共 20 分)	
1. 已知一棵二叉树的先序序列和中序序列如下,试构造出该工叉树。	
先序序列: ABCDEFGHIJKL	
中序序列,CREEDAIHKIGI	

2. 己知一图的邻接矩阵如下,写出从顶点 1 出发进行深度遍历的遍历序列,并构造出相应的生成树。

3.以下面数据序列为输入构造二叉排序树,并求出在等概率情况下的平均查找长度。

100, 120, 85, 66, 156, 48, 77, 99, 188, 163, 105, 65



4.以下面数据表为输入构造一个堆(根最大)

(100, 20, 40, 30, 15, 18, 35, 70, 150, 60, 75, 110, 200, 5)

四. 算法设计:分别写出求解下列问题的算法。(每小题 10 分,共 30 分)

1.已知递增有序单链表 A、B 分别表示一个集合,设计算法求 A、B 的交集 A=A ∩ B。要求所花费时间尽可能少。

2.设计算法按先序次序输出二叉树中每个结点的值及其所对应的层次数。

3.设计算法以判断无向图 G 中顶点 Vi 和 Vj 是否存在路径,若存在,返回 true,否则,返回 false。

(注:本算法中可以调用以下几个函数:

firstadj(G,V)——返回图 G 中顶点 V 的第一个邻接点的号码,若不存在,则返回 0; nextadj(G,V,W)——返回图 G 中顶点 V 的邻接点中处于 W 之后的邻接点的号码,若不存在,返回 0;

nodes(G)——返回图 G 中的顶点数;

另外,若用到栈或队列之类的结构,可直接调用有关函数实现运算,不必考虑底层结构和运算的实现。)

【计算机组成原理】

一. 选择题(20分)
1.ENIAC 的主要器件是。
A. VLSI B. 晶体管 C. 中小规模集成电路 D. 电子管
2.有关异步总线的叙述错误的是。
A. 需要握手信号
B. 可以实现高可靠的数据传输
C. 挂接在总线上的各个设备之间速度可以有较大差异
D. 一般适用于部件之间距离短,存取速度比较一致的场合
3.在程序执行过程中,Cache 与主存之间的地址映射是由。
A. 硬件自动完成 B. 系统程序自动完成
C. 程序员调度完成 D. 操作系统管理完成
4.一台计算机的主存容量 256MB, 若按字编址, 字长为 32 位, 其最大寻址范围
是。
A. 64M B. 64MB C. 32M D. 32MB
5.假设寄存器有8位、(-46)10以补码形式存放,其中一位为符号位,则存放在寄
存器中的内容为
存器中的内容为。 A. 46H B. B2H C. D2H D. AEH
6.在浮点机中,是隐含的。
A. 尾数 B. 阶码 C. 基数 D. 数符
7.以下操作通过中断隐指令完成的是。
A. 保护现场 B. 保护断点 C. 发置中断屏蔽字 D. 从 I/O 接口取数据
8.显示器的灰度级是指。
A. 显示器上能显示的光点的数目 B. 显示器的亮度
C. 显示其中字符能达到的清晰度等级 D. 显示器中光点亮暗的层次级别
9.CPU 取出并执行一条指令的时间称为
A. CPU 周期 B.指令周期 C.时钟周期 D.机器周期
10.微程序和机器指令的关系是。
10.微程序和机器指令的关系是。 A.一个微程序对应多条机器指令 B.一条机器指令对应一个微程序
B.一条机器指令对应一个微程序
C. 一条机器指令用一条微指令来实现
D. 一个微程序用多条机器指令实现
11.移位操作中,移出的位存入。
A. 零标志位 B. 溢出标志位 C.进位标志位 D. 符号位
12.以下方法中对于提高 cache 命中率没有效果的是。
A. 增加 cache 容量 B. 增加主存容量
C. 对程序优化编译 D. 采用合适的地址映像方式
13.周期挪用方式常用于方式的输入/输出中。
A. DMA B. 中断 C.程序传送 D.通道
14.控制存储器用来存放。
A. 控制程序 B. 微程序 C. 汇编语言程序 D. 高级语言程序
15.CPU 响应中断的时间是。
A. 取址周期结束 B. 中断源提出请求
C. 执行周期结束 D. 存储周期结束

16.指令系统中采用不同寻址方式是的目的主要是
A. 实现存储程序和程序控制
B. 缩短指令长度,扩大寻址空间,提高编程灵活性
C. 便于直接访问外存
D. 为扩展操作码提供可能,降低了指令译码难度
17.在单重中断系统中,CPU 一旦响应中断,则立即关闭标志,以防止本次
中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A.中断允许 B. 中断请求 C. 中断屏蔽 D. 中断响应
18.动态 RAM 的刷新是以为单位的。
A.存储单元 B. 位 C. 行 A. 列
19.一台计算机有两级 cache,在访问中依次通过两级 cache,某程序在执行过程
中访存 1000 次,其中访问第 1 级 cache 时有 40 次不命中,接着再通过第 2 级
cache,仍然有 10 次不命中,则总命中率是。
A. 99% B. 90% C. 96% D. 75%
20.以下情况中不会引起指令流水线阻塞的是。
A. cache 缺失 B. 访存冲突 C. 执行空操作指令 D. 指令数据相关
二. 填空题 (10分)
1. 某计算机的主存容量为 512MB, 按字节编址, 每次读写 32 位。则存储器地址
寄存器 MAR 的位数为。, 存储器数据寄存器 MDR 位数为。
2. 在盘组中,各个盘片记录面上相同磁道组成的一个存储区,叫。
2. 企业组工,但上面/1亿水面工作的概包组/机厂工作的区,型。
3. I/O 端口的编址方式有。
3. I/O 端口的编址方式有。
<i>7.</i>
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分)
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分)
 3. I/O 端口的编址方式有。 4. 已知信息码为 10110101, 采用 CRC 校验, 生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。
 3. I/O 端口的编址方式有。 4. 已知信息码为 10110101, 采用 CRC 校验, 生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验, 生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验、生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 核验、生成多项式为 G(x)=X ⁴ +X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。 7. () 将一个程序在计算机上编译,如果生成的指令条数少,代码执行时间
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 核验、生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。 7. () 将一个程序在计算机上编译,如果生成的指令条数少,代码执行时间就短。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 核验、生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。 7. () 将一个程序在计算机上编译,如果生成的指令条数少,代码执行时间就短。 8. () 兼容机之间指令系统是相同的,但硬件的实现方法可以不同。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验,生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。 7. () 将一个程序在计算机上编译,如果生成的指令条数少,代码执行时间就短。 8. () 兼容机之间指令系统是相同的,但硬件的实现方法可以不同。 9. () 在存储器中的 ROM 与微程序控制存储器的 ROM,因为都是 ROM,因
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 核验、生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。 7. () 将一个程序在计算机上编译,如果生成的指令条数少,代码执行时间就短。 8. () 兼容机之间指令系统是相同的,但硬件的实现方法可以不同。 9. () 在存储器中的 ROM 与微程序控制存储器的 ROM,因为都是 ROM,因此可以协调统一使用。
3. I/O 端口的编址方式有。 4. 已知信息码为 10110101,采用 CRC 校验,生成多项式为 G(x)=X⁴+X+1,则对应的校验码为。 三. 判断题(10 分) 判断下列每个叙述是否正确。如果正确,用"√"表示,否则用"×"表示。 1. () DRAM 是一种非易失性存储器。 2. () 冯•诺依曼机的核心是"存储程序"。世界上诞生的第一台"存储程序"式的计算机是 1949 年英国剑桥大学的 M.V. Wilkes 研制成功的 EDSAC。 3. () cache 的访问过程对于系统程序员不是透明的。 4. () 同一个总线不能既采用同步通信方式又采用异步通信方式。 5. () 补码与移码只有符号位不同。 6. () 在 DMA 的传送过程中会用到中断逻辑。 7. () 将一个程序在计算机上编译,如果生成的指令条数少,代码执行时间就短。 8. () 兼容机之间指令系统是相同的,但硬件的实现方法可以不同。 9. () 在存储器中的 ROM 与微程序控制存储器的 ROM,因为都是 ROM,因

四. (10分)假设一个32位处理器链接了一个32位宽的处理器总线,时钟频 率为 100MHz, 总线传输周期为 4 个时钟周期, 每个总线传输周期可以传送一个 字,请问处理器的最大数据传输率是多少?如果要将数据传输率提高一倍,可采 取什么措施?

五. (12 分) 已知 进制数 x = -0.1001, y = -0.1011, 用 Booth 算法计算[x*y] $_{\text{\tiny \ho}}$ 。

世一 个程序在执行过程中访问 六. (13分) 有一个 4体低位交叉编址的存储器,某一 地址序列 2, 5, 9, 3, 15, 17, 4, 8, 37, 13, 10, 则哪些地址访问会发生体 冲突?

> 计算机/软件工程专业 每个学校的 考研真题/复试资料/考研经验 考研资讯/报录比/分数线 免费分享



微信 扫一扫 关注微信公众号 计算机与软件考研