CHALMERS TEKNISKA HÖGSKOLA Institutionen för datorteknik

Tentamen i EDA320 Digitalteknik-syntes för D2

Tentamenstid: Onsdagen den 10 mars 1999, kl. 14.15-18.15, Salar: vv.

Examinator: Peter Dahlgren

Tel. expedition 031-7721677.

Telefon under tentamenstid: 031-7721685

Lösningarna anslås torsdagen den 11 mars kl 10.00 på institutionens anslagstavla samt på kursens hemsida: (http://www.ce.chalmers.se/undergraduate/D/EDA320.html)

Betygslistan anslås måndagen den 22 mars kl 10.00 på institutionens anslagstavla.

Granskning av rättning får ske måndagen den 22 och tisdagen den 23 mars kl. 10.00-12.00 på institutionen. Plats för granskning är rum 5413 (Plan 5).

<u>Tillåtna hjälpmedel:</u> Inga tillåtna hjälpmedel. Detta innefattar även samtliga typer av kalkylatorer och alla tabellverk.


<u>Allmänt</u>: Fullständiga redovisningar och motiveringar krävs för samtliga behandlade uppgifter. För full poäng på de uppgifter som omfattar konstruktioner krävs förutom rätt funktion även en optimal (minimal) eller nära optimal lösning.

Fungerande men onödigt komplicerade lösningar ger varierande poängavdrag beroende på hur mycket lösningen avviker från den optimala.

Betygsskala:

Poäng	< 8	8-11,5	12-14,5	≥ 15
Betyg	Underkänd	3	4	5


1. Bestäm en testvektor för felet *r stuck-at-0* (s-a-0) i kopplingen i Figur 1. (1 p)



Figur 1. Koppling till uppgift 1.


2. Kopplingen i Figur 2 skall användas för att realisera ett synkront sekvensnät. Den externa insignalen *x* förusätts kunna ändra värde endast vid samma tidpunkter som när vipporna ändrar värde.

I systemet gäller att clock skew har uppskattats till 0.5 ns. För vipporna gäller att set-up tiden är 0.5 ns samt stegfördröjningarna är: $T_{pLH}=4$ ns och $T_{pHL}=3$ ns . Vi önskar kunna köra systemet i 100 MHz (periodtid=10 ns). Bestäm hur snabb PAL-krets som krävs för att uppfylla systemets specifikation, d.v.s. bestäm den maximala fördröjning T_{PAL} som PAL-kretsen tillhåts ha. (1 p).




Figur 2. Koppling till uppgift 2.

- 3. Bestäm med hjälp av Quine-McCluskeys's metod samtliga primimplikatorer till funktionen: $f(x, y, z, w) = \sum (3, 7, 9, 11, 13) + \mathbf{d}(1, 15)$ (2 p)
- 4. Tillståndsgrafen i Figur 3 skall realiseras i form av ett synkront sekvensnät av typ Mealy. För realiseringen skall någon av PAL-kretsarna som visas på sista sidan i tesen användas. Det får förutsättas att insignalen varierar synkront med klocksignalen. Endast en av kretsarna får användas. Poäng på uppgiften beror på vilken krets som används enligt: PAL 1R ⇒ 1p; PAL 2R ⇒ 2p.



Figur 3. Tillståndsgraf till uppgift 4.

- **5.** Betrakta kopplingen i Figur 4.
 - (a) Bestäm för vilka övergångar mellan angränsande insymboler (*xyzw*) som logiska hasarder uppträder och ange hasardtyp. (2 p)
 - (b) Bestäm en hasardfri koppling som realiserar samma funktion som den givna kopplingen. Kopplingen skall bestå av NAND-grindar med maximalt två ingångar och inverterare. Insignalernas inverser finns ej tillgängliga. (1 p)



Figur 4. Koppling till uppgift 5.

- 6. (a) Bestäm samtliga maximala förenlighetsmängder till det sekvensnät vars $\delta(\lambda)$ -tabell visas i Figur 5. (1.5 p)
 - (b) Bestäm därefter en ny $\delta(\lambda)$ -tabell med ett minimalt antal inre tillstånd som täcker (uppvisar samma beteende som) den givna $\delta(\lambda)$ -tabellen. (1.5 p)


$\delta(\lambda)$	$x_1 x_2$				
	00	01	11	10	
A	E(0)		A(0)	C(-)	
В	F(0)	B(-)	D(-)		
С		E(1)		C(1)	
D	B(-)	D(1)	A(0)		
Е	C(-)		A(0)	E(0)	
F	A(1)	E(1)	B(-)	F(-)	

Figur 5. $\delta(\lambda)$ -tabell till uppgift 6.

- 7. En "pulsfångarkrets" skall konstrueras i form av ett kapplöpningsfritt kodat asynkront sekvensnät med hasardfria q⁺-funktioner enligt följande specifikation: (3 p)
 - (1) Nätet har två insignaler P och R. P är en pulssignal och R är en Reset-signal.
 - (2) Insignalerna ändrar aldrig värde samtidigt (Fundamental mode).
 - (3) Nätet har en utsignal z.
 - (4) Utsignalen skall slå om från 0 till 1 endast om P slår om från 0 till 1 samtidigt som R = 0.
 - (5) För R = 1 gäller, att z = 0.
 - (6) Nätet skall konstrueras med inverterare och NAND-grindar.

Poängfördelning:


- (i) Korrekt kapplöpningsfri graf 2 p
- (ii) Korrekt kretsrealisering 1 p
- 8. I kopplingen i Figur 6 råder stationärtillstånd för $\langle abc \rangle = \langle 010 \rangle$. Vid t=0 appliceras vektorn $\langle abc \rangle = \langle 001 \rangle$. Bestäm vilka elementevalueringar som sker samt i vilken ordning dessa sker vid händelsestyrd simulering för enhetsfördröjningsmodellen (*unit delay model*). Bestäm också vilka *event* som genereras. Använd sedan event listan för att göra ett tidsdiagram för noderna n_2 , n_3 , n_4 , n_5 från t=0 tills stationärt sluttillstånd inträffar.



Figur 6. Koppling till uppgift 8.

Textat namn	Personnr.	Löpande
		sidnr

(Använd denna sida som del av redovisad lösning)



Förbindelse i programmerbar area markeras med: 🗶