wiki_main

Technická dokumentace

Struktura repositáře

$ tree -d -L 4
├── assets
├── DOC
│   └── official
├── programs
└── RISC-V
    ├── RISC-V.gen
    │   └── sources_1
    │       └── ip
    ├── RISC-V.ip_user_files
    │   ├── ip
    │   ├── ipstatic
    │   ├── mem_init_files
    │   └── sim_scripts
    ├── RISC-V.runs
    │   └── synth_1
    ├── RISC-V.sim
    │   └── sim_1
    │       └── synth
    └── RISC-V.srcs
        ├── sim_1
        │   └── new
        └── sources_1
            ├── ip
            └── new

Obsahuje adresářů:

• RISC-V/ - projekt IDE Vivado
• programs/ - programy pro otestování procesoru a přiložené scripty
• RISC-V.srcs/sources_1/new - .VHD zdrojové soubory
• RISC-V.srcs/sim_1/new - testovací soubory pro simulace

Slovníček

Anglicismus	Český ekvivalent
kompilace	překlad
kompilátor	překladač
test banch	testová sestava

Seznam zkratek

zkratka	význam
IDE	Integrated Development Environment
HW	Hardware
GUI	Graphical User Interface
FPGA	Field Programmable Gate Array

Dílčí kapitoly

Práce je rozdělena do několika oddělených sekcí, tak aby umožnovala čtenáři projít jen ta témata, která ho aktuálně zajímají:

Vývojová deska:

• ZedBoard

Krátký průvodce IDE:

• IDE Vitis
• Základní pojmy IDE Vivado
• Spuštění simulace v IDE Vivado

Otestování návrhu procesoru v simulaci

• Testování procesoru
• Nahrání jiného programu do simulace

Vytváříme vlastní program:

1. Programování v assembly pro RISC-V
2. Otestování vlastního programu před spuštěním
3. Překlad zdrojových kódů pro RISC-V