

Implémentations de systèmes numériques sur FPGA à l'aide du langage VHDL

Mathieu ALLARD 15 mai 2014

Objectifs

On veut réaliser un compteur de fibonacci avec affichages sur blocs 7 segments, avec détection d'over-flow et communication sur port série de l'état du système. (valeur bonne ou erronnée) La description des composants, comme l'assemblage sera réalisé entièrement en VHDL, à implanter sur une carte FPGA Altera DE2. On utilisera différents composants de cette dernière pour le système. (switchs, leds, afficheurs, Clock, transmission série)

1 Tutoriel et explications

Suivi du tutoriel pour la prise en main des outils et de la carte altera DE2 Tout du long, nous allons suivre la méthode suivante pour chaque partie :

- réalisation du code vhdl
- réalisation d'un testbench
- simulation
- implantation sur la carte et test

Dans les faits, les simulations n'ont pas toujours été réalisés, certains éléments étant relativement simples à faire fonctionner directement. Je n'ai pas pris la peine de joindre les testbenchs. Ceux-ci ont été réalisés graphiquement avec un outil de Quartus.

2 Décodeur 7 segments

En vue d'afficher la suite, il faut convertir les 4*4 bits du compteur en symboles pour les afficheurs 7 segments.(donc 4*7 bits) Ces derniers fonctionnant en logique négative, un '0' allume un segment et un '1' l'éteint. Par exemple "0011" (3) deviendra "0000110" Exemple de code :

```
PROCESS (in4)
variable seg : std_logic_vector(0 to 6);
BEGIN

IF (in4=b"0000") THEN
seg:=b"0000001";
ELSIF(in4=b"0001") THEN
seg:=b"1001111";
ELSIF(in4=b"0010") THEN
seg:=b"0010010";
```

3 diviseur d'horloge

On veut afficher les termes de la suite à une cadence d'environ 1 terme/sec. Il faut donc utiliser un des timer présents sur la carte et en diviser la fréquence. La particularité ici est que l'on ne veut pas d'une horloge à 1Hz, mais d'un timer qui ne donne qu'une brève impulsion chaque seconde. On utilise le timer 50MHz On va donc, comme pour un diviseur d'horloge "classique", incrémenter un compteur à chaque impulsion, de 0 à 49 999 999 pour avoir en sortie une impulsion à 1Hz. Seulement cette fois, on va remettre à zéro le signal en sortie à la clock suivante.

```
if (counter = 49999999) then

tmp <= '1';

counter <= counter + 1;

elsif (counter = 50000000) then --on veut une

--impulsion de courte durée, on repasse à 0 au front

--d'horloge suivant.

tmp <= '0';

counter <= 0;

else

counter <= counter + 1;

end if;
```

4 Générateur de la suite de Fibonacci

Le code est disponible en annexe. J'ai pris comme base le code réalisé au premier semestre en TP VHDL. On veut cette fois avoir une sortie sur 16 bits.

Principe de fonctionnement Soient T_n les termes de la suite, on a : $T_n = T_{n-1} + T_{n-2}$ Afin de pouvoir afficher les premiers termes et prévoir l'overflow au bon moment, il nous faut 3 variables : $a = T_n$, $b = T_{n-1}$, $c = T_{n-2}$

```
1 c<=b;
2 b<=a;
3 a<=a+b;
```

a et bsont initialisées à X"0001", c à X"0000". c permet de prévoir l'overflow un coup d'horloge à l'avance afin de pouvoir lever le flag au bon moment. On affiche b afin d'avoir les bons premiers termes de la suite (les deux premiers termes étant "1")

Ensuite, N, réglable sur des switchs, permet de choisir à partir de combien de termes on s'arrête de ceompter et on revient à zéro. Le reset est synchrone : le process n'est sensible qu'à CLK.

Enfin, on ajoute une sortie DataIN à transmettre à l'USART : les caractères E ou B à envoyer indiquant si la valeur est bonne ou non. Il faut encoder ces caractères en ascii sur 8 bits : B=dec"66"=bin"01000010" E=dec"69"=bin"01000101"

5 Réalisation de l'USART

Les codes de l'usart et du baudgen sont disponibles en annexe

5.1 Baudgen

L'USART en soi ne définissant pas la vitesse de transmission, il faut un autre bloc pour cadencer celà à une vitesse respectant le protocole RS232. On veut pouvoir choisir entre 9600 et 19200 bauds, il faudra donc 2 diviseurs d'horloge délivrant un signal à ces fréquences que l'on enverra à l'usart. Attention, le système ne fonctionne qu'avec une seule véritable horloge : celle du système à 50Mhz, l'USART ne dérogera pas à la règle et le signal délivré par le baudgen ne servira pas d'horloge.

5.2 USART

L'USART reçoit un signal sur 8bits sur DataIN et l'envoie sur le port série bit à bit avec un start bit et un stop bit au début et à la fin de la transmission. La transmission se fait du LSB vers le MSB. On crée un compteur qui va permettre de cadencer l'envoi du signal avec le baudgen en emettant un start bit à 0, le message bit à bit sur 8bits puis le stop bit.

La variable start est mise à zéro à la fin de l'envoi, et reçoit starttr (implémenté sur un switch) au début du programme, celà permet d'éviter l'envoi de trop de caractères d'un coup. Il aurait fallu utiliser une détection sur front de l'interrupteur pour que ce système fonctionne, ici trop de caractères sont envoyés à chaque transmission.

6 Assemblage et réalisation du séquenceur contrôlant les différents blocs

code disponible en annexe

On crée un fichier top.vhd dans lequel on va instancier tous les composants précédents. (voir annexe) Dans l'entité on déclare les ports extérieurs à assigner à des pins, afficheurs, interrupteurs... Puis dans l'architecture, on déclare des signaux correspondant aux signaux internes entre les composants.

Chaque composant est décrit par ses ports d'entrées/sorties. Enfin, on termine par la description du composant "général" en assignant les signaux entre les composants avec PORT MAP.

7 Problèmes rencontrés

Le tutoriel était plutôt facile à suivre et la prise en main du logiciel Quartus n'a pas posé de problème particulier.

Par la suite, certaines précautions ont été necessaires : la remise à zéro doit être synchrone, à vérifier dans les programmes.

Si on veut utiliser un bouton poussoir il est préférable de faire une détection sur front que sur état. J'ai choisi d'utiliser uniquement des switchs.

La partie la plus complexe à réaliser est l'USART, je n'ai pas réussi à le rendre tout à fait fonctionnel. Comme énoncé précédemment, le système d'envoi d'un seul caractère ne fonctionne pas, j'en ai compris la raison bien trop tard pour avoir le temps de le corriger. Concernant l'affichage des caractères il faut faire attention au sens des vecteurs de bits à envoyer sur les afficheurs 7 segments, dans mon cas les caractères envoyés ne sont pas les bons, je n'ai pas eu le temps de trouver l'erreur à corriger.

annexe: code, Fibonacci

```
7 LIBRARY IEEE;
s USE IEEE.std_logic_1164.all;
9 USE IEEE.std logic unsigned.all;
11 ENTITY fibo IS
    PORT(
      N: IN std logic vector (7 \text{ downto } 0) := "00011110"; -nbre termes = 30 ici
13
      RAZ,CLK : IN std logic := '0';
14
      EN : IN std_logic := '1';
15
      suitefibo : \mathbf{OUT} \ std\_logic\_vector \ (15 \ \mathbf{downto} \ 0) := X"0000"; \ -\!\!\!-\!sortie
       Overflow: OUT std logic:='0'; --carry
       caract: OUT std logic vector (0 to 7) :=X"00");
18
               --- caractère à envoyer à l'USART : B ou E
20 END fibo;
21
22 ARCHITECTURE behav OF fibo IS
        SIGNAL c :std_logic_vector (15 downto 0):=X"0000";
23
        SIGNAL b : std_logic_vector (15 downto 0):=X"0001"
        SIGNAL a : std logic vector (15 downto 0) :=X"0001";
25
    BEGIN
26
      PROCESS(CLK)
27
         VARIABLE cnt: std logic vector (7 downto 0):=X"00"; --nbre de termes
28
      BEGIN
29
30
31
      IF (CLK'EVENT and CLK = '1') THEN
32
33
           IF (RAZ='1') THEN
34
        --raz synchrone
             c < = (others = > '0'); --n-2
36
             \mathbf{a} \!\! < \!\! = \!\! \mathbf{X} \text{"}\, 0001\,\text{"}\;;\;\; - \!\! - \!\! n
37
             b \le X'' 0001''; -n-1
38
             cnt := (others = > '0');
             Overflow \leq 0;
40
          END IF;
41
           IF (c > b) THEN --c ne peut normalement être > à b
                            Overflow <='1';
44
                     ---on encode le caractère à envoyer à l'USART
45
                           caract <= "01000101"; --E
46
           ELSIF (b > c) THEN caract \leq "01000010"; —pas d'overflow, caractère B
48
          END IF;
49
                    IF (EN='1') THEN
51
                  --comportement\ normal
52
                    c \le b;
53
                    b \le a;
                    a \le a + b;
56
                    cnt:=cnt+1; --nbre de termes calculés
57
```

```
IF (cnt=N) THEN -- reinitialisation
59
                         a \le X'' 0001'';
60
                         b \le X''0001'';
61
                         c < = (others = > '0');
                         \operatorname{cnt} := (\operatorname{\mathbf{others}} = > 0);
63
                         Overflow \leq 0;
64
                        END IF;
65
                    END IF;
       END IF;
67
      END PROCESS:
68
69
       suitefibo <=b;
72 END behav;
  annexe : code, Baudgen et USART
<sup>7</sup> LIBRARY ieee
s USE ieee.std_logic_1164.all
9 USE IEEE.std_logic_unsigned.all;
11 ENTITY USART IS
port(dataIN : IN std logic vector(0 to 7);
13 clk : IN std logic;
14 raz : IN std logic;
15 starttr : IN std_logic := '1';
16 baudclk : IN std logic;
17 TxD : OUT std logic);
18 END ENTITY;
19 -- on ne s'occupe que de la partie transmission
20 ARCHITECTURE USARTarch of USART is
                    :std logic vector (7 downto 0);
22 signal tx reg
23 signal tx full
                   : std logic;
                    :std logic;
24 signal tx out
25 signal tx count :integer range 0 to 16;
26 signal start
                    : std logic;
27 BEGIN
28 PROCESS(clk) BEGIN
30
  if ( clk 'EVENT AND clk='1') then
                                           --attention, horloge 50Mhz
           if (raz = '0') then
33
34
           if (baudclk = '1') then
                                          --cadence choisie
           start <= starttr;
                if (tx full = '0' AND start = '1')
37
                    tx\_count \le tx\_count +1;
38
                    if (tx count = 0) then
                                                        --start bit
40
                    tx out \ll '0';
41
                    end if;
42
                    if (tx\_count >= 1 and tx\_count <= 8) then --données sur 8 bits
                    tx out \ll dataIN(tx count - 1);
44
```

```
end if;
                   if (tx count = 9) then
                                                   --stopbit
46
                   tx out \ll '1';
47
                   tx_count <= 0;
                   tx_full <= '0';
49
                   end if;
50
              end if;
51
                   end if;
53
          else
54
                   \operatorname{start} <= \ '0';
          tx full \ll '0';
          tx\_count <= 0;
57
          tx_out <= '0';
58
     end if;
59
60 end if;
61 END PROCESS;
_{62} TxD \ll tx out;
63 END ARCHITECTURE;
        8 LIBRARY ieee
9 USE ieee.std_logic_1164.all
10 USE IEEE.std logic unsigned.all;
12 ENTITY baudgen IS
13 PORT(vit : IN STD LOGIC := '1';
14 CLK : IN STD_LOGIC;
  baudclk : OUT STD LOGIC);
16 END baudgen;
18 ARCHITECTURE archbaud OF baudgen IS
19 SIGNAL tmp : STD_LOGIC;
20 SIGNAL counter: INTEGER range 0 to 500000000 := 0;
_{22} BEGIN
23 PROCESS (CLK)
24 BEGIN
25 IF (CLK'EVENT AND CLK='1') THEN
          IF vit = '0' THEN -9600 \ bauds
27
28
          if rising_edge(CLK) then
                           if (counter = 5208) then
                                            tmp \ll NOT(tmp);
31
                                            counter \leq 0;
32
                           else
33
                   counter <= counter + 1;
                           end if;
35
          end if;
36
             baudclk <= tmp;
37
38
          ELSIF vit = '1' THEN --19200 bands
39
40
                   if rising_edge(CLK) then
41
```

```
if (counter = 2604) then
                                           tmp \ll NOT(tmp);
43
                                            counter \leq 0;
44
                           else
                   counter \ll counter + 1;
46
                           end if;
47
          end if;
48
            baudclk <= tmp;
50
          END IF:
52 END IF;
53 END PROCESS;
54 baudclk <= tmp;
55 END archbaud;
  annexe: code, assemblage
      7 library IEEE;
8 use IEEE.STD LOGIC 1164.ALL;
9 use WORK.ALL;
11 ENTITY top IS
12 PORT(RAZ, CLK, vitesse, starttr:
                                           IN STD_LOGIC;
          N:
                                           IN STD LOGIC VECTOR(7 downto 0);
          unite, dizaine, centaine, millier:
                                                    OUT
                                                            STD LOGIC VECTOR(0 to 6);
                                   OUT STD_LOGIC);
          OEF, Trans:
16 END top;
18 ARCHITECTURE struct OF top IS
      19
      SIGNAL clk en, baudclk : STD LOGIC;
      SIGNAL message: STD LOGIC VECTOR(7 downto 0);
21
23 COMPONENT fibo
      port (CLK, RAZ, EN : IN STD LOGIC;
          N: IN STD LOGIC VECTOR (7 downto 0);
25
      suitefibo : OUT STD_LOGIC_VECTOR(15 downto 0);
26
      caract : OUT STD_LOGIC_VECTOR(7 downto 0);
          Overflow: OUT STD LOGIC);
29 END COMPONENT;
31 COMPONENT seven_seg
          PORT(
          in4 : IN STD LOGIC VECTOR(3 downto 0);
33
          seg7 : OUT STD LOGIC VECTOR(0 to 6));
35 END COMPONENT;
37 COMPONENT clkdiv
                           IN STD LOGIC;
     PORT(CLK, RAZ :
38
      clk out : OUT STD LOGIC);
40 END COMPONENT;
41
42 COMPONENT baudgen
     \label{eq:port} \textbf{PORT}(\ \ \text{vit}\ ,\ \ \text{CLK}\ :\ \ \textbf{IN}\ \ \text{STD}\ \ \text{LOGIC};
      baudclk : OUT STD LOGIC);
44
```

```
45 END COMPONENT;
47 COMPONENT usart
           PORT( DataIN : IN STD_LOGIC_VECTOR(7 downto 0);
      CLK, RAZ, starttr, baudclk: IN STD LOGIC;
      TxD : OUT std_logic);
51 END COMPONENT;
_{53} BEGIN — description
54 clk1: clkdiv PORT MAP(CLK => CLK,
                         RAZ \implies RAZ,
55
                         clk out => clk en);
57 baud1: baudgen PORT MAP (vit => vitesse, CLK => CLK, baudclk => baudclk);
  fib1: fibo PORT MAP(CLK \Rightarrow CLK, RAZ \Rightarrow RAZ, EN \Rightarrow clk_en,
                         N \Rightarrow N, suitefibo \Rightarrow data, caract \Rightarrow message,
59
                         Overflow \Rightarrow OEF;
61 dec 0: seven seg PORT MAP(data(3 downto 0), unite);
62 dec_1: seven_seg PORT MAP(data(7 downto 4), dizaine);
  dec_2: seven_seg PORT MAP(data(11 downto 8), centaine);
  dec 3: seven seg PORT MAP(data(15 downto 12), millier);
  usart1: usart PORT MAP(TxD => Trans, CLK => CLK,
                            RAZ \implies RAZ, starttr \implies starttr,
                            baudclk => baudclk,
67
                            dataIN => message);
70 END struct;
```