Implementación de Modulador para Inversor de Fuente de Corriente

FRANCISCO J. MORENO VAZQUEZ¹, GUSTAVO CERDA VILLAFAÑA¹.

¹División de Ingenierías, Campus Irapuato – Salamanca, Universidad de Guanajuato fj.morenovazquez@ugto.mx gcerdav@ugto.mx

RESUMEN En este artículo se aborda la implementación de un modulador para inversor de fuente de corriente, centrándose en el uso de técnicas de modulación por vector espacial (SVM) y modulación sinusoidal por ancho de pulso (SPWM). Se presenta una metodología detallada para la generación y comparación de señales, destacando el proceso de asignación de activación de los sextantes. La implementación se realiza tanto en el dominio matemático como en el físico, utilizando una matriz de puertas lógicas programable en campo (Field Programmable Gate Array, FPGA) y un circuito de puente de diodos para asegurar la coherencia entre la simulación y la señal adquirida. El artículo concluye que la técnica SVM, junto con el uso adecuado de los sextantes, permite una conversión de energía eficiente y precisa en el inversor trifásico, lo que resulta en un funcionamiento óptimo del sistema.

PALABRAS CLAVE - FPGA, MATLAB, Inversor Trifásico, Modulación SVM.

I. INTRODUCCIÓN

En los últimos años, los inversores han adquirido una creciente importancia en el campo de la energía debido a la creciente adopción de fuentes de energía renovables en todo el mundo. Con el aumento de la conciencia sobre el cambio climático y la necesidad de reducir las emisiones de gases de efecto invernadero, las energías renovables, como la energía solar, han experimentado una rápida expansión en la matriz energética. Los inversores, como elementos cruciales en los sistemas de conversión de energía, juegan un papel fundamental al facilitar la integración eficiente y segura de estas fuentes limpias y sostenibles en las redes eléctricas existentes. En este contexto, la implementación de técnicas de modulación avanzadas en inversores de corriente juega un papel fundamental en el desarrollo de sistemas energéticos más eficientes y sostenibles. La optimización de la conversión de energía de corriente continua a corriente alterna es esencial para lograr una integración armoniosa de fuentes de energía renovable en las redes eléctricas y reducir la dependencia de combustibles fósiles.

Entre las técnicas de modulación para la implementación de inversores destacan la Modulación Sinusoidal por Ancho de Pulso (SPWM) y la Modulación por Vector Espacial (SVM) [1-3]. El SPWM es una técnica de modulación que se utiliza en los inversores para generar una señal de salida que se asemeje a una forma de onda sinusoidal. Consiste en comparar una señal de referencia sinusoidal con una señal portadora triangular y ajustar el ancho de pulso de la señal de salida en función de la señal de referencia. De esta manera, el SPWM permite controlar la amplitud y frecuencia de la corriente alterna generada, logrando una inversión de alta calidad con una baja distorsión armónica.

Por otra parte, la SVM es una técnica avanzada de modulación utilizada en inversores de fuente de corriente. Al igual que el SPWM, la SVM tiene como objetivo lograr una inversión eficiente de corriente continua a corriente alterna. Sin embargo, a diferencia de la SPWM, la SVM opera en un espacio tridimensional y utiliza vectores para representar las señales de referencia. Esto permite obtener una salida de corriente alterna con alta precisión, reduciendo las distorsiones armónicas y mejorando la calidad de la forma de onda generada [4].

En este artículo, se presenta el diseño e implementación de un modulador para inversor de fuente de tensión, basado en la técnica de SVM. La investigación se enfoca en la aplicación práctica y eficiente de la SVM en un inversor trifásico de dos niveles, tal y como se muestra en la Fig. 1, aprovechando las ventajas de esta técnica avanzada para obtener una conversión de corriente continua a corriente alterna de alta calidad. El modulador fue desarrollado e implementado en un FPGA, utilizando tablas de búsqueda para lograr un control preciso y robusto. Este enfoque matemático en un FPGA busca contribuir al avance en el campo de la generación de energía eléctrica, promoviendo soluciones innovadoras y sostenibles en la integración de fuentes de energía renovable en las redes eléctricas existentes.




Fig. 1. Inversor Trifásico de Dos Niveles.

II. METODOLOGÍA PROPUESTA

Antes de entrar en los detalles de la implementación matemática y en el FPGA, la Fig. 2 presenta un diagrama esquemático que ilustra los pasos clave involucrados en la técnica de SVM. Este diagrama proporciona una visión general del flujo de trabajo y los procesos a seguir para la realización exitosa de la SVM. A continuación, se procederá a explicar cada uno de estos pasos en profundidad, incluyendo las formulaciones matemáticas y algoritmos asociados a cada etapa.




Fig. 2. Secuencia de Pasos para la SVM.

A. IMPLEMENTACIÓN MATEMÁTICA

El desarrollo del modulador se basa en la implementación matemática de la técnica de SVM. Esta implementación se realizó en el lenguaje de cómputo matemático MATLAB [8]. En este trabajo no se tocarán las ecuaciones dominantes de la SVM. Sin embargo, se presentarán los resultados obtenidos en la implementación matemática de la técnica de SVM, que sirvieron como base para el desarrollo del modulador en el FPGA.

1. Adquisición de la Señal.

Como parte de la simulación de la SVM, se generó una señal de referencia sinusoidal ideal [5]. Esta señal se utilizó como entrada para el modulador, que se encargó de procesarla y generar una señal de salida que se asemejara a

una forma de onda sinusoidal. La Fig. 3 muestra la señal de referencia generada en la simulación de MATLAB.




Fig. 3. Señal de Referencia Generada en MATLAB.

2. Procesamiento de la Señal.

El procesamiento realizó un ajuste de escala de la señal para adaptarla a los rangos requeridos. Se estableció un valor máximo deseado y se normaliza la señal multiplicándose por este valor y dividiéndola por el máximo valor medido en el ADC. Este proceso garantizó que la señal adquirida tuviera la amplitud necesaria para la posterior implementación en el FPGA, manteniendo la coherencia con la simulación en MATLAB.

3. Suma Acumulativa.

Esta suma progresiva permite rastrear y registrar los cambios angulares acumulados a lo largo de la señal. Esta información es crucial para la implementación de la técnica de SVM en la generación precisa de la señal de salida del inversor trifásico [6]. La Fig. 4 muestra la permanencia del tipo de señal con una expansión en sus valores lo cual aumenta la resolución del procesamiento.




Fig. 4. Señal de Procesada en MATLAB.

4. Asignación de los Sextantes.

Un sextante es un sector de 60 grados (1/6 de un círculo completo) que divide una circunferencia en seis partes iguales. En el contexto del modulador SVM, los sextantes se distribuyen siguiendo la orientación normal de ángulos en el sistema sexagesimal, dividiendo el círculo en seis segmentos de 60 grados cada uno. Estos sextantes son fundamentales para representar las diferentes combinaciones de voltajes en un inversor trifásico. Esta disposición es mostrada en la Fig. 5

Para la asignación de cada sextante, se utilizó la información obtenida en la suma acumulativa. Esta información se utilizó para determinar la posición angular de la señal de referencia en cada instante de tiempo. En la Fig. 6 se observa cómo fue esta asignación basada en la suma acumulativa.




Fig. 5. Representación de los Sextantes.




Fig. 6. Asignación de los Sextantes.

5. Razón entre las Fases.

Para cada fase se utiliza una razón angular. Para el primer sextante se tienen las siguientes relaciones:

$$d_{01} = \frac{-\cos\theta_b}{\cos\theta_a}, \quad d_{02} = \frac{-\cos\theta_c}{\cos\theta_a} \tag{1}$$

las razones d_{01} son las señales que se compararán con la señal rampa para la generación de las señales de disparo. Como se puede observar, cada cociente es el complemento del otro, lo que permite activar y desactivar los interruptores de manera eficiente y precisa. En la Fig. 7 se observa cómo se generan estas razones para cada muestra.




Fig. 7. Señales Activadas.

6. Generación de Señal Rampa.

La señal de rampa generada en la Fig. 8 proporciona una referencia lineal del comportamiento de la señal de referencia. Su característica de incremento gradual y constante a lo largo del tiempo permite establecer una base de comparación para otros parámetros del sistema [7].




Fig. 8. Señal Rampa.

7. Comparación de Señales.

La señal de rampa generada se compara con la razón de las fases, lo que permite determinar qué señales se activarán y, en consecuencia, establecer los sextantes correspondientes. Como se observa en la Fig. 9, cada pulso es el inverso del otro, lo que permite activar y desactivar los interruptores de manera eficiente y precisa.




Fig. 9. Señales Activadas.

8. Activación de los Interruptores.

Finalmente, con base en los datos obtenidos de la Fig. 6 y la Fig. 9, se procede a activar los interruptores identificados como S1 a S6 en la Fig. 1. Estas activaciones se llevan a cabo para generar la señal de salida del inversor trifásico. En la Fig. 10, se muestra claramente cómo se activan los interruptores en cada etapa del ciclo de la señal de referencia, lo que resulta en la generación precisa de la señal de salida requerida para la implementación del modulador SVM.




Fig. 10. Interruptores Activados.

B. IMPLEMENTACIÓN A FPGA

En la implementación en el FPGA, se utilizó la tarjeta DE1-SoC, mostrada en la Fig. 11, como plataforma de desarrollo. Esta tarjeta ofrece una amplia gama de recursos, incluyendo un FPGA Cyclone V y un conversor analógico a digital de 12 bits (12-bits ADC) LTC2308 integrado en el chip. El FPGA Cyclone V proporciona una alta capacidad de procesamiento y flexibilidad para realizar operaciones matemáticas complejas y procesamiento paralelo requerido para la implementación de la técnica de SVM. Por otro lado, el ADC LTC2308 permite la adquisición precisa de datos analógicos para el control y monitoreo de la señal de referencia. La combinación de estos recursos en la tarjeta

DE1-SoC ofrece una solución integral para la realización de los experimentos y permite obtener resultados con alta precisión y confiabilidad, lo que contribuye a la validación de la implementación matemática.



Fig. 11. Tarjeta de Desarrollo DE1-SoC.

En este punto, es de suma importancia mencionar que algunas fases del proceso de la SVM serán omitidas debido a que siguen el mismo enfoque que en la implementación matemática. Por lo tanto, se centrará la atención en las etapas que requieren un enfoque diferente para la implementación en el FPGA.

1. Adquisición de la Señal.

Para lograr la coincidencia de la señal adquirida con la generada en MATLAB, se empleó el ADC del FPGA y se implementó un circuito de puente de diodos. Esta adición permitió obtener una señal siempre positiva y adecuada para el FPGA, siguiendo el formato de la Fig. 2. De esta manera, se aseguró la correspondencia entre los datos adquiridos y los resultados esperados.

2. Asignación de los Sextantes.

Para lograr una asignación precisa de los sextantes, se utilizó la información recabada de la simulación en MATLAB. Esta información fue codificada en una tabla de búsqueda (LUT) dentro del código del FPGA, asegurando la coherencia con la implementación matemática. La Fig. 12 muestra los valores de la LUT utilizada para la asignación de los sextantes. Gracias a esta estrategia, se logró una correspondencia exacta entre los resultados obtenidos en la simulación y la implementación en el FPGA.




Fig. 12. Asignación de los Sextantes a través de la LUT.

3. Razón entre las Fases.

Aunque VHDL no admite operaciones matemáticas complejas, se logró una implementación eficiente de las razones de las fases mediante el uso de una LUT. Esta LUT se basó en los valores obtenidos en la simulación de MATLAB, lo que permitió una asignación precisa y coherente con los datos adquiridos en tiempo real. Estos valores y su discrepancia con los valores de la simulación se muestran en la Fig. 13.




Fig. 13. Señales Activadas a través de la LUT.

4. Generación de Señal Rampa.

La generación de esta señal se logró mediante un sencillo contador, el cual se incrementaba conforme con las mediciones realizadas por el ADC del FPGA. Esta estrategia permitió obtener una señal continua y coherente que se adaptaba dinámicamente a las variaciones en las mediciones del ADC.

5. Comparación de Señales.

A pesar de que en la Fig. 13 se encuentra una pequeña discrepancia de asignación de valores, al realizar la comparación de las señales se obtuvo una correspondencia exacta entre los resultados de la simulación y la

implementación en el FPGA. Esto se debe a que la comparación de las señales se realizó con base en la información de la LUT, que fue codificada con los valores de la simulación.




Fig. 14. Interruptores Activados para la implementación en el FPGA.

6. Activación de los Interruptores.

Finalmente, la activación de los interruptores se llevó a cabo utilizando la misma técnica empleada en la simulación de MATLAB. La Fig. 15 ilustra claramente cómo se activan los interruptores en cada fase del ciclo de la señal de referencia. Esta consistencia entre la simulación y la implementación en el FPGA aseguró un comportamiento coherente y preciso del modulador para inversor de fuente de corriente.




Fig. 15. Interruptores Activados.

III. RESULTADOS

A continuación, se presentan los experimentos realizados para evaluar la implementación del modulador para inversor de fuente de corriente. La Fig. 16 muestra una fotografía del osciloscopio, con la señal recibida en la parte superior y la activación de uno de los switches en la parte inferior.




Fig. 16. Comparación entre la señal recibida y la activación del S1.

IV. CONCLUSIONES

En este trabajo se puede apreciar cómo se logró implementar en una tarjeta de desarrollo basada en un FPGA la técnica basada en SVM. Así mismo, se pudo comprobar su desempeño comparando este con el algoritmo desarrollado para MATLAB. Se utilizó el convertidor analógico-digital LTC2308 con el que cuenta la tarjeta de desarrollo Cyclone V de Intel. Para futuras investigaciones, se plantea el desarrollo de un sistema trifásico de dos niveles que permita verificar físicamente los tiempos de las señales de disparo generadas por el FPGA.

REFERENCIAS

- G. Oriti and A. L. Julian, "Three-Phase VSI with FPGA-Based Multisampled Space Vector Modulation," in IEEE Transactions on Industry Applications, vol. 47, no. 4, pp. 1813-1820, July-Aug. 2011, doi: 10.1109/TIA.2011.2154295.
- [2] W. P. Hew, C. P. Ooi and N. A. Rahim, "Realization of Space Vector Modulation Technique in a Single FPGA Chip for Induction Motor Drive," 2005 IEEE Conference on Electron Devices and Solid-State Circuits, Hong Kong, China, 2005, pp. 817-820, doi: 10.1109/EDSSC.2005.1635403.
- [3] J. Holtz, M. Höltgen and J. O. Krah, "A Space Vector Modulator for the High-Switching Frequency Control of Three-Level SiC Inverters," in IEEE Transactions on Power Electronics, vol. 29, no. 5, pp. 2618-2626, May 2014, doi: 10.1109/TPEL.2013.2280768.
- [4] O. mellati, S. Saidat, M. Bouzidi and S. Barkat, "Design and implementation of three-dimensional space vector modulation for three-phase four-leg inverter based on FPGA," 2018 International Conference on Communications and Electrical Engineering (ICCEE), El Oued, Algeria, 2018, pp. 1-6, doi: 10.1109/CCEE.2018.8634452.
- [5] A. L. Julian and G. Oriti, "FPGA based digital implementation of naturally sampled space vector modulation," 2009 IEEE Energy Conversion Congress and Exposition, San Jose, CA, USA, 2009, pp. 625-630, doi: 10.1109/ECCE.2009.5316528.
- [6] Tian Liu, Qiang Song, Wenhua Liu, Yuanhua Chen and Jianguo Li, "FPGA-based universal multilevel space vector modulator," 31st Annual Conference of IEEE Industrial Electronics Society, 2005. IECON 2005., Raleigh, NC, 2005, pp. 5 pp.-, doi: 10.1109/IECON.2005.1568997.
- [7] A. S. Al-Khayyat, A. Al-Safi and M. J. Hameed, "Single-phase grid-connected power control in dq synchronous reference frame with space vector modulation using FPGA", Indonesian Journal of Electrical Engineering and Computer Science, vol. 30, no. 1, pp 57-69, April 2023, doi: 10.11591/ijeecs.v30.i1.
- [8] Madasamy, P.; Pongiannan, R.K.; Ravichandran, S.; Padmanaban, S.; Chokkalingam, B.; Hossain, E.; Adedayo, Y. A Simple Multilevel Space Vector Modulation Technique and MATLAB System

 $\begin{array}{lll} Generator\ Built\ FPGA\ Implementation\ for\ Three-Level\ Neutral-Point\ Clamped & Inverter. & Energies & 2019, & 12, & 4332. \\ https://doi.org/10.3390/en12224332 & & & & \\ \end{array}$

BIOGRAFÍAS



GUSTAVO CERDA VILLAFAÑA Profesor del Departamento de Ingeniería Electrónica de la División de Ingenierías de la Universidad de Guanajuato. Sus áreas de investigación son el procesamiento digital de señales y el diseño de circuitos.



FRANCISCO JAVIER MORENO VAZQUEZ Estudiante de la Licenciatura en Ingeniería Mecatrónica en la Universidad de Guanajuato. Apasionado por la investigación con experiencia en proyectos de veranos de investigación. Sus líneas de interés son el Machine Learning, los Sistemas Embebidos y la Visión por Computadora.